JPH0574118B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は不揮発性カウンタに関し、詳しくは電
気的に消去・書込可能な半導体不揮発性記憶素子
にデータを記憶する不揮発性カウンタに関する。

［従来の技術］ 従来、パルス数等を計数するカウント回路に並
列にEEPROM等の不揮発性のメモリを配設し、
カウンタの値が変化するとその値はEEPROMに
書き込む不揮発性カウンタが知られている。こう
した不揮発性カウンタは、電源を切つてもカウン
ト値を保存することができるため、車両の電子式
走行距離計やプラントのデータ収集装置（データ
ロガー）等に使用することができる。

［発明が解決しようとする課題］ しかしながら、EEPROM等の不揮発性メモリ
を使用した不揮発性カウンタでは、EEPROMの
消去・書込回数の制約により計数値の最大値が制
限されてしまうという問題があつた。即ち、
EEPROMはそのエンデユランス特性により消
去・書込回数に制限があり、例えばバイナリカウ
ンタの場合、最下位ビツト（LSB）側ほどデー
タの変化の回数が多いから、そのままではカウン
ト値の上限は最下位ビツトの変化回数で決つてし
まうのである。しかも、メモリセルに不良が発生
した場合、エラーを生じたビツトが高位であれば
正しい計数値と全く異なつた値となつてしまう。

こうした問題に対して、EEPROM内のカウン
ト値を記憶するセルを特に下位桁用については複
数個用意し、カウント値の下位桁を複数のメモリ
セルに順次書き込むことによりカウント値の上限
を改善する構成や、更には同一の計数値を複数の
メモリセルに記憶し多数決論理を適用して信頼性
を向上させるといつた構成を採るものも提案され
ているが、以下の問題があり必ずしも完全な解決
にならない。即ち、これらの構成では、メモリセ
ルの数が徒に増加してしまう上、各メモリセルの
書込回数の監視や信頼性チエツクの多数決処理等
を別途行なわねばらないないという問題を招致す
る。かかる処理には通常、制御用のマイクロコン
ピユータを要するから構成が複雑になり却つて信
頼性を損なうことも考えられる。また、マイクロ
コンピユータが故障すると、カウント値を読み出
すことが全くできない。

本発明の不揮発性カウンタは上記課題を解決
し、簡易な構成により計数値の上限を高くし、更
には記憶したカウント値の信頼性の向上も可能と
することを目的としてなされた。

発明の構成 かかる目的を達成する本発明の構成について以
下説明する。

［問題点を解決するための手段］ 本発明の不揮発性カウンタは、 電気的に消去・書込可能な不揮発性記憶素子に
記憶されたデータを、カウント値に基づいて更新
し、カウント動作を行なう不揮発性カウンタであ
つて、 前記不揮発性記憶素子を、 前記カウント値の下位桁の値を記憶可能な所定
ビツト数のセルを、当該セルの位置から前記カウ
ント値の上位桁の値を識別可能に、複数配列して
構成すると共に、 前記不揮発性記憶素子を構成する複数のセルの
中から、前記カウント値の上位桁の値に対応する
セルを選択する選択手段と、 該選択されたセルに、前記カウント値の下位桁
の値に対応したデータを書き込む書込手段と、 を備えたことを要旨とする。

［作用］ 上記のように構成された本発明の不揮発性カウ
ンタにおいては、不揮発性記憶素子が、カウント
値の下位桁の値を記憶可能な所定ビツト数のセル
を、そのセルの位置からカウント値の上位桁の値
を識別できるように、複数配列することにより構
成されている。そして、選択手段が、その不揮発
性記憶素子を構成する複数のセルの中から、カウ
ント値の上位桁の値に対応するセルを選択し、書
込手段が、その選択されたセルに、カウント値の
下位桁の値に対応したデータを書き込むことによ
つて、カウント動作を行なう。

この結果、本発明の不揮発性カウンタにおいて
は、不揮発性記憶素子において下位桁のデータが
書込まれているセルの位置がカウント値の上位桁
を、そのセルの値がカウント値の下位桁の値を表
すこととなり、不揮発性記憶素子におけるカウン
ト動作に伴う各セルへのデータ書込及びデータ消
去の回数は、不揮発性記憶素子を構成するセルの
数に比例して低下することとなる。

［実施例］ 以上説明した本発明の構成・作用を一層明らか
にするために、以下、本発明の不揮発性カウンタ
の好適な実施例について説明する。第１図は、実
施例の不揮発性カウンタの概略構成図である。こ
の不揮発性カウンタは、１チツプの半導体デバイ
スとして構成されており、第１図に示すように、
内部バス１を介して受ける読出・書込制御信号
Ｒ／や、図示しない外部の車速センサから直接
受けるカウント信号CNT等の制御信号に基づい
て動作するものである。

かかる不揮発性カウンタは、車速センサから受
け取るカウント信号CNTによりカウント動作を
行なうカウント部３、下位桁用のEEPROMをア
クセスする下位桁制御部５、下位桁用の
EEPROMへのデータの書き込みを制御する書込
制御部７、上位桁用のEEPROMをアクセスする
上位桁制御部９等から構成されている。尚、内部
バス１には、図示しないパワーオンリセツト回路
等により起動される初期化の処理等の所定の処理
を実行するためのマイクロコードを記憶したマイ
クロROM１０も接続されている。

カウント部３は、５桁の２進カウンタ１１，１
２，１３，１４，１５と、２進カウンタ１１ない
し１５をプリセツトするプリセツト回路１８と、
この２進カウンタ１１ないし１５の各４ビツトの
出力をコード変換するコード変換器２１，２２，
２３，２４，２５とを備える。各２進カウンタ１
１ないし１４は、そのキヤリア信号を次段のカウ
ンタ１２ないし１５のカウント入力としており、
全体で、２進化10進コードで５桁、即ち「99999」
までのパルスをカウントする。プリセツト回路１
８は、不揮発性カウンタに電源が投入されたと
き、このチツプ内部に保持されたカウント値を読
み出して、これを各カウンタ１１ないし１５の各
ビツトにプリセツトする回路である。プリセツト
回路１８は、マイクロROM１０と共に一種のフ
アームウエアとして働き、チツプ内部に保持され
たカウント値を読み出す等の処理は、マイクロ
ROM１０に記憶された処理手順に従つて処理さ
れる。

コード変換器２１ないし２５は、バイナリコー
ドを第２図に示すコードに変換するもであり、４
ビツトの入力の各組合せに対して各々１の出力を
形成するアンドゲート群とその出力に対して所定
のコードを出力するオアゲート群とから構成され
ている。例えば、２進カウンタ１１がコード
［0011］を出力した場合には、コード変換器２１
は、コード［0111］を出力する。かかる構成は、
いわゆるプログラマブルロジツクアレイ（PLA）
と等価であるが、ここではチツプ内に必要なゲー
トのみ形成し実現している。コード変換器２１の
出力C3C2C1C0は書込制御部７に、コード変換器
２２の出力A3A2A1A0とコード変換器２３の出
力G3G2G1G0とは下位桁制御部５に、更にコー
ド変換器２３ないし２５の出力G3G2G1G0，
H3H2H1H0，I3I2I1I0は上位桁制御部９に、
各々入力されている。

下位桁制御部５は、４ビツト１デジツトのセル
の２次元配列として構成された下位桁用
EEPROM３１と、このEEPROM３１のローア
ドレスを設定するローデコーダ３３と、
EEPROM３１の各ワードのうちの４ビツトを選
択するカラムデコーダ３５と、EEPROMをワー
ド単位で消去する消去用回路３７と、カラムデコ
ーダ３５における選択を制御するセレクト信号生
成回路３９とから構成されている。EEPROM３
１は、１ワード16ビツト構成であり、ローデコー
ダ３３によりいずれかのワードが選択される。各
ワードの内部は、４ビツトを１セルとして４組に
区分されており、各セルが10進数の１桁（デジツ
ト）に対応している。各セルの列に対応した各４
ビツトB0，B1，B2，B3は、カラムデコーダ３
５により選択される。従つて、ローデコーダ３３
により選択されたローアドレスのカラムデコーダ
３５により選択されたセルが、数値の書込・読出
の対象となる。

下位桁制御部５のローデコーダ３３は、第３図
に示すように、コード変換器２２の出力データ
A3ないしA0の正論理信号線と負論理信号線とに
対して、これらの接地ラインGNDおよび電源ラ
インVDDとの間に、必要とするコードに対応し
て、Ｎ型及びＰ型のFETを形成した構成を採つ
ている。従つて、例えばコード変換器２２の出力
データA3ないしA0が［1011］である場合には、
ワードアドレスW9が選択されることになる。尚、
第２図に示すカウントコードには、10進数の値10
のコード［1111］が示されているが、このデータ
［1111］は、コード変換器２２等の出力データと
なることはない。かかるコードは、セルに対する
書込が既に終了していることを示すインデツクス
として使用される。

カラムデコーダ３５は、その内部に図示しない
選択用のアナログスイツチとデータの読出用のセ
ンスアンプとを備え、セレクト信号生成回路３９
の出力するセレクト信号S0，S1を受けて、各セ
ルに対応した４ビツトB0ないしB3の何れかをア
クテイブにする。この結果、カラムデコーダ３５
を介して、書込制御部７の出力する書込データは
EEPROM３１の選択されたセルに出力され、あ
るいはEEPROM３１の選択したセルから読み出
されたデータは書込制御部７に出力される。尚、
各セルは10⁰の値を記憶するが、このEEPROM３
１内部の数値の保持の手法については、後で詳述
する。

カラムデコーダ３５にセレクト信号S1，S2を
出力するセレクト信号生成回路３９は、コード変
換器２３の出力G3ないしG0に基づいて動作す
る。この結果、カウント部３のカウント値100毎
に、ビツトB0ないしB3はサイクリツクに選択さ
れることになるが、その選択については後述す
る。

下位桁制御部５の消去用回路３７は、下位桁用
EEPROM３１の１ワードを一括して消去する回
路であり、EEPROM３１の記憶用の浮遊ゲート
にエレクトロンを注入する周知の回路である。

書込制御部７は、下位桁制御部５のカラムデコ
ーダ３５を介してデータE3E2E1E0を読み出して
ラツチする読出回路４１、読出回路４１によりラ
ツチされたデータE3ないしE0とカウント部３の
コード変換器２１の出力データC3ないしC0とを
比較する比較器４３、比較器４３の出力データ
D3D2D1D0とカウント部３のコード変換器２１
のカウント値C3ないしC0との何れかを選択して
出力するデータセレクタ４５、データセレクタ４
５の出力をラツチして下位桁制御部５のカラムデ
コーダ３５に出力する書込回路４７を主要部とし
て構成されている。比較器４３は、両データE3
ないしE0およびC3ないしC0が１ビツトを除いて
一致している場合にはその制御信号CMPをアク
テイブとし、２ビツト以上相違する場合には消去
信号STをアクテイブとすると共に、両出力デー
タの排他的論理和をとつてそのデータD3ないし
D0を出力する。

比較器４３の制御信号CMPは、データセレク
タ４５のセレクト端子SLに接続されると共に、
２入力のオアゲート４９を介して書込回路４７の
イネーブル端子に入力される。この結果、データ
セレクタ４５は、比較器４３において両データが
１ビツトを除いて一致していると判断された場合
には、比較器４３の出力する排他的論理和のデー
タD3ないしD0を、一方、それ以外の場合には、
コード変換器２１の出力データC3ないしC0を、
各々出力することになる。他方、比較器４３の消
去信号STは、下位桁制御部の消去用回路３７に
入力されており、この信号STを受けて下位桁用
EEPROM３１のあるワードの消去を行なう消去
用回路３７からの消去完了信号ERが、オアゲー
ト４９の他方の入力に接続されている。

尚、読出回路４１の出力は、コードを通常のバ
イナリコードに変換するコード逆変換器５０を介
して内部バス１に接続されているから、内部バス
１から出力される読出・書込制御信号Ｒ／をハ
イアクテイブとすることにより、内部バス１に接
続された他のデバイス、例えばマイクロROM１
０等は、内部バス１を介してEEPROM３１に記
憶されたデータをセル単位で読み出すことができ
る。

かかる書込制御部７のデータの書込動作につい
て簡単に説明する。

(1) マイクロROM１０内の所定の手順に従い、
データの書込を行おうとするセルを選択し、そ
のセルに記憶されたデータを読み出す。このデ
ータをカラムデコーダ３５を介して読出回路４
１にラツチする。

(2) 読出回路４１にラツチされたこのデータE3
ないしE0を、比較器４３により、現在のカウ
ント値の最下位桁のデータC3ないしC0と比較
する。これと同時に、比較器４３は、両データ
の排他的論理和のデータD3ないしD0を出力す
る。カウントコードには、第２図に示すよう
に、カウント後のデータがカウント前のデータ
に１ビツトを加えたものである部分が大部分で
あるから、この時、両データの排他的論理和の
データは、第２図の最右欄に示す書込データと
一致する。比較器４３は、両データが１ビツト
を除いて一致しているとき、その制御出力
CMPをアクテイブにする。かかる制御出力
CMPがアクテイブとなると、データセレクタ
４５は出力として比較器４３のデータD3ない
しD0を選択し、オアゲート４９を介して書込
回路４７の出力がイネーブルとされる。この結
果、両データが１ビツトを除いて一致している
場合には、比較器４３により生成された書込デ
ータが、先にデータが読み出されたセルに書き
込まれる。

例えば、現在のセルのデータが［0011］の場
合には、次のカウントコードは［0111］である
から、両データは１ビツトを除いて一致してお
り、両者の排他的論理和をとつた書込データと
してデータ［0100］が生成され、これがそのセ
ルに書き込まれることになる。

(3) 一方、両データが２ビツト以上相違する場合
には、比較器４３の消去信号Ｓがアクテイブと
なり、これを受けて消去用回路３７が、読み出
されたセルの存在するワード全体の消去を行な
う。ワード全体の消去が完了すると、消去用回
路３７の消去完了信号ERがアクテイブとなり、
これにより書込回路４５の出力がイネーブルと
なる。この時、比較器４３の制御信号CMPは、
アクテイブとはならないから、データセレクタ
４５はコード変換器２１の出力データC3ない
しC0を選択し出力する。従つて、両データが
２ビツト以上相違する場合には、コード変換器
２１の出力データC3ないしC0が、書込回路４
７により、下位桁用EEPROM３１の所定のセ
ルに書き込まれる。例えば、現在のセルのデー
タが［0111］の場合には、次のカウントコード
は［0101］であり、両データは２ビツト以上相
違しているから、書込データとしてコード変換
器２１の出力データ［0100］が選択され、
EEPROM３１の消去後、これがそのセルに書
き込まれることになる。

上位桁制御部９は、上位桁用EEPROM５１
と、この上位桁用EEPROM５１にデータを消
去・書き込みするための上位桁データ消去・書
込回路５３と、上位桁用EEPROM５１からデ
ータを読み出す読出回路５５とから構成されて
いる。この上位桁制御部９は、下位桁と異なり
上位桁では頻繁なデータの書換えが行なわれる
ものではないことから、データの消去と書込と
を毎回行なう従来の回路として構成されてい
る。

以上説明した本実施例の不揮発性カウンタの働
きについて説明する。カウンタが初めて使用され
る場合、即ち値０からカウントが始まる場合に
は、第４図Ａに示すように、ワードアドレスW0、
ビツトB0を選択する。カウント信号CNTが外部
からカウント部３に入力されるたびに、カウント
動作が実行され、最下位桁のコード変換器２１の
出力は、第２図のカウントコードに従つて変化す
る。これに応じて、既述した書込制御部７によ
り、下位桁用EEPROM３１のセル（W0，B0）
に書込もしくは書込に先立つ消去と書込とが行な
われる。この際、第２図に示すように、書き込ま
れるのは、４ビツトのうち１ビツトのみである。
第４図Ａは、値６を書き込んだときの下位桁用
EEPROM３１の状態を模式的に示したものであ
る。

カウントコードは、第２図に例示するように、
カウント後のデータが、カウント前のデータの書
き込みされていないビツトの一部に書き込みを行
なつたデータであり、かつカウント前後のこの関
係が２回もしくは３回連続するコードである。従
つて、この関係が連続する間は、そのデジツトの
データに対しては消去動作を行なう必要がなく、
順次データを書き込むだけでよい。

こうしてカウントが値10（10進数）まで進むと、
カウント部３のコード変換器２２の出力がインク
リメントされる。そこで、いままで書込を行なつ
てきたセル（W0，B0）に［1111］を書き込んだ
後、次のセルとしてワードアドレスW1を選択し、
ここに［0001］を書き込む。カウントが進むにつ
れてワードアドレスは順次W9に向けてインクリ
メントされ、これにともないビツトB0の各セル
は、順次［1111］により埋め尽くされていく。更
にカウントが進んで、10進数で値100を越えると、
コード変換器２２の出力は元に戻り、その上位の
コード変換器２３の出力はインクリメントされ
る。この時、下位桁制御部５のセレクト信号生成
回路３９の出力によつて、カラムデコーダ３５
は、ビツトB1のカラムを選択する。従つて、こ
の後は、書き込まれるセルは、セル（W0，B1）
から、このビツトB1のカラムについて、順次切
り換えられていくことになる。

セル（W0，B1）のデータを［0111］から
［0100］に書き換える際には、既に説明したよう
に、ワード単位でEEPROM３１の消去が行なわ
れる。従つて、あるセルについて消去が行なわれ
ると、同じワードの下位のビツトに属するセルの
内容は［0000］にクリアされる。この結果、例え
ば、値223（10進数）までカウントした状態では、
第４図Ｂに示すように、セル（W2，B2）が
［0111］となつており、そのひとつ前のセル
（W1，B2）からその10個前のセル（W2，B1）
までの各セルの内容が［1111］に、更にセル
（W1，B1）から（W0，B0）までの各セルの内
容が［0000］に、各々書込・消去された状態とな
る。尚、値224までカウントしたときは、セル
（W2，B1）の内容は［0000］に消去されている。

10進数で値400までカウントが進むと、セル
（W9，B3）を除いて残りの全セルは［0000］と
なることになり、再び、セル（W0，B0）からデ
ータの書込が開始される。尚、本実施例では下位
桁用EEPROM３１は、その内部を２次元の計40
個のセルの配列として構成しているが、４×10個
の配列としたのは、ひとつのセル当りの書込・消
去回数を一層低減するためであり、各セルに保持
された値はカウント値の10⁰の桁に対応し、各セ
ルのワード値（W0ないしW9）がカウント値の
10¹の桁に対応している。従つて、第４図Ｂに例
示したカウント値223の場合でも、実際にカウン
ト値として取り扱われるのは下位２桁（23）であ
り、カウント値の10³以上の桁は、上位桁用
EEPROM５１に記憶される。

カウント値を読み出す場合には、マイクロ
ROM１０内に記憶された処理により、下位桁用
EEPROM３１をその最下位のセル（W0，B0）
からスキヤンし、連続した［1111］のセルが途切
れた最初の［0000］でないセルを検出する。この
セルが最下位桁10⁰のデータを、そのセルの位置
が10¹の桁のデータを、各々保持していることに
なる。例えば、第４図Ｂに示す例では、該当する
セルは（W2，B2）でありそのセルに記憶された
値は第２図から値３であることから、特別な変換
回路等を要することなく、カウント値２３が容易
に読み出される。従つて、そのセルのビツトライ
ンとワードラインとそのセルに記憶されたデータ
とから特定される下位桁のデータを、上位桁用
EEPROM５１に記憶されたデータに加えてデー
タが、この不揮発性カウンタに記憶されたカウン
ト値に相当する。

カウントの途中で電源が遮断された後、再度投
入された場合には、マイクロROM１０内に記憶
された処理により、上述した読出処理と同様、下
位桁用EEPROM３１をその最下位のセル（W0，
B0）からスキヤンし、最下位桁のデータを保持
しているセルを検出して下位桁のデータを読み出
し、上位桁用EEPROM５１に記憶されたデータ
を加え、そのデータをプリセツト回路１８により
設定する、その後のカウント動作については、既
述した場合と同様である。

以上説明したように、本実施例の不揮発性カウ
ンタは、２次元配列された下位桁用EEPROM３
１の各セルの位置を10¹の桁のデータにより特定
し、そのセルにカウント値の最下位桁のデータを
書き込む。従つて、極めて簡易な構成により、40
個のセルを偏ることなく繰り返し使用して、カウ
ント値を記憶することができる。しかも、各セル
内の各ビツトの書込回数も平均化され、各セル当
りの消去・書込回数が下位の桁ほど等比級数的に
増大することがない。この結果、１セル当りの消
去・書込回数も、単純なカウンタの構成における
最下位桁と較べて、数十分の１となり、全体の信
頼性、耐久性を改善することができる。

更に、本実施例の不揮発性カウンタによれば、
カウント値の10¹の桁のデータを記憶したセルの
位置の情報として展開しているので、最後に書き
込みを行なつたセルのビツトにエラーを生じた場
合、あるいは他のセルのビツトにエラーを生じた
場合にも、カウント値を大きく誤つてしまうこと
がない。例えば、第５図に示すように、セル
（W5，B0）、（W4，B1）、（W8，B1）、（W5，
B2）にビツトエラーを生じた場合でも、少なく
とも最後に書き込みが行なわれたセルの直前のセ
ルからその９つ前のセルまでは本体［1111］のデ
ータが記憶されていることから、最後に書き込み
を行なつたセルを特定することができる。従つ
て、最後に書き込みを行なつているセルにビツト
エラーを生じた場合を除き、正しいデータを再生
することができる。一方、最後に書き込みを行な
つたセルにビツトエラーが生じた場合でも、その
データは10⁰桁の値に過ぎず、誤差は最小限に押
さえられる。

また、本実施例によれば、カウンタにおいて繰
り返しデータの書き直しが必要となる下位の桁で
は、第２図に示すカウントコードを採用している
ので、消去回数が少なくて済み、消去・書込回数
に制限のあるEEPROMを使用しても十分な耐久
性、信頼性を実現することができる。例えば、値
０から９までカウントする間に、本実施例のカウ
ントコードであれば、わずか３回消去するだけで
済み、従来のバイナリコード（５回消去）を用い
た構成と較べて、消去回数の点で極めて有利であ
る。また、本実施例のカウントコードでは、各セ
ル内の各ビツトの書込回数もほぼ平均化されてい
るので、この点での耐久性上有利である。

更に、本実施例の不揮発性カウンタでは、デー
タは常に１ビツトのみ書き込まれるので、書込時
に必要とされる電源容量を最小限に押さえること
ができ、回路の小型化、高集積化を図ることがで
きる。EEPROMは、書込時のメモリセルの電圧
VTが低下するため、「１」を書き込むビツト数
が異なると、書込後の電圧VTがばらつく恐れが
あるが、本実施例のように常に１ビツトのみ書き
込む構成とすることにより、こうした問題を回避
することができ、書込後のEEPROMに記憶され
たデータの信頼性を向上させることができる。

また、本実施例では、連続するカウントコード
が１ビツトのみ相違する関係となつているか、も
しくは次に書き込むデータが何れか１ビツトのみ
アクテイブとなつているかなので、書込制御部７
において、書込用のデータを生成するのに、排他
的論理和を演算する比較器４３とデータセレクタ
４５とを用いるだけでよく、その構成を簡略にす
ることができる。

このように、本実施例の不揮発性カウンタは、
信頼性、耐久性、高集積性等に優れるので、車載
の走行距離計等など、従来実用化の進んでいなか
つた分野で、好適に使用することができる。

尚、以上説明した実施例では、ひとつのセルに
ついてのカウントコードの書込が総て完了すると
そのセルにデータ［1111］を書き込み、隣接する
カラム（B0ないしB4）のセルへの書込動作に付
随して生じる消去動作によりデータ［1111］を消
去することによつて、現在カウントコードを書き
込んでいるセルを特定できるよう構成している
が、カウントコードの初期値の書込前のセルの状
態（データ）とカウントコードの最終値の書込後
のセルの状態（データ）とが相違するように構成
すれば、他の構成としても現在カウントコードを
書き込んでいるセルを特定することができる。例
えば、カウントコードとして最終値が［1111］で
あるものと［0000］であるものと２種類持ち、こ
れを交互に使用してカウントコードの書込を行な
う構成などである。こうした構成を取つた場合に
は、下位桁用EEPROM３１を１×10のセルの配
列、即ち１次元の配列としても、現在カウントコ
ードを書き込んでいるセルを特定することができ
る。

以上本発明の実施例について説明したが、本発
明はこうした実施例に何等限定されるものではな
く、例えばセルを１次元の配列もしくは３次元以
上の配列とした構成、１セルを４ビツト未満もし
くは５ビツト以上とした構成、下位桁用
EEPROMのカラムを４以上（例えば第６図に示
すように８桁）とした構成、あるいはEEPROM
への書き込みを一度に２ビツトずつ行なうものと
した構成、あるいは第２図に示すカウントコード
を以外のコード使用する構成等、本発明の要旨を
逸脱しない範囲において、種々なる態様で実施し
得ることは勿論である。

発明の効果 以上詳述したように、本発明の不揮発性カウン
タにおいては、不揮発性記憶素子を構成する複数
のセルの中から、カウント値の上位桁に対応した
セルを選択し、そのセルにカウント値の下位桁の
値に対応したデータを書込むように構成されてい
る。

このため、カウント値の下位桁から上位桁への
桁上げ毎に、下位桁を記憶するセルが変更される
こととなり、不揮発性記憶素子を構成するセルを
カウント値の各桁に対応させて使用する従来装置
のように、特定のセル（つまりカウント値の下位
桁をカウントするセル）が偏つて使用されること
はなく、不揮発性記憶素子を構成するセルの書き
換え回数を平均化することができる。従つて、デ
ータの書き換えに伴うセルの劣化を平均化するこ
とができ、その耐久性を向上することができる。

また、カウント値の上位桁は、セルの位置によ
り特定されるため、不揮発性記憶素子にビツト不
良が存在しても、そのビツト不良によるカウント
値の誤差は、下位桁の値程度に抑えられることと
なり、カウント精度を向上できる。

また、このように不揮発性記憶素子を構成する
各セルは、その位置によつてカウント値の上位桁
を表すことから、単にカウント値の下位桁を記憶
するセルを複数設けた従来装置に比べて、記憶す
る情報量を大きくすることができる。

【図面の簡単な説明】

第１図は本発明一実施例としての不揮発性カウ
ンタの概略構成図、第２図は実施例におけるカウ
ントコードを示す説明図、第３図は同じく不揮発
性カウンタのローデコーダの概略構成図、第４図
Ａ，Ｂは実施例におけるカウントの様子を示す説
明図、第５図はビツトエラーが生じた場合の下位
桁用EEPROM内のデータの様子を示す説明図、
第６図は実施例の他の構成例について説明する説
明図、である。 １……内部バス、３……カウント部、５……下
位桁制御部、７……書込制御部、９……上位桁制
御部、１０……マイクロROM、１１〜１５……
２進カウンタ、２１〜２５……コード変換器、３
１……EEPROM、３３……ローデコーダ、３５
……カラムデコーダ、３７……消去用回路、４１
……読出回路、４３……比較器、４５……データ
セレクタ、４７……書込回路、５１……上位桁用
EEPROM。

Claims (1)

1. 【特許請求の範囲】 １ 電気的に消去・書込可能な不揮発性記憶素子
   に記憶されたデータを、カウント値に基づいて更
   新し、カウント動作を行なう不揮発性カウンタで
   あつて、 前記不揮発性記憶素子を、 前記カウント値の下位桁の値を記憶可能な所定
   ビツト数のセルを、当該セルの位置から前記カウ
   ント値の上位桁の値を識別可能に、複数配列して
   構成すると共に、 前記不揮発性記憶素子を構成する複数のセルの
   中から、前記カウント値の上位桁の値に対応する
   セルを選択する選択手段と、 該選択されたセルに、前記カウント値の下位桁
   の値に対応したデータを書き込む書込手段と、 を備えたことを特徴とする不揮発性カウンタ。