JPH01314916A - 不揮発性カウンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 光匪辺且力 ［産業上の利用分野コ 本発明は不揮発性カウンタに関し、詳しくは電気的に消
去・書込可能な半導体不揮発性記憶素子にデータを記憶
する不揮発性カウンタに関する。

［従来の技術］ 従来、パルス数等を計数するカウント回路に並列にＥ　
Ｅ　Ｐ　ＲＯＭ等の不揮発性のメモリを配設し、カウン
タの値が変化するとその値をＥＥＰＲＯＭに書き込む不
揮発性カウンタが知られている。こうした不揮発性カウ
ンタは、電源を切ってもカウント値を保存することがで
きるため、車両の電子式走行距離計やプラントのデータ
収集装置（データロガ−）等に使用することができる。

［発明が解決しようとする課題］ しかしながら、ＥＥＰＲＯＭ等の不揮発性メモリを使用
した不揮発性カウンタでは、ＥＥＰＲＯＭの消去・書込
回数の制約により計数値の最大値が制限されてしまうと
いう問題があった。即ち、ＥＥＦＲＯＭはそのエンデユ
ランス特性により消去・書込回数に制限があり、例えば
バイナリカウンタの場合、最下位ピッ）　（ＬＳＢ）側
はどデータの変化の回数が多いから、そのままではカウ
ント値の上限は最下位ビットの変化回数で決ってしまう
のである。しかも、メモリセルに不良が発生した場合、
エラーを生じたビットが高位であれば正しい計数値と全
く異なった値となってしまう。

こうした問題に対して、ＥＥＦＲＯＭ内のカウント値を
記憶するセルを特に下位桁用については複数個用意し、
カウント値の下位桁を複数のメモリセルに順次書き込む
ことによりカラン）　１１の上限を改善する構成や、更
には同一の計数値を複数のメモリセルに記・憶し多数決
論理を適用して信頼性を向上させるといった構成を採る
ものも提案されているが、以下の問題があり必ずしも完
全な解決にならない。即ち、これらの構成では、メモリ
セルの数が徒に増加してしまう上、各メモリセルの書込
回数の監視や信頼性チエワクの多数決処理等を別途行な
わねばならないという問題を招致する。かかる処理には
通常、制御用のマイクロコンピュータを要するから構成
が複雑になり却って信頼性を損なうことも考えられる。

また、マイクロコンピュータが故障すると、カウント値
を読み出すことが全くできない。

本発明の不揮発性カウンタは上記課題を解決し、簡易な
構成により計数値の上限を高くし、更には記憶したカウ
ント１直の信頼性の向上も可能とすることを目的として
なされた。

几咀少構戒 かかる目的を達成する本発明の構成について以下説明す
る。

［問題点を解決するための手段］ 本発明の不揮発性カウンタは、 電気的に消去・書込可能な不揮発性記憶素子に記憶され
たデータを、カウント値に基づいて更新し、カウント動
作を行なう不揮発性カウンタであって、 前記不揮発性記憶素子を、所定ビット数のセルの配列と
して構成すると共に、 該セルの配列から、カウント（ｆｉの所定桁の値に対応
するセルを選択する選択手段と、 該選択されたセルに、前記所定桁とは異なる桁の埴に対
応したデータを書き込む書込手段とを備えたことを要旨
とする。

［作用］ 上記構成を有する本発明の不揮発性カウンタは、電気的
に消去・書込可能な不揮発性記憶素子を構成する所定ビ
ット数のセルの配列に記憶されたデータを、カウント値
に基づいて更新してカウント動作を行なう。即ち、不揮
発性記憶素子のセルの配列から、選択手段により、カラ
ン）　Ｉｌｍの所定桁の値に対応して選択されたセルに
、書込手段により、他の桁の値に対応したデータを書き
込む。即ち、カウント値を記憶する不揮発性記憶素子に
複数のセルを単に設けるのではなく、セルの配列として
構成し、カウント値の所定桁の値により配列内のセルを
特定するのである。

従って、カウント動作に伴う各セルへの書込・消去の回
数は配列されたセルの数に比例して低下すると共に、個
々のセルは、そのセルが記憶するある桁の値のみならず
、そのセルの配列内の位置により所定桁の値も担うこと
になる。

［実施例］ 以上説明した本発明の構成・作用を一層明らかにするた
めに、以下、本発明の不揮発性カウンタの好適な実施例
について説明する。第１図は、実施例の不揮発性カウン
タの概略構成図である。この不揮発性カウンタは、１チ
ツプの半導体デバイスとして構成されており、第１図に
示すように、内部バス１を介して受ける読出・書込制御
信号Ｒ／Ｗや、図示しない外部の車速センサから直接受
けるカウント信号ＣＮＴ等の制御信号に基づいて動作す
るものである。

かかる不揮発性カウンタは、車速センサから受は取るカ
ウント信号ＣＮＴによりカウント動作を行なうカウント
部３．下位桁用のＥＥＦＲＯＭをアクセスする下位桁制
御部５．下位桁用のＥＥＰＲＯＭへのデータの書き込み
を制御する書込制御部７．上位桁用のＥＥＰＲＯＭをア
クセスする上位桁制御部９等から構成されている。尚、
内部バス１には、図示゛しないパワーオンリセット回路
等により起動される初期化の処理等の所定の処理を実行
するためのマイクロコードを記・憶したマイクロＲＯＭ
ｌ０も接続されている。

カウント部３は、５桁の２進カウンタ１１，１２，１３
．１４．１５と、２進カウンタ１１ないし１５をプリセ
ットするプリセット回路１８と、この２進カウンタ１１
ないし１５の各４ビツトの出力をコード変換するコード
変換器２１．２２゜２３．２４．２５とを備える。各２
進カウンタ１１ないし１４は、そのキャリア信号を次段
のカウンタ１２ないし１５のカウント人力としており、
全体で、２進化１０進コードで５桁、即ち「９９９９９
」までのパルスをカウントする。プリセット回路１日は
、不揮発性カウンタに電源が投入されたとき、このチッ
プ内部に保持されたカウント値を読み出して、これを各
カウンタ１１ないし１５の各ビットにブリセ・ン卜する
回路である。プリセット回路１日は、マイクロＲＯＭｌ
０と共に一種のファームウェアとして働き、チップ内部
に保持されたカウント値を読み出す等の処理は、マイク
ロＲＯＭｌ０に記憶された処理手順に従って処理される
。

コード変換器２１ないし２５は、バイナリコードを第２
図に示すコードに変換するものであり、４ビツトの人力
の各組合せに対して各々１の出力を形成するアンドゲー
ト群とその出力に対して所定のコードを出力するオアゲ
ート群とから構成されている。例えば、２進カウンタ１
１がコード［００１１］を出力した場合には、コード変
換器２１は、コード［０１１１］を出力する。かかる構
成は、いわゆるプログラマブルロジックアレイ（ＰＬＡ
）と等価であるが、ここではチップ内に必要なゲートの
み形成して実現している。コード変換器２１の出力Ｃ３
Ｃ２ＣＩ　ＣＯは書込制御部７に、コード変換器２２の
出力Ａ３　Ａ２　Ａｔ　ＡＯとコード変換器２３の出力
Ｇ３　Ｇ２　ＧＩ　ＧＯとは下位桁制御部５に、更にコ
ード変換器２３ないし２５の出力Ｇ３　Ｇ２　ＧＩ　Ｇ
Ｏ，Ｈ３Ｈ２ＨＩ　ＨＯ。

Ｉ３　Ｉ２　Ｉｔ　ＩＯは上位桁制御部９に、各々人力
されている。

下位桁制御部５は、４ビツト１デジツトのセルの２次元
配列として構成された下位桁用ＥＥＰＲＯＭ３１と、こ
のＥＥＰＲＯＭ３１のローアドレスを設定するローデコ
ーダ３３と、ＥＥＰＲＯＭ３１の各ワードのうちの４ビ
・ントを選択するカラムデコーダ３５と、ＥＥＰＲＯＭ
をワード単位で消去する消去用回路３７と、カラムデコ
ーダ３５における選択を制御するセレクト信号生成回路
３日とから構成されている。ＥＥＰＲＯＭ３１は、１ワ
ード１６ビツト構成であり、ローデコーダ３３によりい
ずれかのワードが選択される。各ワードの内部は、４ビ
ツトを１セルとして４Ｍｉに区分されており、各セルが
１０進数の１桁（デジット）に対応している。各セルの
列に対応した各４ビ・ントＢＯ，Ｂ１．Ｂ２．Ｂ３は、
カラムデコーダ３５により選択される。従って、ローデ
コーダ３３により選択されたローアドレスのカラムデコ
ーダ３５により選択されたセルが、数値の書込・続出の
対象となる。

下位桁制御部５のローデコーダ３３は、第３図に示すよ
らに、コード変換器２２の出力データＡ３ないしＡＯの
正論理信号線と負論理信号線とに対して、これらと接地
ラインＧＮＤおよび電源ラインＶＤＤとの開に、必要と
するコードに対応して、Ｎ型及びＰ型のＦＥＴを形成し
た構成を採っている。従って、例えばコード変換器２２
の出力データＡ３ないしＡＯが［１０１１１である場合
には、ワードアドレスＷ９が選択されることになる。尚
、第２図に示すカウントコードには、１０進数の値１０
のコード［１１１１］が示されているが、このデータ［
１１１１Ｆは、コード変換器２２等の出力データとなる
ことはない。かかるコードは、セルに対する書込が既に
終了していることを示す°インデックスとして使用され
る。

カラムデコーダ３５は、その内部に図示しない選択用の
アナログスイッチとデータの読出用のセンスアンプとを
備え、セレクト信号生成回路３９の出力するセレクト信
号Ｓｌ、Ｓ２を受けて、各セルに対応した各４ピツ）Ｂ
ＯないしＢ３の何れかをアクティブにする。この結果、
カラムデコーダ３５を介して、書込制御部７の出力する
書込データはＥＥＰＲＯＭ３１の選択されたセルに出力
され、あるいはＥＥＰＲＯＭ３１の選択したセルから読
み出されたデータは書込制御部７に出力される。尚、各
セルは１０θの値を記憶するが、このＥＥＰＲＯＭ３１
内部の数値の保持の手法については、後で詳述する。

カラムデコーダ３５にセレクト信号Ｓｌ、　　Ｓ２この
結果、カウント部３のカウントｆ［１００毎に、ピッ）
ＢＯないしＢ３はサイクリックに選択されることになる
が、その選択については後述する。

下位桁制御部５の消去用回路３７は、下位桁用ＥＥＰＲ
ＯＭ３１の１ワードを一括して消去する回路であり、Ｅ
ＥＰＲＯＭ３１の記憶用の浮遊ゲートにエレクトロンを
注入する周知の回路である。

書込制御部７は、下位桁制御部５のカラムデコーダ３５
を介してデータＥ３　Ｅ２　ＥＩ　ＥＯを読み出してラ
ッチする読出回路４１、読出回路４１によりラッチされ
たデータＥ３ないしＥＯとカウント部３のコード変換器
２１の出力データＣ３ないしＣＯとを比較する比較器４
３、比較器４３の出力データＤ３　Ｄ２　ＤＩ　ＤＯと
カウント部３のコード変換器２１のカウント値Ｃ３ない
しＣＯとの何れか、を選択して出力するデータセレクタ
４５、データセレクタ４５の出力をう・ソチして下位桁
制御部５のカラムデコーダ３５に出力する書込回路４７
を主要部として構成されている。比較器４３は、両デー
タＥ３ないしＥＯおよびＣ３ないしＣＯが１ビツトを除
いて一致している場合にはその制御信号ＣＭＰをアクテ
ィブとし、２ビツト以上相違する場合には消去信号ＳＴ
をアクティブとすると共に、両出力データの排他的論理
和をとってそのデータＤ３ないしＤＯを出力する。

比較器４３の制御信号ＣＭＰは、データセレクタ４５の
セレクト端子ＳＬに接続されると共に、２人力のオアゲ
ート４９を介して書込回路４７のイネーブル端子に人力
される。この結果、データセレクタ４５は、比較器４３
において両データが１ビツトを除いて一致していると判
断された場合には、比較器４３の出力する排他的論理和
のデータＤ３ないしＤＯを、一方、それ以外の場合には
、コード変換器２１の出力データＣ３ないしＣＯを、各
々出力することになる。他方、比較器４３の消去信号Ｓ
Ｔは、下位桁制御部の消去用回路３７に人力されており
、この信号ＳＴを受けて下位桁用ＥＥＰＲＯＭ３１のあ
るワードの消去を行なう消去用回路３７からの消去完了
信号ＥＲが、オアゲート４９の他方の人力に接続されて
いる。

尚、読出回路４１の出力は、コードを過密のバイナリコ
ードに変換するコード逆変換器５０を介して内部バス１
に接続されているから、内部バス１から出力される読出
・書込制御信号Ｒ／Ｗをハイアクティブとすることによ
り、内部バス１に接続された他のデバイス、例えばマイ
クロＲＯＭｌ０等は、内部バス１を介してＥＥＰＲＯＭ
３１に記憶されたデータをセル単位で読み出すことがで
きる。

かかる書込制御部７のデータの書込動作について簡単に
説明する。

（１）　マイクロＲＯＭｌ０内の所定の手順に従い、デ
ータの書込を行おうとするセルを選択し、そのセルに記
憶されたデータを読み出す。このデータをカラムデコー
ダ３５を介して読出回路４１にラッチする。

（２）　続出回路４１にラッチされたこのデータＥ３な
いしＥＯを、比較器４３により、現在のカウント値の最
下位桁のデータＣ３ないしＣＯと比較する。これと同時
に、比較器４３は、両データのｌト他的論理和のデータ
Ｄ３ないしＤＯを出力する。カウントコードには、第２
図に示すように、カウント後のデータがカウント前のデ
ータに１と・ントを加えたものである部分が大部分であ
るから、この時、両データの排他的論理和のデータは、
第２図の最右欄に示す書込データと一致する。比較器４
３は、両データが１ビツトを除いて一致しているとき、
その制御出力ＣＭＰをアクティブにする。かかる制御出
力ＣＭＰがアクティブとなると、７データセレクタ４５
は出力として比較器４３のデータＤ３ないしＤＯを選択
し、オアゲート４９を介して書込回路４７の出力がイネ
ーブルとされる。

この結果、両データが１ビツトを除いて一致している場
合には、比較器４３により生成された書込データが、先
にデータが読み出されたセルに書き込まれる。

例えば、現在のセルのデータが［００１１１の場合には
、次のカウントコードは［０１１１１であるから、両デ
ータは１ビツトを除いて一致しており、両者の排他的論
理和をとった書込データとしてデータ［０１００］が生
成され、これがそのセルに書き込まれることになる。

（３）　一方、両データが２ビツト以上相違する場合に
は、比較器４３の消去信号ＳＴがアクティブとなり、こ
れを受けて消去用回路３７が、読み出されたセルの存在
するワード全体の消去を行なう。ワード全体の消去が完
了すると、消去用回路３７の消去完了信号ＥＲがアクテ
ィブとなり、これにより書込回路４５の出力がイネーブ
ルとなる。この時、比較器４３の制御信号ＣＭＰは、ア
クティブとはならないから、データセレクタ４５はコー
ド変換器２１の出力データＣ３ないしＣＯを選択し出力
する。従って、両データが２ビツト以上相違する場合に
は、コード変換器２１の出力データＣ３ないしＣＯが、
書込回路４７により、下位桁用ＥＥＰＲＯＭ３１の所定
のセルに書き込まれる。例えば、現在のセルのデータが
［０１１１］の場合には、次のカウントコードは［０１
００］であり、両データは２ビツト以上相違しているか
ら、書込データとしてコード変換器２１の出力データ［
０１００］が選択され、ＥＥＰＲＯＭ３１の消去後、こ
れがそのセルに書き込まれることになる。

上位桁制御部９は、上位桁用ＥＥＰＲＯＭ５１と、この
上位桁用ＥＥＰＲＯＭδ１にデータを消去・書き込みす
るための上位桁データ消去・書込回路５３と、上位桁用
ＥＥＰＲＯＭ５１からデータを読み出゛す読出回路５５
とから構成されている。

この上位桁制御部９は、下位桁と異なり上位桁では頻繁
なデータの書換えが行なわれるものではないことから、
データの消去と書込とを毎回行なう従来の回路として構
成されている。

以上説明した本実施例の不揮発性カウンタの働きについ
て説明する。カウンタが初めて使用される場合、■Ｉち
値０からカウントが始まる場合には、第４図（Ａ）に示
すように、ワードアドレスＷＯ、ピッ）ＢＯを選択する
。カウント信号ＣＮＴが外部からカウント部３に人力さ
れるたびに、カウント動作が実行され、最下位桁のコー
ド変換器２１の出力は、第２図のカウントコードに従っ
て変化する。これに応じて、既述した書込制御部７によ
り、下位桁用ＥＥＰＲＯＭ３１のセル（Ｗ’０．　　Ｂ
Ｏ）に書込もしくは書込に先立つ消去と書込とが行なわ
れる。この際、第２図に示すように、書き込まれるのは
、４ビツトのうち１ビツトのみである。第４図（Ａ）は
、値６を書き込んだときの下位桁用ＥＥＰＲＯＭ３１の
状態を模式的に示したものである。

カウントコードは、第２図に例示するように、カウント
後のデータが、カウント前のデータの書き込みされてい
ないビットの一部に書き込みを行なったデータであり、
かつカウント前後のこの関係が２回もしくは３回連続す
るコードである。従って、この関係が連続する開は、そ
のデジットのデータに対しては消去動作を行なう必要が
なく、順次データを書き込むだけでよい。

こうしてカウントがｆｉｌｏ（１０進数）まで進むと、
カウント部３のコード変換器２２の出力がインクリメン
トされる。そこで、いままで書込を行なってきたセル（
ＷＯ，ＢＯ）に［１１１１コを書き込んだ後、次のセル
としてワードアドレスＷ１を選択し、ここに［０００１
］を書き込む。

カウントが進むにつれてワードアドレスは順次Ｗ９に向
け′てインクリメントされ、これにともないピッ）ＢＯ
の各セルは、順次［１１１１］により埋め尽くされてい
く。更にカウントが進んで、１０進数で値１００を越え
ると、コード変換器２２の出力は元に戻り、その上位の
コード変換器２３の出力はインクリメントされる。この
時、下位桁制御部５のセレクト信号生成回路３９の出力
によって、カラムデコーダ３５は、ビットＢ１のカラム
を選択する。従って、この後は、書き込まれるセルは、
セル（ＷＯ，Ｂｌ）から、このピッ）Ｂ１のカラムにつ
いて、順次切り換えられていくことになる。

セル（ＷＯｌＢｌ）のデータを［０１１１］から［０１
００］に書き換える際には、既に説明したように、ワー
ド単位でＥＥＰＲＯＭ３１の消去が行なわれる。従って
、あるセルについて消去が行なわれると、同じワードの
下位のと・ソトに属するセルの内容は［００００］にク
リアされる。この結果、例えば、（ｆｆｉ２２３（１０
進数）までカウントした状態では、第４図（Ｂ）に示す
ように、セル（Ｗ２、Ｂ２）が［０１１１コとなってお
り、そのひとつ前のセル（Ｗｌ、Ｂ２）からその１０個
前のセル（Ｗ２、Ｂｌ）までの各セルの内容が［１ｉ　
ｉ　ｉコに、更にセル（Ｗｌ、Ｂｌ）から（２４までカ
ウントしたときは、セル（Ｗ２、Ｂｌ）の内容は［００
００１に消去されている。

１０進数で値４００までカウントが進むと、セル（ＷＯ
、Ｂ３）を除いて残りの全セルは［００００］となるこ
とになり、再び、セル（ＷＯ，ＢＯ）からデータの書込
が開始される。尚、本実施例では下位桁用ＥＥＰＲＯＭ
３１は、その内部を２次元の計４０個のセルの配列とし
て構成しているが、４×１０個の配列としたのは、ひと
つのセル当りの書込・消去回数を一層低減するためであ
り、各セルに保持された値はカウント値の１０６の桁に
対応し、各セルのワードｆｉ（ＷＯないしＷＯ）がカウ
ント値の１０１の桁に対応している。

従って、第４図（Ｂ）に例示したカウント値２２３の場
合でも、実際にカウント値として取り扱われるのは下位
２桁（２３）であり、カウント値の１０３以上の桁は、
上位桁用ＥＥＰＲＯＭ５１に記憶される。

ＲＯＭ３−１をその最下位のセル（ＷＯ，ＢＯ）からス
キャンし、連続した［１１１１］のセルが途切れた最初
の［００００］でないセルを検出する。

このセルが最下位桁１０”のデータを、そのセルの位置
が１０１の桁のデータを、各々保持していることになる
。例えは、第４図（Ｂ）に示す例では、該当するセルは
（Ｗ２．８２）でありそのセルに記憶された値は第２図
から値３であることから、特別な変換回路等を要するこ
となく、カウント値２３が容易に読み出される。従って
、そのセルのビットラインとワードラインとそのセルに
記憶されたデータとから特定される下位桁のデータを、
上位桁用ＥＥＰＲＯＭ５１に記憶されたデータに加えた
データが、この不揮発性カウンタに記憶されたカラン［
・（直に相当する。

カウントの途中で電源が遮断された後、再度投入された
場合には、マイクロＲＯＭｌ０内に記憶ＢＯ）からスキ
ャンし、最下位桁のデータを保持しているセルを検出し
て下位桁のデータを読み出し、上位桁用ＥＥＰＲＯＭ５
１に記憶されたデータを加え、そのデータをプリセット
回路１８により設定する。その後のカウント動作につい
ては、既述した場合と同様である。

以上説明したように、本実施例の不揮発性カウンタは、
２次元配列された下位桁用ＥＥＰＲＯＭ３１の各セルの
位置を１０１の桁のデータにより特定し、そのセルにカ
ウント値の最下位桁のデータを書き込む。従って、極め
て簡易な構成により、４０個のセルを偏ることなく繰り
返し使用して、カウント値を記憶することができる。し
かも、各セル内の各ビットの書込回数も平均化され、各
セル当りの消去・書込回数が下位の桁はど等止縁数的に
増大することがない。この結果、１セル当りの消去・書
込回数も、単純なカウンタの構成における最下位桁と較
べて、数十分の１となり、全体の信頼性、耐久性を改善
することができる。

更に、本実施例の不揮発性カウンタによれば、カウント
値の１０１の桁をデータを記憶したセルの位置の情報と
して展開しているので、最後に書き込みを行なったセル
のビットにエラーを生じた場合、あるいは他のセルのビ
ットにエラーを生じた場合にも、カウント値を大きく誤
ってしまうことかない。例えは、第５図に示すように、
セル（Ｗ５．ＢＯ）、（Ｗ４．８１）、　（Ｗ８．Ｂｌ
）、（Ｗ５．８２）にビットエラーを生じた場合でも、
少なくとも最後に書き込みが行なわれたセルの直前のセ
ルからその９つ前のセルまでは本来［１１１１コのデー
タが記憶されていることから、最後に書き込みを行なっ
たセルを特定することができる。従って、最後に書き込
みを行なっているセルにビットエラーを生じた場合を除
き、正しいデータを再生することができる。一方、最後
に書き込みを行なったセルにビ・ントエラーが生じた場
合でも、そのデータは１０ｅ桁の値に過ぎず、誤差は最
小限に押さえられる。

また、本実施例によれば、カウンタにおいて繰り返しデ
ータの書き直しが必要となる下位の桁では、第２図に示
すカウントコードを採用しているので、消去回数が少な
くて済み、消去・書込回数に制限のあるＥＥＰＲＯＭを
使用しても十分な耐久性、信頼性を実現することができ
る。例えば、（直０から９までカウントする間に、本実
施例のカウントコードであれば、わずか３回消去するだ
けで済み、従来のバ、イナリコード（５回消去）を用い
た構成と較べて、消去回数の点で極めて有利である。ま
た、本実施例のカウントコードでは、各セル内の各ビッ
トの書込回数もほぼ平均化されているので、この点でも
耐久性上有利である。

更に、本実施例の不揮発性カウンタでは、データは常に
１ビツトのみ書き込まれるので、書込時に必要とされる
電源容量を最小限に押さえることができ、回路の小型化
、高集積化を図ることができる。ＥＥＰＲＯＭは、書込
時のメモリセルの電圧ＶＴが低下するため、　「１」を
書き込むビ・ント数が異なると、書込後の電圧ＶＴがば
らつく恐れがあるが、本実施例のように密に１ビツトの
み書き込む構成とすることにより、こうした問題を回避
することができ、書込後のＥＥＰＲＯＭに記′憶された
データの信頼性を向上させることができる。

また、本実施例では、連続するカウントコードが１ビツ
トのみ相違する関係となっているか、もしくは次に書き
込むデータが何れか１ビツトのみアクティブとなってい
るかなので、書込制御部７において、書込用のデータを
生成するのに、排他的論理和を演算する比較器４３とデ
ータセレクタ４５とを用いるだけでよく、その構成を簡
略にすることができる。

このように、本実施例の不揮発性カウンタは、信頼性、
耐久性、高集積性等に優れるので、車載の走行距離計等
なと、従来実用化の進んでいなかった分野で、好適に使
用することができる。

尚、以上説明した実施例では、ひとつのセルについての
カウントコードの書込が総て完了するとそのセルにデー
タ［１１１１１を書き込み、隣接するカラム（ＢＯない
しＢ４）のセルへの書込動作に付随して生じる消去動作
によりデータ［１１１１コを消去することによって、現
在カウントコードを書き込んでいるセルを特定できるよ
う構成しているが、カウントコードの初期値の書込前の
セルの状態（データ）とカウントコードの最終値の書込
後のセルの状態（データ）とが相違するように構成すれ
ば、他の構成としても現在カウントコードを書き込んで
いるセルを特定することができる。例えば、カウントコ
ードとして最終値が［１１１１］であるものと［０００
０］であるものと２種類持ち、これを交互に使用してカ
ウントコードの書込を行なう構成などである。こうした
構成を取った場合には、下位桁用ＥＥＰＲＯＭ３１を１
×１０のセルの配列、即ち１次元の配列としても、現在
カウントコードを書き込んでいるセルを特定することが
できる。

以上本発明の実施例について説明したが、本発明はこう
した実施例に同等限定されるものではなく、例えばセル
を１次元の配列もしくは３次元以上の配列とした構成、
１セルを４ビツト未満もしくは５ビツト以上とした構成
、下位桁用ＥＥＰＲＯＭのカラ°ムを４以上（例えば第
６図に示すように８桁）とした構成、あるいはＥＥＰＲ
ＯＭへの書き込みを一度に２ビツトずつ行なうものとし
た構成、あるいは第２図に示すカウントコードを以外の
コード使用する構成等、本発明の要旨を逸脱しない範囲
において、種々なる態様で実施し得ることは勿論である
。

え匪Ω苅】 以上詳述したように、本発明の不揮発性カウンタによれ
ば、揮発性記憶素子を構成する所定ビット数の配列され
たセルを、カウント値の所定桁に対応して選択し、その
セルに他の桁の値に対応したデータを書き込むから、キ
セル当りの消去・書込回数を単純なカウンタの構成にお
ける下位桁と較べて、格段に低減することができ、記憶
するカウント値の信頼性の向上を図ることができるとい
う優れた効果を奏する。しかも、不揮発性記憶素子を構
成する各セルは、そのセルが記憶するある桁の値のみな
らず、そのセルの配列内の位置により所定桁の値も担う
から、セルを単に複数用いてる場合と較べて、記憶する
情報量を大きくすることができる。

【図面の簡単な説明】

第１図は本発明一実施例としての不揮発性カウンタの概
略構成図、第２図は実施例におけるカウントコードを示
す説明図、第３図は同じく不揮発性カウンタのローデコ
ーダの概略構成図、第４図（Ａ）、　　（Ｂ）は実施例
におけるカウントの様子を示す説明図、第５図はビット
エラーが生じた場合の下位桁用ＥＥＰＲＯＭ内のデータ
の様子を示す説明図、第６図は実施例の他の構成例につ
いて説明する説明図、である。 １・・・内部バス　　　　　３・・・カウント部５・・
・下位桁制御部　　　７・・・書込制御押部９−・・上
位桁制御部　　１０・・・マイクロＲＯＭ１１〜１５・
・・２進カウンタ ２１〜２５・・・コード変換器 ３１・・・ＥＥＰＲＯＭ　　　３３・・・ローデコーダ
３５・・・カラムデコーダ　３７・・・消去用回路４１
・・・読出回路　　　　４３・・・比較器４５−・・デ
ータセレクタ　４７・・・書込回路５１・・・上位桁用
ＥＥＰＲＯＭ 代理人　弁理士　定立　勉（ほか２名）第２図 第　３　図 第４図 （Ａ＞ （Ｂ） 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １　電気的に消去・書込可能な不揮発性記憶素子に記憶
   されたデータを、カウント値に基づいて更新し、カウン
   ト動作を行なう不揮発性カウンタであって、 前記不揮発性記憶素子を、所定ビット数のセルの配列と
   して構成すると共に、 該セルの配列から、カウント値の所定桁の値に対応する
   セルを選択する選択手段と、 該選択されたセルに、前記所定桁とは異なる桁の値に対
   応したデータを書き込む書込手段とを備えた不揮発性カ
   ウンタ。