JPH057297A - Image reader - Google Patents

Image reader

Info

Publication number
JPH057297A
JPH057297A JP3154579A JP15457991A JPH057297A JP H057297 A JPH057297 A JP H057297A JP 3154579 A JP3154579 A JP 3154579A JP 15457991 A JP15457991 A JP 15457991A JP H057297 A JPH057297 A JP H057297A
Authority
JP
Japan
Prior art keywords
signal
circuit
image
reference voltage
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3154579A
Other languages
Japanese (ja)
Inventor
Tatsuo Okano
達夫 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3154579A priority Critical patent/JPH057297A/en
Publication of JPH057297A publication Critical patent/JPH057297A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To prevent the blackening of an output image by preventing the reference voltage of an analog/digital conversion (ADC) circuit 14 performing A/D conversion of an original reading image signal from being affected by incoming noise light, etc. CONSTITUTION:This system is provided with the ADC circuit 14 performing the A/D conversion of an original reading image signal SIG, amplifiers 5 and 6 converting the background concentration picture element reading signal of the original into DC signal and then into the reference voltage of the ADC circuit 14, an amplifier circuit 12, etc., and a clamping circuit selecting any one of plural clamping voltage corresponding to the reference voltage and clamping the signal SIG.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像読取装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading device.

【0002】[0002]

【従来の技術】従来、画像読取装置はABC(Auto
Back Control)動作のように、原稿画像
のある区間を読取った画信号をピーク・ホールト回路な
どを通して直流信号に変換し、この直流信号をADC
(A/D変換)回路のリファレンス電圧とする。この時
に、原稿に穴が空いている場合などのような外来ノイズ
光を拾った場合、上記ピーク・ホールト回路に於ける積
分時定数は比較的、小さい為、これらの影響がピーク・
ホールト回路にも大きく影響を及ぼすような構成となっ
ている。
2. Description of the Related Art Conventionally, an image reading apparatus has an ABC (Auto).
The image signal obtained by reading a certain section of the document image is converted into a DC signal through a peak / Halt circuit or the like, and this DC signal is converted into an ADC signal.
(A / D conversion) Used as the reference voltage of the circuit. At this time, if an external noise light is picked up, such as when the original has a hole, the integration time constant in the peak and halt circuit is relatively small, so these effects have peaks.
It has a configuration that greatly affects the halt circuit.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来例では、外来ノイズ光を拾った場合のピーク・ホール
ト出力、即ちADC回路のリファレンス電圧の変動は、
出力画像の画質に大きく影響を及ぼしてしまうという欠
点があった。特に出力画像の濃度を本来より濃く、ある
いは、全黒画像にしてしまうという欠点があった。
However, in the above-mentioned conventional example, the peak / Halt output when the external noise light is picked up, that is, the fluctuation of the reference voltage of the ADC circuit is
There is a drawback that the quality of the output image is greatly affected. In particular, there is a defect that the density of the output image is darker than it should be or that the output image is an all black image.

【0004】そこで本発明の目的は以上のような問題を
解消した画像読取装置を提供することにある。
Therefore, an object of the present invention is to provide an image reading apparatus which solves the above problems.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
本発明は原稿読取画信号をデジタル信号に変換するアナ
ログ/デジタル変換手段と、原稿の地濃度画素読取信号
を直流信号に変換して前記アナログ/デジタル変換手段
のリファレンス電圧とするリファレンス電圧形成手段
と、原稿読取画信号を各々異なったレベルでクランプす
る複数のクランプ手段と、該複数のクランプ手段のう
ち、前記リファレンス電圧形成手段からの直流信号レベ
ルに適合したクランプ手段を選択する手段とを具えたこ
とを特徴とする。
In order to achieve the above object, the present invention provides an analog / digital conversion means for converting a document read image signal into a digital signal, and a background density pixel read signal of a document to a direct current signal for converting the signal. Reference voltage forming means as a reference voltage of the analog / digital converting means, a plurality of clamping means for clamping the original reading image signal at different levels, and a DC voltage from the reference voltage forming means of the plurality of clamping means. Means for selecting a clamping means suitable for the signal level.

【0006】[0006]

【作用】本発明によれば、リファレンス電圧のレベルに
応じたクランプ回路が選択され、この選択されたクラン
プ回路によって原稿に穴が空いた場合などに於ける外来
ノイズ光の影響による異常レベル画信号がクランプされ
る。このクランプされた画信号から、リファレンス電圧
としての直流信号が作成され、異常レベル画信号による
リファレンス電圧の変動が抑止される。
According to the present invention, the clamp circuit according to the level of the reference voltage is selected, and the abnormal level image signal due to the influence of the external noise light in the case where the original is perforated by the selected clamp circuit. Is clamped. A DC signal as a reference voltage is created from the clamped image signal, and the fluctuation of the reference voltage due to the abnormal level image signal is suppressed.

【0007】[0007]

【実施例】図1は、本発明の特徴を最もよく表わす図面
であり、同図は図2に於けるABC回路を表わす。ま
ず、図2で示す画像読取装置について説明を行なう。同
図に於いて、21は原稿、22はガラス板、23は光源
としてのLED、24は反射光を集光する為のセルフォ
ック・レンズ、25は集光された画像光を光電変換する
為のイメージ・センサー、26はイメージ・センサー2
5出力を増幅するアンプ回路、27はセンサー出力か
ら、A/D変換する為のリファレンス電圧を作成するA
BC回路、14はA/Dコンバータ(ADC回路)、2
9はADC回路14によってデジタル化された画信号に
対して、シェーディング歪補正する為のシェーディング
歪補正回路である。以下、このような構成の画像読取装
置の動作説明を行なう。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a drawing that best represents the features of the present invention, and this drawing shows the ABC circuit in FIG. First, the image reading device shown in FIG. 2 will be described. In the figure, 21 is a document, 22 is a glass plate, 23 is an LED as a light source, 24 is a SELFOC lens for collecting reflected light, and 25 is photoelectric conversion for the collected image light. Image sensor, 26 is image sensor 2
Amplifier circuit that amplifies 5 outputs, 27 is A that creates a reference voltage for A / D conversion from the sensor output
BC circuit, 14 is an A / D converter (ADC circuit), 2
Reference numeral 9 denotes a shading distortion correction circuit for correcting shading distortion of the image signal digitized by the ADC circuit 14. The operation of the image reading apparatus having such a configuration will be described below.

【0008】まず、原稿読取りの開始に先だち、光源L
ED23が点灯しているものとする。次に、原稿画像の
読取りについては、光源LED23からの照射光がガラ
ス板22をとおして原稿面を照射し、その反射光がセル
フォック・レンズ24により集光される。集光されると
イメージ・センサー25に結像される。イメージ・セン
サー25は、この結像光を光電変換し、読取画像として
出力する。この出力は、アンプ回路26によって、微弱
信号から、適正なレベルまで、増幅され、ABC回路2
7に送出される。
First, prior to the start of document reading, the light source L
It is assumed that the ED 23 is lit. Next, when reading the original image, the light emitted from the light source LED 23 illuminates the original surface through the glass plate 22, and the reflected light is condensed by the SELFOC lens 24. When collected, an image is formed on the image sensor 25. The image sensor 25 photoelectrically converts this image-forming light and outputs it as a read image. This output is amplified by the amplifier circuit 26 from a weak signal to an appropriate level, and the ABC circuit 2
7 is sent.

【0009】以上の読取り動作を繰り返すことにより、
原稿の地濃度画像が読取られ、ABC回路27にて直流
信号に変換される。この直流信号がADC回路14のリ
ファレンス電圧として、使用される。ABC回路27に
於いて、直流信号を作成するのとは別に、読取り画信号
がADC回路14側にバイパスされる。ADC回路14
は、ABC回路27からの上記リファレンス電圧に基づ
いて読取り画信号をA/D変換しその出力をシェーディ
ング歪補正回路29に送出する。シェーディング歪補正
回路29においては、このデジタル信号に対して光源の
光量のばらつきなどのシェーディング歪補正を実行し、
出力する。
By repeating the above reading operation,
The background density image of the document is read and converted into a DC signal by the ABC circuit 27. This DC signal is used as the reference voltage of the ADC circuit 14. In the ABC circuit 27, the read image signal is bypassed to the ADC circuit 14 side, in addition to creating the DC signal. ADC circuit 14
On the basis of the reference voltage from the ABC circuit 27, A / D-converts the read image signal and sends the output to the shading distortion correction circuit 29. In the shading distortion correction circuit 29, shading distortion correction such as variation in the light amount of the light source is performed on this digital signal,
Output.

【0010】以上が画像読取りに際しての全体的な動作
であるが、次に本発明の特徴を最もよく表わす図1につ
いて説明を行なう。
The above is the overall operation at the time of reading the image. Next, FIG. 1 which best illustrates the features of the present invention will be described.

【0011】同図に於いて、1は増幅器、2,3は抵抗
器(R1 及びR2 )、4は本発明のクランプ回路、5,
6は増幅器、7はコンデンサ素子、8は抵抗器(R
3 )、9はアナログスイッチ、10はダイオード素子、
11は一定の基準電圧をもつリミッタ回路、12は直流
信号を読取り画信号のピーク値に合わせる為のアンプ回
路、13はダイオード素子、14は図2で示すA/D変
換器である。以下、動作を説明する。
In the figure, 1 is an amplifier, 2 and 3 are resistors (R 1 and R 2 ), 4 is a clamp circuit of the present invention, and 5 is
6 is an amplifier, 7 is a capacitor element, 8 is a resistor (R
3 ), 9 is an analog switch, 10 is a diode element,
Reference numeral 11 is a limiter circuit having a constant reference voltage, 12 is an amplifier circuit for adjusting a DC signal to the peak value of a read image signal, 13 is a diode element, and 14 is an A / D converter shown in FIG. The operation will be described below.

【0012】まず、原稿の先端余白を利用して地濃度を
読取った画信号(SIG)は、増幅器1、ならびに抵抗
器R1,R2 で構成されるアンプ回路にて、適正なレベル
迄増幅される。増幅された画信号は、ADC回路14に
送られ、又、一方ではクランプ回路4、ならびに増幅器
5の+側に送出される。増幅器5及び6で構成される一
連の回路は、読取り画信号のピーク値を検出し、直流信
号に変換する為のピーク・ホールト回路である。従っ
て、増幅器5に入力される画信号は、増幅器5の−側と
比較し、この−側より大きい場合にその差分電圧を増幅
器5は出力する。この出力信号は、ダイオード素子13
を介し、コンデンサ素子7に充電される。抵抗器8は放
電の為の抵抗であり、充分大きな値となっており、この
充電には何ら影響を与えないものとする。又、リミッタ
回路11及びダイオード素子10で構成される回路は、
増幅器6の+側を一定の電圧以下に下がらないように保
つ為のリミッタ回路である。
First, the image signal (SIG) obtained by reading the background density using the leading edge margin of the original is amplified to an appropriate level by an amplifier circuit composed of an amplifier 1 and resistors R 1 and R 2. To be done. The amplified image signal is sent to the ADC circuit 14 and, on the other hand, is sent to the clamp circuit 4 and the + side of the amplifier 5. A series of circuits composed of the amplifiers 5 and 6 is a peak and halt circuit for detecting the peak value of the read image signal and converting it to a DC signal. Therefore, the image signal input to the amplifier 5 is compared with the-side of the amplifier 5, and when it is larger than this-side, the amplifier 5 outputs the differential voltage. This output signal is the diode element 13
The capacitor element 7 is charged via. The resistor 8 is a resistor for discharging, has a sufficiently large value, and has no effect on this charging. The circuit composed of the limiter circuit 11 and the diode element 10 is
This is a limiter circuit for keeping the + side of the amplifier 6 from falling below a certain voltage.

【0013】コンデンサ素子7が充電された時、その電
圧は増幅器6の+側に伝えられる。増幅器6は、ボルテ
ージ・フォロワー回路としてゲイン1として動作するの
で、+側の電圧はそのまま出力に伝えられる。この出力
信号は、アンプ回路12に送出する。アンプ回路12に
於いて、増幅器1から出力される1ラインの画信号のう
ち、飽和状態での直流信号がピーク画素のレベルとなる
ように、ゲインが予め設定されている。従って、アンプ
回路12に送出される直流信号は、このゲインで増幅
し、その出力は、クランプ回路4ならびにADC回路1
4のリファレンス端子に送出される。
When the capacitor element 7 is charged, its voltage is transmitted to the + side of the amplifier 6. Since the amplifier 6 operates as a voltage follower circuit with a gain of 1, the + side voltage is directly transmitted to the output. This output signal is sent to the amplifier circuit 12. In the amplifier circuit 12, the gain is preset so that the DC signal in the saturated state among the image signals of one line output from the amplifier 1 becomes the level of the peak pixel. Therefore, the DC signal sent to the amplifier circuit 12 is amplified by this gain, and the output is the clamp circuit 4 and the ADC circuit 1.
4 is sent to the reference terminal.

【0014】以上、説明した動作を繰り返すことによ
り、読出した原稿の地濃度画信号から、コンデンサ素子
7に直流信号として充電されていく。地濃度画素として
原稿の数ライン分を読取ることにより、コンデンサ素子
7に於ける充電電圧は、飽和する。
By repeating the operations described above, the capacitor element 7 is charged as a DC signal from the background density image signal of the read document. By reading several lines of the document as the ground density pixels, the charging voltage in the capacitor element 7 is saturated.

【0015】次に、原稿の画信号が読取られる場合に
も、以上説明した動作を繰り返す。この場合には、AD
C回路14のリファレンス端子に伝えられる直流信号を
もとに、増幅器1からの読取り画信号が順次、ADC回
路14に於いてA/D変換される。
Next, even when the image signal of the original is read, the operation described above is repeated. In this case, AD
Based on the DC signal transmitted to the reference terminal of the C circuit 14, the read image signal from the amplifier 1 is sequentially A / D converted in the ADC circuit 14.

【0016】さて、本発明においては、アンプ回路12
から、ADC回路14のリファレンス端子と同レベルな
直流信号を受けているクランプ回路4に於いて、この直
流信号レベルを判定し、増幅器1からの読取り画信号の
うち、異常信号をクランプすべき適正なクランプ回路を
遂次、選択していくとともに、クランプ動作を実行す
る。こうすることにより、原稿の地濃度画信号からコン
デンサ素子7に直流信号として変換された信号のレベル
は、異常な読取り信号が入力されても、大きな変動を起
こすことはない。
Now, in the present invention, the amplifier circuit 12
Therefore, in the clamp circuit 4 receiving the DC signal at the same level as the reference terminal of the ADC circuit 14, this DC signal level is judged, and the abnormal signal in the read image signal from the amplifier 1 should be clamped properly. Clamp circuit is selected and the clamp operation is executed. By doing so, the level of the signal converted from the background density image signal of the original document into the capacitor element 7 as a DC signal does not greatly change even if an abnormal read signal is input.

【0017】次に、図3は、クランプ回路4の動作を詳
しく示した図であり、同図に於いて、30〜34はそれ
ぞれコンパレータ素子、35〜39および55〜58は
AND素子、40〜44はフリップ・フロップ(F・
F)、45〜49はアナログ・スイッチ、50はツェナ
ー電圧4.0Vのツェナーダイオード、51はツェナー
電圧3.5Vのツェナーダイオード、52はツェナー電
圧3.0Vのツェナーダイオード、53はツェナー電圧
2.5Vのツェナーダイオード、54はツェナー電圧
2.0Vのツェナーダイオード、59〜68は抵抗器を
示す。以下、同図の動作説明を行う。
Next, FIG. 3 is a diagram showing the operation of the clamp circuit 4 in detail. In FIG. 3, 30 to 34 are comparator elements, 35 to 39 and 55 to 58 are AND elements, and 40 to 40. 44 is a flip-flop (F
F) 45 to 49 are analog switches, 50 is a Zener diode with a Zener voltage of 4.0 V, 51 is a Zener diode with a Zener voltage of 3.5 V, 52 is a Zener diode with a Zener voltage of 3.0 V, and 53 is a Zener voltage of 2. 5V Zener diode, 54 is a Zener diode with a Zener voltage of 2.0V, and 59 to 68 are resistors. The operation of the figure will be described below.

【0018】まず、図1で示すように、ADC回路14
のリファレンス電圧VRef 信号が入力され、コンパレー
タ素子30〜34の−側端子にそれぞれ送出される。一
方、コンパレータ素子30〜34の+側は抵抗分圧によ
る基準電圧として、+3.5V,+3.0V,+2.5
V,+2.0V、及び+1.5V(VR5,VR4,VR3
R2,VR1)となるように抵抗器59〜63(R4〜R
8)が設定されている。
First, as shown in FIG. 1, the ADC circuit 14
The reference voltage V Ref signal of is input and sent to the-side terminals of the comparator elements 30 to 34, respectively. On the other hand, the + side of the comparator elements 30 to 34 has + 3.5V, + 3.0V, and + 2.5V as reference voltages due to resistance voltage division.
V, +2.0 V, and +1.5 V (V R5 , V R4 , V R3 ,
Resistors 59 to 63 (R4 to R4) so that V R2 and V R1 )
8) is set.

【0019】さて、図1で説明したように、原稿の読取
り動作が開始された場合の動作として図4に於けるタイ
ミングチャートに示すように、リファレンス電圧が上昇
するに従い基準電圧VR1を越えると、まず、コンパレー
タ素子34の出力Vcp1 がオンする。このVcp1 出力が
AND素子39の一方入力端に送出される。又、読取り
ラインの同期パルスSIが、AND素子39他方入力端
に送出されると、AND素子39は2入力の積をとり、
フリップ・フロップ44のD入力端に送出する。フリッ
プ・フロップ44は、この入力信号に対し、読取り画信
号の同期クロック信号CLKにもとづき、出力Qをオン
する。
As described with reference to FIG. 1, when the reading operation of the original is started, as shown in the timing chart of FIG. 4, as the reference voltage increases, the reference voltage V R1 is exceeded. First, the output V cp1 of the comparator element 34 is turned on. This V cp1 output is sent to one input terminal of the AND element 39. Further, when the synchronizing pulse SI of the read line is sent to the other input terminal of the AND element 39, the AND element 39 takes the product of two inputs,
It is sent to the D input terminal of the flip-flop 44. The flip-flop 44 turns on the output Q of the input signal based on the synchronous clock signal CLK of the read image signal.

【0020】このオン信号は、AND素子58に送出さ
れる。ここで、上位のフリップ・フロップ40〜43
は、初期状態として、リセットがかかっているものとす
る。従って、フリップ・フロップ43の反転出力Qは
“1”信号であり、AND素子58は、これらの2入力
信号の積をとり、アナログ・スイッチ49のゲート端子
に送出する。アナログ・スイッチ49は、このゲート信
号VG1により、スイッチをオンする。すると、図1で示
す増幅器1の出力として、クランプ回路4に入力される
信号Vin2 は、抵抗器68に流れ込む。さらに、抵抗器
68とは並列のツェナー・ダイオード54がツェナー電
圧VZ1で、信号Vin2 をクランプする。
This ON signal is sent to the AND element 58. Here, the upper flip-flops 40 to 43
Is reset as an initial state. Therefore, the inverted output Q of the flip-flop 43 is a "1" signal, and the AND element 58 takes the product of these two input signals and sends it to the gate terminal of the analog switch 49. The analog switch 49 is turned on by this gate signal V G1 . Then, as the output of the amplifier 1 shown in FIG. 1, the signal V in2 input to the clamp circuit 4 flows into the resistor 68. Furthermore, the Zener diode 54 in parallel with the resistor 68 clamps the signal V in2 at the Zener voltage V Z1 .

【0021】図4は、図3に於ける各部の動作のタイミ
ング・チャートを示しており、以上説明した動作は、リ
ファレンス電圧がコンパレータ素子33からコンパレー
タ素子30までの出力Vcp2,Vcp3,Vcp4,及びVcp5
それぞれ“1”にする迄、上昇した場合に於いても図4
に示すように同様な動作を繰り返すものとする。
[0021] FIG. 4 shows a timing chart of the operation of the in each portion in FIG. 3, the operation described above, the output V cp2 reference voltage from the comparator device 33 to the comparator device 30, V cp3, V Even when the cp4 and V cp5 are raised until they are set to "1", respectively, FIG.
The same operation is repeated as shown in FIG.

【0022】図5は、読取り画信号SIGに異常レベル
が発生した場合の画信号及びリファレンス電圧の関係を
示したものである。同図についての説明を行なうと、n
ライン目の画信号に於いて、異常レベルが発生した為、
クランプ電圧VZ3にて画信号をクランプし、さらにそれ
迄のリファレンス電圧VR1がVZ3迄変動し、その結果と
して、クランプ回路の切替えを実行して、(n+2)ラ
イン目にクランプ電圧がVZ4になったことを示す。
FIG. 5 shows the relationship between the image signal and the reference voltage when an abnormal level occurs in the read image signal SIG. The description of FIG.
Since an abnormal level has occurred in the image signal on the line,
The image signal is clamped by the clamp voltage V Z3 , and the reference voltage V R1 up to that point fluctuates to V Z3 . As a result, the clamp circuit is switched, and the clamp voltage is V on the (n + 2) th line. Indicates that it has become Z4 .

【0023】[0023]

【発明の効果】以上説明したように本発明によれば、複
雑なハードウェア構成をとらずに適切な画像読取りが行
なえ、例えば原稿穴などから洩れる外来ノイズ光を拾っ
て生じる、出力画像の黒色化を防止出来る効果がある。
As described above, according to the present invention, an appropriate image can be read without using a complicated hardware structure, and for example, the black color of an output image generated by picking up external noise light leaking from a document hole or the like. There is an effect that can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例にかかる画像読取装置のABC
回路の回路図である。
FIG. 1 is an ABC of an image reading apparatus according to an embodiment of the present invention.
It is a circuit diagram of a circuit.

【図2】同画像読取装置のブロック図である。FIG. 2 is a block diagram of the image reading apparatus.

【図3】同画像読取装置におけるクランプ回路の回路図
である。
FIG. 3 is a circuit diagram of a clamp circuit in the image reading apparatus.

【図4】同クランプ回路における動作タイミングチャー
トを示した図である。
FIG. 4 is a diagram showing an operation timing chart in the clamp circuit.

【図5】同画像読取装置に於ける読取り画信号SIGに
対し、異常レベルを入力した場合の画信号及びリファレ
ンス電圧の関係を示した図である。
FIG. 5 is a diagram showing a relationship between an image signal and a reference voltage when an abnormal level is input with respect to a read image signal SIG in the image reading apparatus.

【符号の説明】[Explanation of symbols]

1 増幅器 2 抵抗器 3 抵抗器 4 クランプ回路 5 増幅器 6 増幅器 7 コンデンサ素子 8 抵抗器 9 アナログ・スイッチ 10 ダイオード素子 11 リミッタ回路 12 アンプ回路 13 ダイオード素子 14 A/Dコンバータ 21 原稿 22 ガラス板 23 光源LED 24 セルフォック・レンズ 25 イメージ・センサー 26 アンプ回路 27 ABC回路 29 シェーディング歪補正回路 30〜34 コンパレータ素子 35〜39及び55〜58 AND素子 40〜44 フリップ・フロップ素子 45〜49 アナログスイッチ 50〜54 ツェナー・ダイオード 59〜68 抵抗器 1 amplifier 2 resistor 3 resistor 4 clamp circuit 5 amplifier 6 amplifier 7 capacitor element 8 resistor 9 analog switch 10 diode element 11 limiter circuit 12 amplifier circuit 13 diode element 14 A / D converter 21 manuscript 22 glass plate 23 light source LED 24 Selfoc lens 25 Image sensor 26 Amplifier circuit 27 ABC circuit 29 Shading distortion correction circuit 30-34 Comparator element 35-39 and 55-58 AND element 40-44 Flip-flop element 45-49 Analog switch 50-54 Zener Diode 59-68 resistor

Claims (1)

【特許請求の範囲】 【請求項1】 原稿読取画信号をデジタル信号に変換す
るアナログ/デジタル変換手段と、原稿の地濃度画素読
取信号を直流信号に変換して前記アナログ/デジタル変
換手段のリファレンス電圧とするリファレンス電圧形成
手段と、原稿読取画信号を各々異なったレベルでクラン
プする複数のクランプ手段と、該複数のクランプ手段の
うち、前記リファレンス電圧形成手段からの直流信号レ
ベルに適合したクランプ手段を選択する手段とを具えた
ことを特徴とする画像読取装置。
Claim: What is claimed is: 1. An analog / digital conversion means for converting a document reading image signal into a digital signal, and a reference of the analog / digital converting means for converting a background density pixel reading signal of a document into a DC signal. Voltage reference voltage forming means, a plurality of clamp means for clamping the original read image signal at different levels, and a clamp means adapted to the DC signal level from the reference voltage forming means among the plurality of clamp means. And an image reading device including means for selecting.
JP3154579A 1991-06-26 1991-06-26 Image reader Pending JPH057297A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3154579A JPH057297A (en) 1991-06-26 1991-06-26 Image reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3154579A JPH057297A (en) 1991-06-26 1991-06-26 Image reader

Publications (1)

Publication Number Publication Date
JPH057297A true JPH057297A (en) 1993-01-14

Family

ID=15587304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3154579A Pending JPH057297A (en) 1991-06-26 1991-06-26 Image reader

Country Status (1)

Country Link
JP (1) JPH057297A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105315B2 (en) 2012-07-23 2015-08-11 Arm Limited Controlling the voltage level on the word line to maintain performance and reduce access disturbs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105315B2 (en) 2012-07-23 2015-08-11 Arm Limited Controlling the voltage level on the word line to maintain performance and reduce access disturbs

Similar Documents

Publication Publication Date Title
US5781312A (en) Image input method and apparatus
US6829007B1 (en) Digital scheme for noise filtering of optical black and offset correction in CCD signal processing
US6211914B1 (en) Apparatus for reading signals out of solid-state image sensing device
JPS63301674A (en) Signal preprocessing circuit for line sensor
JP3948433B2 (en) Solid-state imaging device
JP3357858B2 (en) Analog-to-digital converter
JP3075203B2 (en) Solid-state imaging device
JPH057297A (en) Image reader
JP4078091B2 (en) Imaging apparatus and imaging method
JPH0865580A (en) Image pickup device
US6806901B1 (en) Controlling the range and resolution of offset correction applied to the output of a charge coupled device
JP3825850B2 (en) Imaging device
JPH05153428A (en) Clamping circuit
JPS6364112B2 (en)
JP2670075B2 (en) Image full scale determination device
JP2907244B2 (en) Black level adjustment circuit
JPS6332315B2 (en)
JPH0249075B2 (en)
JP2798693B2 (en) Solid-state imaging device
JP3027000B2 (en) Image reading device
JP2671007B2 (en) Image sensor circuit
JP2003169257A (en) Solid-state image pickup device and imaging unit provided with the same
JPH06303458A (en) Clamping circuit for video camera
JPS63314959A (en) Color image input device
JPH09284597A (en) Shading correction circuit for television camera