JPH0570946B2 - - Google Patents

Info

Publication number
JPH0570946B2
JPH0570946B2 JP59263797A JP26379784A JPH0570946B2 JP H0570946 B2 JPH0570946 B2 JP H0570946B2 JP 59263797 A JP59263797 A JP 59263797A JP 26379784 A JP26379784 A JP 26379784A JP H0570946 B2 JPH0570946 B2 JP H0570946B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
substrate
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59263797A
Other languages
Japanese (ja)
Other versions
JPS61141177A (en
Inventor
Akinaga Yamamoto
Sadaji Takimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP59263797A priority Critical patent/JPS61141177A/en
Publication of JPS61141177A publication Critical patent/JPS61141177A/en
Publication of JPH0570946B2 publication Critical patent/JPH0570946B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、光の照射を検出する半導体光検出装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a semiconductor photodetection device that detects light irradiation.

(従来の技術) 位置検出および分光測定等に、同一基板上に複
数個のホトダイオードをアレー状に配列した半導
体光検出装置が用いられている。
(Prior Art) A semiconductor photodetection device in which a plurality of photodiodes are arranged in an array on the same substrate is used for position detection, spectroscopic measurement, and the like.

このようなホトダイオードアレー形式の半導体
光検出装置において、入射光の入射位置の分解を
高めるためにホトダイオードの集積度を大きくす
ると種々の問題が生ずる。
In such a photodiode array type semiconductor photodetecting device, various problems arise when the degree of integration of the photodiodes is increased in order to improve the resolution of the incident position of incident light.

まず第1に挙げられる問題は、隣接したホトダ
イオード間に入射した光が素子間で相互干渉を起
こす、光学的クロストークである。光学的クロス
トークを第5図を参照して説明する。
The first problem is optical crosstalk, in which light incident between adjacent photodiodes causes mutual interference between the elements. Optical crosstalk will be explained with reference to FIG.

第5図はホトダイオードアレー形式の半導体光
検出装置における光学的クロストークを示す装置
の断面図である。
FIG. 5 is a cross-sectional view of the device illustrating optical crosstalk in a photodiode array type semiconductor photodetection device.

光学的クロストークは、吸収係数の小さい光が
半導体装置のPN接合から離れた深い部分に到達
し、内部で電子・正孔対を発生し、これらのキヤ
リアが拡散によつて同一アレー内の隣接するホト
ダイオードに到達することによつて起こる。
Optical crosstalk occurs when light with a small absorption coefficient reaches a deep part of a semiconductor device far from the PN junction, generates electron-hole pairs inside, and these carriers diffuse into adjacent parts of the same array. This occurs by reaching the photodiode that

例えばP+領域15の下のN層1の深い部分で
発生したキヤリアがP+領域16に到達する場合
等がそれである。
For example, this is the case when carriers generated in a deep part of the N layer 1 below the P + region 15 reach the P + region 16.

第2のブルーミングと呼ばれる物理的なクロス
トークがある。第6図を参照してこの物理的なク
ロストークを説明する。
There is a physical crosstalk called secondary blooming. This physical crosstalk will be explained with reference to FIG.

物理的クロストークは、強い光照射により図中
破線で示す空乏層に蓄積される電荷が飽和し、素
子内を拡散することにより隣接するホトダイオー
ドに到達することによつて起こる。
Physical crosstalk occurs when the charge accumulated in the depletion layer shown by the broken line in the figure becomes saturated due to strong light irradiation, and then diffuses within the device and reaches an adjacent photodiode.

P+領域15の下のN層1に形成された空乏層
内で発生したキヤリアがP+領域16に到達する
場合等がそれである。
This is the case, for example, when carriers generated in the depletion layer formed in the N layer 1 below the P + region 15 reach the P + region 16.

これらのクロストークは、位置センサにおける
位置境界を不鮮明にし、分析センサにおける隣接
する二つの信号ピークの区別を不明確にする。
These crosstalks blur the position boundaries at the position sensor and blur the distinction between two adjacent signal peaks at the analysis sensor.

また近年、ホトダイオードアレーと信号読出の
ための自己走査回路(シフトレジスタ)を組み合
わせたイメージセンサが広く用いられている。
Furthermore, in recent years, image sensors that combine a photodiode array and a self-scanning circuit (shift register) for signal reading have been widely used.

第7図はそのようなイメージセンサの1素子分
を示す断面図である。
FIG. 7 is a sectional view showing one element of such an image sensor.

このようなN基板1を用いたPチヤンネル
MOSFET構造のイメージセンサの等価回路を第
8図に示す。
P channel using such N substrate 1
Figure 8 shows an equivalent circuit of an image sensor with a MOSFET structure.

N基板1を用いたPチヤンネルMOSFET構造
では、ソース2の領域のPN接合部を受光面とし
て用いている。
In the P channel MOSFET structure using the N substrate 1, the PN junction in the region of the source 2 is used as a light receiving surface.

ゲート電極4に負のパルス電圧を加えると、ゲ
ート電極4の下のシリコン表面にPチヤンネルが
生じ、このときドレイン3より電荷が供給され、
ソース2の拡散接合をドレイン3の電圧と等しく
してこのダイオードを充電する。
When a negative pulse voltage is applied to the gate electrode 4, a P channel is generated on the silicon surface under the gate electrode 4, and at this time, charge is supplied from the drain 3,
This diode is charged by making the source 2 diffusion junction equal to the drain 3 voltage.

ゲート電極4の電圧をオフし、チヤンネルが閉
じると、ソース2の電位(蓄積電荷)はそのまま
保たれる。
When the voltage of the gate electrode 4 is turned off and the channel is closed, the potential of the source 2 (accumulated charge) is maintained as it is.

この状態で入射光によりキヤリアが励起される
と、蓄積電荷はこのキヤリアに放電し、ソース2
の電位は低下する。次に再び走査パルスがゲート
電極4を介して印加されると、放電電荷に対する
充電電荷がソース2に流れこみ、外部回路に取り
出される。以下この動作を繰り返す。
When the carrier is excited by the incident light in this state, the accumulated charge is discharged to this carrier, and the source 2
The potential of decreases. Next, when a scanning pulse is applied again via the gate electrode 4, the charged charges relative to the discharged charges flow into the source 2 and are taken out to the external circuit. Repeat this operation below.

このようなホトダイオードアレーにおいては、
アレー内の各素子の電位は常に異なる。シフトレ
ジスタの走査パルスによつて、ある点のホトダイ
オードの電位が高くなつた場合、電位の低い隣接
するホトダイオードへ電流が流れ込む現象が起こ
る。これは、電気的なクロストークでありホトダ
イオード間の距離が短くなつた場合、あるいは高
抵抗の基板を用いた場合、特に起こり易くなる。
電気的なクロストークは、正確な光信号の測定や
微弱光の測定を困難にする。
In such a photodiode array,
The potential of each element in the array is always different. When the potential of a photodiode at a certain point increases due to the scanning pulse of the shift register, a phenomenon occurs in which current flows into an adjacent photodiode with a lower potential. This is electrical crosstalk and is particularly likely to occur when the distance between the photodiodes becomes short or when a high resistance substrate is used.
Electrical crosstalk makes accurate optical signal measurements and weak light measurements difficult.

これら、光学的、物理的、電気的なクロストー
クを総合して、以下単にクロストークと呼ぶこと
とする。
These optical, physical, and electrical crosstalks will be collectively referred to as crosstalk hereinafter.

このようなクロストークに対しては第9図に示
すように、拡散により形成されたP+層5でホト
ダイオード間を分離する構成が考えられる。
To deal with such crosstalk, a configuration can be considered in which the photodiodes are separated by a P + layer 5 formed by diffusion, as shown in FIG.

この方法では、素子間は一応は分離されるもの
の、分離領域5付近に入射した光により発生した
キヤリアは、すべてこのP+型の分離領域5に吸
収され、信号量の低下が起こる。また分離領域
P+層5をホトダイオードと近接して設けた場合
には、分離領域P+層5とホトダイオードのP層
15間での相互作用が強くなるため、蓄積された
信号電荷が分離領域P+層5に流れ易くなり、電
気的なクロストークは増加する。分離領域の深さ
は最低でも5μmは必要であるが、拡散で形成し
た場合は、深さ方向の拡散だけでなく同程度の横
方向への拡散も同時に起こる。このため、分離領
域P+層5の幅を10μm以下に制御することは困難
である。さらに、受光面のP層15より広がつた
空乏層が、分離領域P+層5に到達すると、耐圧
が著しく低下するため、受光面と分離領域の距離
は少なくとも20μm程度は必要である。この結
果、隣接するホトダイオード間の間隔は50μm以
上になり、これはホトダイオードアレーの解像度
や、分解能の性能限界の低下をもたらす。
In this method, although the elements are separated for the time being, all carriers generated by light incident near the separation region 5 are absorbed by the P + type separation region 5, resulting in a reduction in signal amount. Also separation area
When the P + layer 5 is provided close to the photodiode, the interaction between the isolation region P + layer 5 and the P layer 15 of the photodiode becomes stronger, so that the accumulated signal charges are transferred to the isolation region P + layer 5. electrical crosstalk increases. The depth of the isolation region must be at least 5 μm, but when it is formed by diffusion, not only the depthwise diffusion but also the same degree of lateral diffusion occur simultaneously. Therefore, it is difficult to control the width of the isolation region P + layer 5 to 10 μm or less. Furthermore, when the depletion layer that has spread from the P layer 15 on the light-receiving surface reaches the isolation region P + layer 5, the withstand voltage drops significantly, so the distance between the light-receiving surface and the isolation region must be at least about 20 μm. As a result, the spacing between adjacent photodiodes is greater than 50 μm, which reduces the resolution and resolution performance limits of the photodiode array.

以上のように、隣接するホトダイオード間に
P+の分離領域を形成した場合、クロストークの
防止には効果はあるが、リーク電流の増加、耐圧
力の低下、信号の漏洩が起きるなど、かえつて信
号の不明確さが増し装置の特性は低下する。
As mentioned above, between adjacent photodiodes
Although forming a P + isolation region is effective in preventing crosstalk, it increases leakage current, lowers withstand pressure, and causes signal leakage, which increases the ambiguity of the signal and adversely affects the characteristics of the device. decreases.

さらに第10図および第11図に示すようにホ
トダイオード間に絶縁物からなる分離領域を形成
する構成が考えられる。
Furthermore, as shown in FIGS. 10 and 11, a configuration in which isolation regions made of an insulator are formed between photodiodes can be considered.

第10図中左側のホトダイオード内で発生した
キヤリアは、PN接合部17に集められて光信号
として検出される。同様に右側のホトダイオード
内で発生したキヤリアは、PN接合部18に集め
られて光信号として検出される。このとき、両ホ
トダイオード間は絶縁層からなる分離領域14に
より完全に分離されるため、例えば左側のホトダ
イオード内で発生したキヤリアが右側のPN接合
部18に混入することはない。
Carriers generated in the photodiode on the left side of FIG. 10 are collected at the PN junction 17 and detected as an optical signal. Similarly, carriers generated in the right photodiode are collected at the PN junction 18 and detected as an optical signal. At this time, since the two photodiodes are completely separated by the isolation region 14 made of an insulating layer, carriers generated in the left photodiode, for example, do not mix into the right PN junction 18.

さらに分離領域よりも深いところで発生したキ
ヤリアは、逆バイアスされた裏面電極19に集め
られるため、N層12に拡散することもない。
Furthermore, carriers generated deeper than the separation region are collected on the reverse biased back electrode 19, and therefore do not diffuse into the N layer 12.

このため、光学的および物理的なクロストーク
は著しく減少する。
Therefore, optical and physical crosstalk is significantly reduced.

また絶縁層を通して、両ホトダイオード間で電
流が流れることは無いため、電気的なクロストー
クについても著しい減少が見られる。
Also, since no current flows between the two photodiodes through the insulating layer, electrical crosstalk is also significantly reduced.

第11図に示す構成は、第10図に示す構成と
基板がN-層である点を除き同様である。
The configuration shown in FIG. 11 is similar to the configuration shown in FIG. 10 except that the substrate is an N layer.

基板は、引上法(CZ法)により製作されたN-
のシリコン基板11で10Ωcmの高抵抗のものを用
いる。CZ法で作られたシリコン結晶には通常5
〜50ppmの酸素が溶存している。
The substrate is N - manufactured by the pulling method (CZ method).
A silicon substrate 11 having a high resistance of 10 Ωcm is used. Silicon crystals made by the CZ method usually have 5
~50ppm of dissolved oxygen.

この基板上に、エピタキシヤル法によりN型領
域12を形成する。
An N-type region 12 is formed on this substrate by an epitaxial method.

そして、800℃の窒素(N2)ガス中で1〜16時
間、1050℃の乾燥酸素中で18時間熱処理を行う。
この工程によりN-基板11中に酸素の凝結に起
因した微少欠陥ができる。
Then, heat treatment is performed in nitrogen (N 2 ) gas at 800°C for 1 to 16 hours and in dry oxygen at 1050°C for 18 hours.
This step creates minute defects in the N - substrate 11 due to the condensation of oxygen.

この微少欠陥が再結合中心として働くため、
N-基板11内で生成したキヤリアのライフタイ
ムは極めて短く、N領域12に拡散する前にすべ
て消滅する。このため第10図の装置と同様に光
学的クロストークをすべて除去できる。
Because this microdefect acts as a recombination center,
The lifetime of the carriers generated within the N substrate 11 is extremely short, and all of them disappear before they diffuse into the N region 12 . Therefore, all optical crosstalk can be eliminated as in the device shown in FIG.

しかし、これらの方法ではクロストークの除去
に対しては有効であるが、暗電流や逆耐圧に対し
て問題がある。
However, although these methods are effective in eliminating crosstalk, they have problems with dark current and reverse breakdown voltage.

ホトダイオードで蓄積できる最大電荷量は接合
容量とバイアス電圧の積で決まる。
The maximum amount of charge that can be stored in a photodiode is determined by the product of junction capacitance and bias voltage.

接合容量は基板の種類により一定の値を示すた
め、バイアス電圧の大きさが最大電荷量を決定し
ている。受光面のP層に逆バイアスをかけたと
き、バイアス電圧が大きすぎると、N層に広がつ
た空乏層が、シリコン基板に達する場合がある。
Since the junction capacitance exhibits a constant value depending on the type of substrate, the magnitude of the bias voltage determines the maximum amount of charge. When a reverse bias is applied to the P layer on the light-receiving surface, if the bias voltage is too large, the depletion layer that has spread to the N layer may reach the silicon substrate.

このとき第10図に示す構成では空乏層を通し
て、受光面のP層17と基板のP層10が短絡さ
れるため、受光面から基板へ電流が流れる。この
ため、ホトダイオード信号電荷量の低下や、耐圧
不良等の欠陥をひき起こす。また、第11図の構
成でもN-領域に空乏層が広がつた場合には、N-
層内の欠陥により耐圧の劣化と暗電流の増加をま
ねく。さらに、空乏層が横方向に広がり、分離領
域14に達する場合がある。
At this time, in the configuration shown in FIG. 10, the P layer 17 on the light receiving surface and the P layer 10 on the substrate are short-circuited through the depletion layer, so that current flows from the light receiving surface to the substrate. This causes defects such as a decrease in the amount of photodiode signal charge and poor breakdown voltage. Furthermore, even in the configuration shown in FIG. 11, if the depletion layer spreads in the N - region, the N -
Defects in the layer lead to deterioration of breakdown voltage and increase in dark current. Furthermore, the depletion layer may extend laterally and reach the isolation region 14.

分離領域は形成時のダメージにより結晶性が悪
く、空乏層が到達すると、リーク電流が激しく流
れる。このため、バイアス電圧は制限され、結果
としてホトダイオードの最大検出電荷量の限界に
つながる。さらに、暗電流の増加蓄積時間を決
め、S/N(信号雑音比)の劣化の原因となる。
The isolation region has poor crystallinity due to damage during formation, and when the depletion layer reaches it, leakage current flows intensely. For this reason, the bias voltage is limited, resulting in a limit to the maximum amount of charge detected by the photodiode. Furthermore, it determines the dark current increase accumulation time, causing deterioration of S/N (signal to noise ratio).

一般にシリコン半導体材料を基板とするホトダ
イオードの分光感度特性は第12図に示すよう
に、長波長側の光電変換感度が短波長側のそれよ
りも高くなつている。
In general, the spectral sensitivity characteristics of a photodiode using a silicon semiconductor material as a substrate are such that the photoelectric conversion sensitivity on the long wavelength side is higher than that on the short wavelength side, as shown in FIG.

また一般に分光分析において紫外〜赤外の光源
として用いられるものは、赤外域での出力が大き
いため、ホトダイオードから得られる出力も紫外
域よりも赤外域では2桁程大きい。
Further, since the light sources generally used as ultraviolet to infrared light sources in spectroscopic analysis have a large output in the infrared region, the output obtained from the photodiode is also about two orders of magnitude larger in the infrared region than in the ultraviolet region.

さらに赤外光は迷光となりやすく、信号の純度
を落とすため、赤外感度の小さいシリコン光検出
器が求められている。
Furthermore, infrared light easily becomes stray light, reducing the purity of the signal, so a silicon photodetector with low infrared sensitivity is required.

シリコンにおける長波長光の吸収係数は小さい
ため、比較的結晶深部で吸収され電子・正孔対を
作ることが知られている。
Since the absorption coefficient of long-wavelength light in silicon is small, it is known that it is absorbed relatively deep in the crystal, creating electron-hole pairs.

これを有効に除去するために第10図や第11
図のような構成で結晶深部で生成したキヤリアを
他へ吸収させるか、あるいは短い時間内に消滅さ
せるようにすることが有効とされている。
In order to effectively remove this problem, see Figures 10 and 11.
It is said to be effective to use the configuration shown in the figure to allow carriers generated deep within the crystal to be absorbed elsewhere or to disappear within a short period of time.

したがつて、有効な光吸収層となるN層が薄け
れば薄いだけ、この方法は有効となるはずであ
る。しかし、分光感度特性以外の電気的特性を考
慮すると、従来技術では暗電流、耐圧等の点で問
題があつた。
Therefore, the thinner the N layer, which is an effective light absorption layer, is, the more effective this method will be. However, when electrical characteristics other than spectral sensitivity characteristics are considered, the conventional technology has problems in terms of dark current, breakdown voltage, etc.

さらに薄いN層を用いることはN層に加えられ
る電極と各素子間の抵抗の増加および不均一化を
もたらし、応答速度の劣化、印加電圧の不均一に
よる蓄積モードで使用した場合の出力の不均一性
をもたらすと考えられる。
Furthermore, using a thinner N layer causes an increase in resistance and non-uniformity between the electrodes added to the N layer and each element, resulting in decreased response speed and unevenness in output when used in accumulation mode due to non-uniformity in applied voltage. This is thought to bring about uniformity.

このように、従来の装置または考えられる装置
は、クロストークの防止と電気的特性や分光感度
特性等を同時に満足させるものではない。
As described above, the conventional device or the conceivable device cannot simultaneously satisfy the prevention of crosstalk and the electrical characteristics, spectral sensitivity characteristics, etc.

(発明の目的) 本発明の目的は、ホトダイオードアレー内の各
種のクロストークを著しく低下させることによ
り、高解像性能、高位置分解性能を達成し、かつ
高いバイアス電圧をかけたときのリーク電流の減
少と、検出荷電量の増加を達成できる半導体光検
出装置を提供することにある。
(Objective of the Invention) The object of the present invention is to achieve high resolution performance and high position resolution performance by significantly reducing various crosstalks within a photodiode array, and to achieve leakage current when a high bias voltage is applied. The object of the present invention is to provide a semiconductor photodetection device that can reduce the amount of charge and increase the amount of detected charge.

(発明の構成) 前記目的を達成するために、本発明による第1
の半導体光検出装置は、光検出のための接合部を
有する複数のホトダイオードを同一の半導体領域
内にアレー状に配列した半導体光検出装置におい
て、第2の導電型を有する半導体基板と、前記半
導体基板上にエピタキシヤル成長により形成され
た第1の導電型を有する第1の半導体領域と、前
記第2の導電型の半導体基板と前記第1の半導体
領域との間に設けられた前記第1の半導体領域に
比べて充分高い不純物濃度でかつ厚みの薄い第1
の導電型の薄い層と、前記第1の半導体領域中に
形成された第2の導電型の複数のホトダイオード
と、前記ホトダイオードを互いに隔離するように
前記第1の半導体領域内に形成された第1の導電
型を有する多結晶半導体からなる隔離領域を設け
て構成されている。
(Structure of the Invention) In order to achieve the above object, a first aspect of the present invention is provided.
A semiconductor photodetection device includes a semiconductor photodetection device in which a plurality of photodiodes each having a junction for photodetection are arranged in an array in the same semiconductor region, a semiconductor substrate having a second conductivity type, and a semiconductor substrate having a second conductivity type; a first semiconductor region having a first conductivity type formed by epitaxial growth on a substrate; and the first semiconductor region provided between the second conductivity type semiconductor substrate and the first semiconductor region. The first semiconductor region has a sufficiently high impurity concentration and is thinner than the semiconductor region of
a plurality of photodiodes of a second conductivity type formed in the first semiconductor region; and a plurality of photodiodes of a second conductivity type formed in the first semiconductor region to isolate the photodiodes from each other. It is configured by providing an isolation region made of a polycrystalline semiconductor having one conductivity type.

本発明による第2の半導体光検出装置は、前記
第2の導電型の半導体基板を第1の導電型の半導
体基板にしたものである。
A second semiconductor photodetection device according to the present invention is such that the second conductivity type semiconductor substrate is replaced with a first conductivity type semiconductor substrate.

(実施例) 以下、図面等を参照して本発明を詳細に説明す
る。
(Example) Hereinafter, the present invention will be described in detail with reference to the drawings and the like.

第1図は、本発明による半導体光検出装置の第
1の実施例を示す図であつて、同図Aは断面図、
同図Bは平面図である。
FIG. 1 is a diagram showing a first embodiment of a semiconductor photodetection device according to the present invention, and FIG. 1A is a cross-sectional view;
Figure B is a plan view.

本発明による半導体光検出装置は、隣接するホ
トダイオードの接合部17,18間に多結晶半導
体からなる分離領域21を形成することにより、
クロストークを除去するものである。
The semiconductor photodetector according to the present invention has the following features: by forming a separation region 21 made of polycrystalline semiconductor between the junctions 17 and 18 of adjacent photodiodes,
This eliminates crosstalk.

基板10とホトダイオード領域との間に薄い高
濃度の不純物層9を形成し、高いバイアス電圧を
かけたときのリーク電流の減少と、検出電荷量の
増加を達成するものである。
A thin, highly concentrated impurity layer 9 is formed between the substrate 10 and the photodiode region to achieve a reduction in leakage current and an increase in the amount of detected charge when a high bias voltage is applied.

第1図中左側のホトダイオード内で発生したキ
ヤリアは、PN接合部17に集められて光信号と
して検出される。同様に右側のホトダイオード内
で発生したキヤリアは、PN接合部18に集めら
れて光信号として検出される。このとき、両ホト
ダイオード間は絶縁層からなる分離領域21によ
り完全に分離されるため、例えば左側のホトダイ
オード内で発生したキヤリアが右側のPN接合部
18に混合することはない。
Carriers generated in the photodiode on the left side of FIG. 1 are collected at the PN junction 17 and detected as an optical signal. Similarly, carriers generated in the right photodiode are collected at the PN junction 18 and detected as an optical signal. At this time, since the two photodiodes are completely separated by the isolation region 21 made of an insulating layer, carriers generated in the left photodiode, for example, do not mix into the right PN junction 18.

P型基板10とN型領域12間は逆バイアスを
かけて使用するため、P型基板10内で発生した
キヤリアはN型領域12には拡散せず、すべて裏
面の電極19に集められる。このようにして光学
的クロストークはすべて除去できる。
Since a reverse bias is applied between the P-type substrate 10 and the N-type region 12 during use, carriers generated within the P-type substrate 10 do not diffuse into the N-type region 12 and are all collected on the electrode 19 on the back surface. In this way all optical crosstalk can be eliminated.

分離領域21を通して、両ホトダイオード間で
電流が流れることは無いため、電気的なクロスト
ークも同様に防止される。
Since no current flows between the two photodiodes through the isolation region 21, electrical crosstalk is likewise prevented.

高濃度のN+層9には空乏層は広がらず、N+
9に達したところで空乏層の広がりは停止する。
分離領域21の周辺はリンドープの多結晶シリコ
ンが、拡散源として働くため、高濃度のN+にな
つている。
The depletion layer does not spread in the highly concentrated N + layer 9, and the depletion layer stops spreading when it reaches the N + layer 9.
The periphery of the isolation region 21 has a high concentration of N + because the phosphorus-doped polycrystalline silicon acts as a diffusion source.

ホトダイオードに、空乏層が分離領域21に到
達する程度の、バイアス電圧をかけても、高濃度
のN+層に空乏層は広がらず、第10図、第11
図の構成のような、分離領域形成時のダメージに
よるリーク電流は問題にならない。
Even if a bias voltage is applied to the photodiode to the extent that the depletion layer reaches the isolation region 21, the depletion layer does not spread to the highly concentrated N + layer, and as shown in FIGS.
Leakage current due to damage during formation of the isolation region as in the configuration shown in the figure is not a problem.

このようにN+層は不純物によるポテンシヤル
バリヤーを形成するとともに、内部電界に対する
バリヤーとして働く。このためホトダイオードに
かけるバイアス電圧は制限されず、またホトダイ
オード領域のN層12の厚さも可能な限り薄くで
きる。
In this way, the N + layer forms a potential barrier due to impurities and also acts as a barrier against the internal electric field. Therefore, the bias voltage applied to the photodiode is not limited, and the thickness of the N layer 12 in the photodiode region can be made as thin as possible.

第3図に前記装置の分光感度特性を示す。 FIG. 3 shows the spectral sensitivity characteristics of the device.

このグラフから明らかなように、短波長と長波
長での出力差が従来の装置(第12図参照)に比
較して少なくなつている。
As is clear from this graph, the difference in output between short and long wavelengths is smaller than that of the conventional device (see FIG. 12).

これにより、外部回路との接続は容易になり、
検出電荷量も増加できる。
This makes it easy to connect to external circuits,
The amount of detected charge can also be increased.

また、分離領域はプラズマエツチングにより形
成されるため、幅を2μm以下に縮小できる。こ
のため、ホトダイオード間の間隔を縮小すること
ができ、ホトダイオードアレーの解像性能および
分解性能を高めることができる。
Furthermore, since the separation region is formed by plasma etching, the width can be reduced to 2 μm or less. Therefore, the spacing between photodiodes can be reduced, and the resolution performance and decomposition performance of the photodiode array can be improved.

さらにN+層9を挿入することにより、感度の
均一性、応答速度の向上などが計られる。
Furthermore, by inserting the N + layer 9, uniformity of sensitivity and improvement of response speed can be achieved.

すなわち、分離領域のN+層21とN+領域9は
短絡しているため、第1図Aに示すように分離領
域21上の二酸化珪素膜を除去し、電極配線20
を行うことにより、ホトダイオード内の各素子に
かかる印加電圧はどの位置でもすべて等しくなる
ため、感度の均一性や応答速度の向上を計ること
ができる。
That is, since the N + layer 21 and the N + region 9 in the isolation region are short-circuited, the silicon dioxide film on the isolation region 21 is removed and the electrode wiring 20 is removed as shown in FIG. 1A.
By doing this, the voltage applied to each element within the photodiode becomes equal at all positions, making it possible to improve uniformity of sensitivity and response speed.

次に前記実施例装置の製造工程を第2図を参照
して説明する。
Next, the manufacturing process of the device of the embodiment will be explained with reference to FIG.

(A) まず、P型シリコン基板10上に、エピタキ
シヤル成長法、イオン注入または拡散法により
高濃度のN+層9を約1μm、エピタキシヤル成
長法によりN層12を5μm成長させる。そし
て、熱酸化により二酸化珪素膜13を約1μm
成長させる。
(A) First, on a P-type silicon substrate 10, a highly concentrated N + layer 9 is grown to a thickness of about 1 μm by epitaxial growth, ion implantation, or diffusion, and an N layer 12 is grown to a thickness of 5 μm by epitaxial growth. Then, the silicon dioxide film 13 is formed to a thickness of about 1 μm by thermal oxidation.
Make it grow.

N+層の不純物は拡散係数の小さなSbが好ま
しい。
The impurity of the N + layer is preferably Sb, which has a small diffusion coefficient.

(B) ホトエツチングにより分離領域となる部分の
二酸化珪素膜を除去し、さらにプラズマエツチ
ング法を用いて、N型シリコン層12をN+
9に達するまで除去する。
(B) The silicon dioxide film in the portion that will become the isolation region is removed by photo-etching, and the N-type silicon layer 12 is further removed until it reaches the N + layer 9 using a plasma etching method.

(C) CVD法により全面に、例えば高濃度にリン
または砒素をドープした多結晶シリコン21を
堆積し、不要の部分を除去する。
(C) Polycrystalline silicon 21 doped with, for example, phosphorus or arsenic at a high concentration is deposited over the entire surface by CVD, and unnecessary portions are removed.

(D) 次いで、ホトエツチングにより受光面となる
部分の二酸化珪素膜を除去し、拡散法によりP
型領域15を形成した後、熱酸化により二酸化
珪素膜を、約0.2μm成長させる。
(D) Next, the silicon dioxide film on the part that will become the light-receiving surface is removed by photoetching, and P is deposited by a diffusion method.
After forming the mold region 15, a silicon dioxide film is grown to a thickness of about 0.2 μm by thermal oxidation.

(E) アルミニウム等の金属膜で所定の電極配線2
0を行い、工程は終了する。
(E) Predetermined electrode wiring 2 with metal film such as aluminum
0 and the process ends.

第4図は本発明による第2の半導体光検出装置
の実施例を示す断面図および平面図である。
FIG. 4 is a sectional view and a plan view showing an embodiment of a second semiconductor photodetecting device according to the present invention.

第1図に示した構造は、P型基板を用いたもの
であるが、この実施例は高抵抗のN-基板11を
用いて構成したものである。
The structure shown in FIG. 1 uses a P-type substrate, but this embodiment uses a high-resistance N - substrate 11.

この場合、基板11として、引上法(CZ法)
により作成された、10Ωcmの高抵抗でかつ酸素濃
度16〜18ppmのシリコン基板を用いる。この基板
11上に、エピタキシヤル法によりN+型領域9
とN型領域12を形成後、800℃の窒素(N2)ガ
ス中で1〜16時間、1050℃の乾燥酸素中で18時間
の熱処理を行う。
In this case, as the substrate 11, the pulling method (CZ method)
A silicon substrate with a high resistance of 10 Ωcm and an oxygen concentration of 16 to 18 ppm was used. On this substrate 11, an N + type region 9 is formed by epitaxial method.
After forming the N-type region 12, heat treatment is performed for 1 to 16 hours in nitrogen (N 2 ) gas at 800°C and for 18 hours in dry oxygen at 1050°C.

この工程によりN-基板11中に、凝結に起因
した微小欠陥ができる。これは、インターナルゲ
ツタ法と呼ばれる公知の方法である。
This step creates micro defects in the N - substrate 11 due to condensation. This is a known method called the internal getter method.

この微小欠陥が再結合中心として働くため、
N-基板11内で生成したキヤリアのライフタイ
ムは極めて短く、N領域12に拡散する前にすべ
て消滅する。このため、光学的クロストークはす
べて除去できる。
Because this microdefect acts as a recombination center,
The lifetime of the carriers generated within the N substrate 11 is extremely short, and all of them disappear before they diffuse into the N region 12 . Therefore, all optical crosstalk can be eliminated.

以上詳しく説明した実施例について本発明の範
囲内で種々の変形を施すことができる。
Various modifications can be made to the embodiments described in detail above within the scope of the present invention.

各実施例装置において、P型とN型をそれぞれ
換えて構成しても同様の効果が期待できる。
In each example device, the same effect can be expected even if the P type and N type are changed.

(発明の効果) 以上詳しく述べたように、本発明による半導体
光検出装置はホトダイオード間に、多結晶シリコ
ンからなる分離領域を設けているので、光学的、
物理的、電気的等の各種のクロストークを著しく
除去できる。
(Effects of the Invention) As described above in detail, the semiconductor photodetector according to the present invention has a separation region made of polycrystalline silicon between the photodiodes, so that optical
Various types of crosstalk, such as physical and electrical, can be significantly eliminated.

このため、ホトダイオード間の相互干渉がな
く、結果として、解像性能、分解性能を向上する
ことができる。
Therefore, there is no mutual interference between the photodiodes, and as a result, resolution performance and decomposition performance can be improved.

また、分離領域の幅は2μm以下に縮小するこ
とができ、これによる解像性能の向上も同時に期
待できる。
Furthermore, the width of the separation region can be reduced to 2 μm or less, and an improvement in resolution performance can be expected at the same time.

また、本発明による半導体光検出装置は、基板
とホトダイオード領域の間に高濃度の不純物層を
有しているため、バイアス電圧をかけたとき空乏
層が基板に広がらず、ホトダイオードにかかるバ
イアス電圧は可能な限り大きくでき、ホトダイオ
ードの感度を向上させることができる。
Further, since the semiconductor photodetector according to the present invention has a highly concentrated impurity layer between the substrate and the photodiode region, the depletion layer does not spread to the substrate when a bias voltage is applied, and the bias voltage applied to the photodiode is It can be made as large as possible and the sensitivity of the photodiode can be improved.

さらに、ホトダイオード領域のN層は、可能な
限り薄くできるので、長波長光の光電変換感度を
減少させ、外部回路との接続が容易になる。ま
た、分離領域と高濃度の不純物層は短絡している
ため、分離領域を通して各ホトダイオードに電圧
を印加することができる。このため、電圧の均一
性が増し、結果として感度の均一性や応答速度の
向上が計られる。
Furthermore, since the N layer in the photodiode region can be made as thin as possible, the photoelectric conversion sensitivity of long wavelength light is reduced and connection with external circuitry is facilitated. Furthermore, since the isolation region and the high concentration impurity layer are short-circuited, a voltage can be applied to each photodiode through the isolation region. Therefore, the uniformity of the voltage increases, and as a result, the uniformity of sensitivity and the response speed are improved.

本発明による光検出装置は、単体として位置検
出や分光光度測定に用いることにより、高位置分
解性能や高分解性能を達成できる。また本発明に
よる半導体光検出装置を自己走査回路と組み合わ
せたイメージセンサとして用いることにより、鮮
明な画像を得ることができる。
The photodetection device according to the present invention can achieve high position resolution performance and high resolution performance by using it as a single unit for position detection and spectrophotometry. Further, by using the semiconductor photodetection device according to the present invention as an image sensor in combination with a self-scanning circuit, clear images can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明よる半導体光検出装置の第1
の実施例を示す断面図および平面図である。第2
図は前記実施例装置の製造工程を示す断面図であ
る。第3図は前記実施例装置の分光感度特性を示
すグラフである。第4図は、本発明よる半導体光
検出装置の他の実施例を示す断面図である。第5
図は従来のホトダイオードアレー形式の半導体光
検出装置における光学的クロストークを示す断面
図である。第6図は従来のホトダイオードアレー
形式の半導体光検出装置における物理的クロスト
ークを示す断面図である。第7図は従来のイメー
ジセンサの1素子分を示す断面図である。第8図
は第7図に示した従来のイメージセンサをN基板
を用いたPチヤンネルMOSFET構造にしたとき
のイメージセンサの等価回路図である。第9図
は、クロストーク防止のため、ホトダイオード間
にP+層からなる分離領域を形成した構成を示す
断面図である。第10図は、クロストーク防止の
ために考えられるホトダイオード間に絶縁層から
なる分離領域を形成した装置の断面図である。第
11図は、クロストーク防止のために考えられる
ホトダイオード間に絶縁層からなる分離領域を形
成した他の装置の断面図である。第12図は従来
の装置の分光感度特性を示すグラフである。 1……N型シリコン基板、2……ソース領域、
3……ドレイン領域、4……ゲート電極、9……
N+層、10……P型シリコン基板、11……N-
シリコン基板、12……N型領域、13……二酸
化珪素膜、14……分離領域、15,16……受
光面(P領域)、17,18……PN接合部、1
9……裏面電極、20……表面電極、21……多
結晶シリコン、22……表面電極。
FIG. 1 shows a first diagram of a semiconductor photodetection device according to the present invention.
FIG. 2 is a cross-sectional view and a plan view showing an example of the invention. Second
The figure is a sectional view showing the manufacturing process of the device of the embodiment. FIG. 3 is a graph showing the spectral sensitivity characteristics of the device of the embodiment. FIG. 4 is a sectional view showing another embodiment of the semiconductor photodetecting device according to the present invention. Fifth
The figure is a cross-sectional view showing optical crosstalk in a conventional photodiode array type semiconductor photodetecting device. FIG. 6 is a cross-sectional view showing physical crosstalk in a conventional photodiode array type semiconductor photodetection device. FIG. 7 is a sectional view showing one element of a conventional image sensor. FIG. 8 is an equivalent circuit diagram of an image sensor obtained by changing the conventional image sensor shown in FIG. 7 to a P channel MOSFET structure using an N substrate. FIG. 9 is a cross-sectional view showing a configuration in which isolation regions made of a P + layer are formed between photodiodes to prevent crosstalk. FIG. 10 is a sectional view of a device in which an isolation region made of an insulating layer is formed between photodiodes to prevent crosstalk. FIG. 11 is a sectional view of another device in which an isolation region made of an insulating layer is formed between photodiodes to prevent crosstalk. FIG. 12 is a graph showing the spectral sensitivity characteristics of a conventional device. 1... N-type silicon substrate, 2... Source region,
3...Drain region, 4...Gate electrode, 9...
N + layer, 10...P-type silicon substrate, 11... N-
Silicon substrate, 12... N type region, 13... Silicon dioxide film, 14... Separation region, 15, 16... Light receiving surface (P region), 17, 18... PN junction, 1
9... Back electrode, 20... Surface electrode, 21... Polycrystalline silicon, 22... Surface electrode.

Claims (1)

【特許請求の範囲】 1 光検出のための接合部を有する複数のホトダ
イオードを同一の半導体領域内にアレー状に配列
した半導体光検出装置において、第2の導電型を
有する半導体基板と、前記半導体基板上にエピタ
キシヤル成長により形成された第1の導電型を有
する第1の半導体領域と、前記第2の導電型の半
導体基板と前記第1の半導体領域との間に設けら
れた前記第1の半導体領域に比べて充分高い不純
物濃度でかつ厚みの薄い第1の導電型の薄い層
と、前記第1の半導体領域中に形成された第2の
導電型の複数のホトダイオードと、前記ホトダイ
オードを互いに隔離するように前記第1の半導体
領域内に形成された第1の導電型を有する多結晶
半導体からなる隔離領域を設けて構成したことを
特徴とする半導体光検出装置。 2 光検出のための接合部を有する複数のホトダ
イオードを同一の半導体領域内にアレー状に配列
した半導体光検出装置において、第1の導電型を
有する半導体基板と、前記半導体基板上にエピタ
キシヤル成長により形成された第1の導電型を有
する第1の半導体領域と、前記基板と前記第1の
半導体領域との間に設けられた前記第1の半導体
領域に比べて充分高い不純物濃度でかつ厚みの薄
い第1の導電型の薄い層と、前記第1の半導体領
域中に形成された第2の導電型の複数のホトダイ
オードと、前記ホトダイオードを互いに隔離する
ように前記第1の半導体領域内に形成された第1
の導電型を有する多結晶半導体からなる隔離領域
を設けて構成したことを特徴とする半導体光検出
装置。 3 前記基板はCZ法により製作されたものであ
る特許請求の範囲第2項記載の半導体光検出装
置。
[Scope of Claims] 1. A semiconductor photodetection device in which a plurality of photodiodes having junctions for photodetection are arranged in an array in the same semiconductor region, a semiconductor substrate having a second conductivity type, and a semiconductor substrate having a second conductivity type; a first semiconductor region having a first conductivity type formed by epitaxial growth on a substrate; and the first semiconductor region provided between the second conductivity type semiconductor substrate and the first semiconductor region. a thin layer of a first conductivity type having a sufficiently high impurity concentration and thinner than the semiconductor region of the semiconductor region; a plurality of photodiodes of a second conductivity type formed in the first semiconductor region; 1. A semiconductor photodetecting device, comprising: an isolation region made of a polycrystalline semiconductor having a first conductivity type formed within the first semiconductor region so as to isolate them from each other. 2. In a semiconductor photodetection device in which a plurality of photodiodes having junctions for photodetection are arranged in an array in the same semiconductor region, a semiconductor substrate having a first conductivity type and an epitaxial growth layer on the semiconductor substrate are provided. a first semiconductor region having a first conductivity type formed by the substrate, and a sufficiently higher impurity concentration and thickness than the first semiconductor region provided between the substrate and the first semiconductor region. a thin layer of a first conductivity type formed in the first semiconductor region; a plurality of photodiodes of a second conductivity type formed in the first semiconductor region; The first formed
What is claimed is: 1. A semiconductor photodetection device comprising an isolation region made of a polycrystalline semiconductor having a conductivity type. 3. The semiconductor photodetecting device according to claim 2, wherein the substrate is manufactured by a CZ method.
JP59263797A 1984-12-14 1984-12-14 Semiconductor photodetecting device Granted JPS61141177A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59263797A JPS61141177A (en) 1984-12-14 1984-12-14 Semiconductor photodetecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59263797A JPS61141177A (en) 1984-12-14 1984-12-14 Semiconductor photodetecting device

Publications (2)

Publication Number Publication Date
JPS61141177A JPS61141177A (en) 1986-06-28
JPH0570946B2 true JPH0570946B2 (en) 1993-10-06

Family

ID=17394384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59263797A Granted JPS61141177A (en) 1984-12-14 1984-12-14 Semiconductor photodetecting device

Country Status (1)

Country Link
JP (1) JPS61141177A (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682817B2 (en) * 1985-12-20 1994-10-19 松下電器産業株式会社 Image sensor
JPH061827B2 (en) * 1987-02-06 1994-01-05 日本電気株式会社 Solid-state imaging device
JPS63274171A (en) * 1987-05-06 1988-11-11 Seiko Instr & Electronics Ltd Image sensor chip
JPH01107579A (en) * 1987-10-20 1989-04-25 Fuji Electric Co Ltd Photodetector
EP0424873A3 (en) * 1989-10-24 1992-05-27 Tosoh Corporation Method for modifying the surface of a polymer article
JP4482253B2 (en) * 2001-09-12 2010-06-16 浜松ホトニクス株式会社 Photodiode array, solid-state imaging device, and radiation detector
JP4391079B2 (en) 2002-11-28 2009-12-24 浜松ホトニクス株式会社 Solid-state imaging device and radiation imaging device
JP6552850B2 (en) * 2015-03-16 2019-07-31 株式会社東芝 Light detection device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661177A (en) * 1979-10-23 1981-05-26 Mitsubishi Electric Corp Preparation of semiconductor photodetector
JPS57150284A (en) * 1982-02-15 1982-09-17 Hitachi Ltd Solid image pickup device
JPS5833373A (en) * 1981-08-21 1983-02-26 Mitsubishi Electric Corp Semiconductor image pickup device
JPS59188966A (en) * 1983-04-12 1984-10-26 Matsushita Electronics Corp Manufacture of solid-state image pickup device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661177A (en) * 1979-10-23 1981-05-26 Mitsubishi Electric Corp Preparation of semiconductor photodetector
JPS5833373A (en) * 1981-08-21 1983-02-26 Mitsubishi Electric Corp Semiconductor image pickup device
JPS57150284A (en) * 1982-02-15 1982-09-17 Hitachi Ltd Solid image pickup device
JPS59188966A (en) * 1983-04-12 1984-10-26 Matsushita Electronics Corp Manufacture of solid-state image pickup device

Also Published As

Publication number Publication date
JPS61141177A (en) 1986-06-28

Similar Documents

Publication Publication Date Title
US9236519B2 (en) Geiger-mode avalanche photodiode with high signal-to-noise ratio, and corresponding manufacturing process
KR101779212B1 (en) Semiconductor light-detecting element
US7417268B2 (en) Image sensor
US8368787B2 (en) Image sensor, single-plate color image sensor, and electronic device
KR20010034780A (en) Color separation in an active pixel cell imaging array using a triple-well structure
US5070380A (en) Transfer gate for photodiode to CCD image sensor
US5043783A (en) Solid state image sensor
US8946617B2 (en) Photodiode having a p-n junction with varying expansion of the space charge zone due to application of a variable voltage
JPS61139061A (en) Semiconductor photodetector
JPH0570946B2 (en)
JPS61133659A (en) Forming method for semiconductor element isolating region
JPS61141175A (en) Semiconductor photodetector
JPH0570945B2 (en)
US20100165165A1 (en) Method and device for a cmos image sensor
EP0038697A1 (en) Semiconductor image sensor
US8513753B1 (en) Photodiode having a buried well region
JPS61183958A (en) Solid-state photo detector
JPH07105522B2 (en) Semiconductor device
JP4639502B2 (en) Semiconductor device manufacturing method and solid-state imaging device selection method
JP2641416B2 (en) Photoelectric conversion device
JPS61285760A (en) Photoelectric conversion device
JPH069236B2 (en) Solid-state imaging device and manufacturing method thereof
JPS5925164B2 (en) Semiconductor photodetector
JPS61234072A (en) Solid-state image sensor
JP2020161739A (en) Photodetector

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees