JPH0569690U - IC test equipment - Google Patents

IC test equipment

Info

Publication number
JPH0569690U
JPH0569690U JP920992U JP920992U JPH0569690U JP H0569690 U JPH0569690 U JP H0569690U JP 920992 U JP920992 U JP 920992U JP 920992 U JP920992 U JP 920992U JP H0569690 U JPH0569690 U JP H0569690U
Authority
JP
Japan
Prior art keywords
test
shield conductor
under test
core wire
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP920992U
Other languages
Japanese (ja)
Inventor
正和 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP920992U priority Critical patent/JPH0569690U/en
Publication of JPH0569690U publication Critical patent/JPH0569690U/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 高速動作可能なIC試験装置を提供する。 【構成】 第1のシールド導体に芯線に与える電圧と同
一の直流電圧を与えてドライビングガード構造で被試験
ICの端子ピンの直流特性を試験し、機能試験時は第1
のシールド導体を共通電位に接続し、芯線との間のイン
ピーダンスを特定のインピーダンスに整合させるように
構成したIC試験装置において、第1のシールド導体の
外側に第2のシールド導体を設け、この第2のシールド
導体をその両端で共通電位に接続し、芯線とこの第2の
シールド導体との間で特性インピーダンスを所定の値に
維持できるようにする。
(57) [Abstract] [Purpose] To provide an IC tester capable of high-speed operation. [Structure] The same DC voltage as the voltage applied to the core wire is applied to the first shield conductor to test the DC characteristics of the terminal pin of the IC under test with a driving guard structure.
In the IC test apparatus configured to connect the shield conductor of 1 to a common potential and to match the impedance with the core wire to a specific impedance, a second shield conductor is provided outside the first shield conductor. The two shield conductors are connected to a common potential at both ends thereof, so that the characteristic impedance between the core wire and the second shield conductor can be maintained at a predetermined value.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

この考案はICの直流特性と機能試験の双方を行なう型式のIC試験装置に関 する。 The present invention relates to an IC tester of the type that performs both DC characteristics and functional tests of ICs.

【0002】[0002]

【従来の技術】[Prior Art]

ICの試験には直流試験と機能試験とが存在する。直流試験は被試験ICの各 端子に所定の電圧を与えたとき、予定している電流が流れるか否かを見る電圧印 加電流測定試験と、被試験ICの各端子に所定の電流を流し込むか、又は所定の 電流を吐出させ、その状態で端子に予定している電圧が発生するか否かを見る電 流印加電圧測定試験とがある。何れの試験も被試験ICの端子の直流特性が予め 予定している特性に作られているか否かを見る試験である。 There are a direct current test and a functional test in the IC test. The direct current test is a voltage applied current measurement test to see if a predetermined current flows when a predetermined voltage is applied to each terminal of the IC under test, and a predetermined current is applied to each terminal of the IC under test. Alternatively, there is a current applied voltage measurement test in which a predetermined current is discharged and whether or not the expected voltage is generated at the terminal in that state. Each test is a test to see whether or not the DC characteristics of the terminals of the IC under test are made to have the characteristics that are planned in advance.

【0003】 これに対し機能試験は被試験ICに試験パターン信号を与え、試験パターン信 号に正常に応動するか否かを試験して正常に動作するか否か見る試験である。 図3に従来のIC試験装置における試験装置と被試験ICとの間の接続構造を 示す。図中10は被試験IC、20は直流試験装置、30は機能試験装置、40 は試験装置20及び30と被試験IC10との間を接続するケーブルを示す。On the other hand, the functional test is a test in which a test pattern signal is applied to an IC under test, and whether or not the IC normally responds to the test pattern signal is tested to see whether the IC normally operates. FIG. 3 shows a connection structure between a test device and an IC under test in a conventional IC test device. In the figure, 10 is an IC to be tested, 20 is a DC test device, 30 is a functional test device, and 40 is a cable connecting between the test devices 20 and 30 and the IC 10 to be tested.

【0004】 直流試験装置20はこの例では電圧印加電流測定モードに切替られている場合 を示す。電圧印加電流測定モードでは電圧発生器21と、この電圧発生器21が 発生する電圧をケーブル40のフォース線Fに与える出力アンプ22と、被試験 IC10の端子に発生する電圧をケーブル40のセンス線Sから出力アンプ22 に帰還するバッファアンプ23と、出力アンプ22が被試験IC10の端子に所 定の電圧を印加したときこの出力アンプ22から被試験IC10に流れる電流を 測定する電流検出抵抗器24と、この電流検出抵抗器24に発生する電圧を取出 す差動増幅器25と、出力アンプ22の出力電圧をケーブル40のシールド導体 40Aに与え、ドライビングガードを構成するためのバッファアンプ26とによ って構成される。In this example, the DC test apparatus 20 shows a case where it is switched to the voltage applied current measurement mode. In the voltage applied current measurement mode, the voltage generator 21, the output amplifier 22 that applies the voltage generated by the voltage generator 21 to the force line F of the cable 40, and the voltage generated at the terminal of the IC 10 under test are detected by the sense line of the cable 40. A buffer amplifier 23 that returns from S to the output amplifier 22, and a current detection resistor 24 that measures the current flowing from the output amplifier 22 to the IC under test 10 when the output amplifier 22 applies a predetermined voltage to the terminal of the IC under test 10. The differential amplifier 25 for extracting the voltage generated in the current detection resistor 24 and the buffer amplifier 26 for forming the driving guard by applying the output voltage of the output amplifier 22 to the shield conductor 40A of the cable 40. Is configured.

【0005】 ケーブル40はシールド導体40Aの内部に2本の芯線FとSとを収納してい る。ここでは芯線Fを信号駆動用のフォース線、芯線Sを被試験IC10の端子 ピンの電圧を検出するセンス線として動作する。 シールド導体40Aはバッファアンプ26を通じて出力アンプ22の出力側に 接続され、シールド導体40Aの電位を芯線F及びSと同電位に偏倚させ、シー ルド導体40Aと芯線F及びSとの間に電位差が発生しないようにしてドライビ ングガードを構成している。The cable 40 houses two core wires F and S inside a shield conductor 40A. Here, the core wire F operates as a signal drive force wire, and the core wire S operates as a sense wire for detecting the voltage of the terminal pin of the IC under test 10. The shield conductor 40A is connected to the output side of the output amplifier 22 through the buffer amplifier 26, biases the potential of the shield conductor 40A to the same potential as the cores F and S, and the potential difference between the shield conductor 40A and the cores F and S. The driving guard is configured so that it does not occur.

【0006】 このように芯線F,Sとシールド導体40Aとの間に電位差を発生させないド ライビングガード構造とすることにより芯線F,Sをシールド導体40Aとの間 にコンデンサが形成されない状態と等価になる。この結果、芯線FとSに与える 直流電圧が高速度に変化しても等価的に浮遊容量が存在しないから、被試験IC 10の端子に与えられる直流電圧も高速度に変化させることができる。また浮遊 容量が存在しないから、芯線とシールド導体間に充電電流及び放電電流が流れな い。よって微少な直流電流を被試験IC10に与えても、微少電流を正確に伝達 することができる。更に芯線FとSはシールド導体40Aに覆われているから、 ノイズ等が混入することが阻止される。このようにして直流試験時はドライビン グガードにより芯線FとSが保護される。As described above, the driving guard structure in which the potential difference is not generated between the core wires F and S and the shield conductor 40A is equivalent to a state in which no capacitor is formed between the core wires F and S and the shield conductor 40A. become. As a result, even if the DC voltage applied to the core wires F and S changes at high speed, there is equivalently no stray capacitance, so that the DC voltage applied to the terminals of the IC under test 10 can also change at high speed. Moreover, since there is no stray capacitance, neither charging current nor discharging current flows between the core wire and the shield conductor. Therefore, even if a minute DC current is applied to the IC under test 10, the minute current can be accurately transmitted. Further, since the core wires F and S are covered with the shield conductor 40A, noise and the like are prevented from entering. In this way, the cores F and S are protected by the driving guard during the DC test.

【0007】 機能試験時には直流試験装置20とケーブル40との間に介挿したリレーRY 1,RY2,RY3を切断し、リレーRY4,RY5をオンにしてケーブル40 に機能試験装置30を接続する。機能試験装置30はドライバ31と、コンパレ ータ32とを有し、ドライバ31によって被試験IC10に試験パターン信号を 与える。また被試験IC10が出力モードに切替わったとき、コンパレータ32 は被試験IC10から出力される応答出力信号を取込み、その論理が期待値と一 致するか否かを論理比較して判定を行なう。At the time of the function test, the relays RY 1, RY 2, RY 3 inserted between the DC test device 20 and the cable 40 are cut off, the relays RY 4, RY 5 are turned on, and the function test device 30 is connected to the cable 40. The function test apparatus 30 has a driver 31 and a comparator 32, and the driver 31 gives a test pattern signal to the IC under test 10. Further, when the IC under test 10 is switched to the output mode, the comparator 32 takes in the response output signal output from the IC under test 10 and makes a logical comparison to determine whether or not the logic matches the expected value.

【0008】 機能試験時はケーブル40は高速伝送路として動作しなければならない。この ためケーブル40を所定の特性インピーダンスに整合させるためにシールド導体 40AをリレーRY5によって共通電位に接続し、ケーブル40を同軸線路とし て動作させ、芯線とシールド導体40Aとの間に特性インピーダンスを持たせる ようにしている。During the functional test, the cable 40 must operate as a high speed transmission line. Therefore, in order to match the cable 40 with a predetermined characteristic impedance, the shield conductor 40A is connected to a common potential by the relay RY5, the cable 40 is operated as a coaxial line, and the characteristic impedance is provided between the core wire and the shield conductor 40A. I am trying to let you.

【0009】[0009]

【考案が解決しようとする課題】[Problems to be solved by the device]

従来の回路構造によれば、シールド導体40Aは機能試験装置30側において リレーRY5によって共通電位に接続されるだけで被試験IC10側では共通電 位に接続されない状態にある。このためにケーブル40は被試験装置10側でイ ンピーダンス不整合が生じ、信号の反射等により例えば図4に示すような波形歪 みを与える。この波形歪みにより試験パターン信号PAを高速化することができ ない欠点がある。 According to the conventional circuit structure, the shield conductor 40A is only connected to the common potential by the relay RY5 on the side of the functional test device 30 and is not connected to the common potential on the side of the IC under test 10. For this reason, the cable 40 causes impedance mismatch on the device under test 10 side, and gives a waveform distortion as shown in FIG. 4 due to signal reflection or the like. Due to this waveform distortion, the test pattern signal PA cannot be speeded up.

【0010】 つまり試験パターン信号PAの繰返し周期を高速化することにより試験に要す る時間を短縮し、短時間に多くの素子を試験できるように構成することが要求さ れるが、試験パターン信号の立上り部分に波形歪みが発生していることにより、 試験パターン信号を高速化(パルス幅を狭くする)するとパルス幅の大部分が歪 み部分に掛ってしまうため誤動作が起き易くなる。That is, it is required to shorten the time required for the test by accelerating the repetition cycle of the test pattern signal PA so that many elements can be tested in a short time. Since waveform distortion is generated at the rising portion of, when the test pattern signal is speeded up (the pulse width is narrowed), most of the pulse width is applied to the distorted portion, so that malfunction easily occurs.

【0011】 この欠点を解消するにはケーブル40のシールド導体40Aを被試験IC10 側でも共通電位に接続すれば良い。然し乍ら被試験IC10側にリレーを設ける にはリレーの制御線を被試験IC10側に配線しなければならなくなる。ケーブ ル40の本数は被試験IC10の端子ピンの数だけは用意しなければならない。 ICの端子ピン数は多いもので数100本のものがあるため、試験装置としては これを試験することができるように現存するICの最大ピン数を想定して用意し なければならない。この結果ケーブル40の本数は数100本となり、この本数 と同数のリレー制御線を配線しなければならないことと、更にケーブル40の本 数と同等数のリレーを被試験IC10の搭載側つまり、パフォーマンスボードに 搭載しなければならなくなる。To solve this drawback, the shield conductor 40A of the cable 40 may be connected to the common potential even on the IC 10 side to be tested. However, in order to provide a relay on the IC 10 side under test, the control line of the relay must be wired on the IC 10 side under test. The number of cables 40 must be the same as the number of terminal pins of the IC under test 10. Since the number of terminal pins of an IC is large, some of which are several hundred, it is necessary to prepare a test device assuming the maximum number of pins of an existing IC so that it can be tested. As a result, the number of cables 40 becomes several hundreds, and the same number of relay control lines as this number must be wired, and the same number of relays as the number of cables 40 are mounted on the side of the IC under test 10, that is, the performance. It will have to be mounted on the board.

【0012】 然し乍らパフォーマンスボードにはこのようなリレーの搭載スペースは既にな く、然もケーブル40と同数のリレー制御線を配線することも不適当である。こ のためシールド導体40Aを被試験IC10側で直接共通電位に接続してしまう ことが考えられるが、このように構成した場合には、シールド導体40Aの被試 験IC10側で常時共通電位に接続されたままになり、この状態では直流試験時 にケーブル40の浮遊容量を打消すためのドライビングガードが構成できない不 都合が生じる。このような背景から従来は試験パターン信号を高速化することが できない不都合がある。However, there is no space for mounting such a relay on the performance board, and it is inappropriate to connect the same number of relay control lines as the cable 40. For this reason, it is conceivable that the shield conductor 40A is directly connected to the common potential on the IC10 side under test. However, in such a configuration, the shield conductor 40A is always connected to the common potential on the IC10 side under test. In this state, there is an inconvenience that the driving guard for canceling the stray capacitance of the cable 40 cannot be configured during the DC test. From such a background, there is a disadvantage that the test pattern signal cannot be conventionally speeded up.

【0013】 この考案の目的はケーブル40におけるインピーダンス不整合を解消し、よっ て波形歪が発生することがなく、高速動作を可能としたIC試験装置を提供しよ うとするものである。An object of the present invention is to eliminate the impedance mismatch in the cable 40, and thereby to provide an IC test apparatus capable of high-speed operation without waveform distortion.

【0014】[0014]

【課題を解決するための手段】[Means for Solving the Problems]

この考案では外被にシールド導体を有するケーブルを利用して被試験ICに直 流を印加すると共に、この直流と同一電位をシールド導体に与えて直流が与えら れた芯線をドライビングガードして行なう直流試験と、直流を被試験ICに与え る芯線を利用して被試験ICにテストパターン信号を与えて行なう機能試験とを 行なうIC試験装置において、 直流試験時にドライビングガードを構成するためのシールド導体の外側に絶縁 して第2のシールド導体を設け、この第2のシールド導体の両端を共通電位に接 続して第2のシールド導体と芯線との間で所定の特性インピーダンスに整合させ るように構成する。 In this invention, a direct current is applied to the IC under test by using a cable having a shield conductor as an outer jacket, and the same potential as this direct current is applied to the shield conductor to perform driving guard on the core wire to which direct current is applied. In an IC tester that performs a DC test and a functional test by applying a test pattern signal to the IC under test by using a core wire that applies a DC to the IC under test, a shield conductor for configuring a driving guard during the DC test. A second shield conductor is provided on the outside of the insulation so that both ends of the second shield conductor are connected to a common potential so that the second shield conductor and the core wire are matched to a predetermined characteristic impedance. To configure.

【0015】 この考案の構成によれば第2のシールド導体を試験装置側と被試験IC側の双 方で共通電位に接続する。この結果、芯線と第2のシールド導体との間では所定 の特性インピーダンスに整合させることができる。 然も芯線と第2のシールド導体との間には従来と同様に、ドライビングガード 用のシールド導体が存在するから、直流試験時はドライビングガードを構成する ことができる。この結果ドライビングガードによってケーブルの浮遊容量の影響 を除去した直流試験を行なうことができる。また機能試験時はケーブルの被試験 IC側も正規の特性インピーダンスに整合させることができる。よって被試験I C側で反射が生じることがないから試験パターン信号を高速化することができる 利点が得られる。According to the configuration of this invention, the second shield conductor is connected to the common potential on both sides of the test apparatus side and the IC under test side. As a result, it is possible to match a predetermined characteristic impedance between the core wire and the second shield conductor. Since the shield conductor for the driving guard exists between the core wire and the second shield conductor as in the conventional case, the driving guard can be constructed during the DC test. As a result, a direct current test can be performed with the driving guard to eliminate the effects of cable stray capacitance. During the functional test, the tested IC side of the cable can also be matched to the regular characteristic impedance. Therefore, no reflection occurs on the IC side to be tested, so that there is an advantage that the test pattern signal can be speeded up.

【0016】[0016]

【実施例】【Example】

図1にこの考案の一実施例を示す。図1において、図3と対応する部分には同 一符号を付して示す。この考案ではドライビングガードを構成するための第1の シールド導体40Aの外側に、第2のシールド導体40Bを設け、この第2のシ ールド導体40Bの両端、つまり試験装置側と被試験IC10側の双方で共通電 位に接続する構造とした点を特徴とするものである。 FIG. 1 shows an embodiment of this invention. In FIG. 1, parts corresponding to those in FIG. 3 are designated by the same reference numerals. In this invention, the second shield conductor 40B is provided outside the first shield conductor 40A for constituting the driving guard, and both ends of the second shield conductor 40B, that is, the test device side and the IC 10 side to be tested side. The feature is that both sides are connected to a common potential.

【0017】 この第2のシールド導体40Bを設けたことにより、第1のシールド導体40 Aは直流試験時にリレーRY3によって直流試験装置20を構成するバッファア ンプ26の出力端子に接続するだけでよく、機能試験時はどの電位からも切離さ れ、フローテング状態となる。 従って従来第1のシールド導体40Aを共通電位に接続するために設けていた リレーRY5が不要となるため、この実施例ではリレーRY5をセンス線Sと機 能試験装置30との間に接続し、機能試験時はフォース線Fとセンス線Sの双方 に試験パターン信号を与える構成とすることができる。Since the second shield conductor 40B is provided, the first shield conductor 40A need only be connected to the output terminal of the buffer amplifier 26 that constitutes the DC test apparatus 20 by the relay RY3 during the DC test. During the functional test, it is cut off from any electric potential and the floating state occurs. Therefore, since the relay RY5 conventionally provided for connecting the first shield conductor 40A to the common potential is unnecessary, in this embodiment, the relay RY5 is connected between the sense line S and the function test device 30, During the functional test, the test pattern signal can be applied to both the force line F and the sense line S.

【0018】 図2はこの考案の変形実施例を示す。図2の例では単芯の2重シールド構造の シールドケーブルを用いてケーブル40を構成した場合を示す。つまり単芯のシ ールドケーブルの一方をフォース線用とし、他の1本をセンス線用として利用し 、これら単芯の2重シールドケーブルの各内側の第1のシールド導体40Aを共 通接続してリレーRY3に接続し、ドライビングガードを構成し、外側の第2の シールド導体30Bをその両端において共通電位に接続する。図2の実施例によ れば単芯の2重シールド線は安価に手に入るため、装置のコストを高めることな く、高速動作可能なIC試験装置を提供することができる。FIG. 2 shows a modified embodiment of the present invention. The example of FIG. 2 shows a case where the cable 40 is configured by using a shielded cable having a single-core double shield structure. In other words, one of the single-core shielded cables is used for the force line and the other one is used for the sense line, and the first shield conductor 40A inside each of these single-core double shielded cables is commonly connected. It is connected to the relay RY3 to form a driving guard, and the outer second shield conductor 30B is connected to the common potential at both ends thereof. According to the embodiment of FIG. 2, the single-core double shielded wire can be obtained at a low cost, so that it is possible to provide an IC test apparatus capable of operating at high speed without increasing the cost of the apparatus.

【0019】[0019]

【考案の効果】[Effect of the device]

以上説明したように、この考案によれば直流試験時はリレーRY3をオンに制 御することにより、第1のシールド導体40Aにフォース線F、センス線Sの双 方と同一の電位を与える、いわゆるドライビングガード構造とするから、浮遊容 量を通じて電流が充放電しないために微少電流を被試験IC10に与える場合で も、その微少電流を正確に被試験IC10に伝達することができる。また直流電 圧、又は電流を高速に変化させても浮遊容量が存在しないから、その変化を遅延 させることなく被試験IC10に伝えることができる。 As described above, according to the present invention, by controlling the relay RY3 to be turned on during the DC test, the same potential as that of the force line F and the sense line S is applied to the first shield conductor 40A. Since the so-called driving guard structure is used, even when a minute current is applied to the IC under test 10 because the current is not charged or discharged through the floating capacitance, the minute current can be accurately transmitted to the IC under test 10. Further, even if the DC voltage or the current is changed at high speed, there is no stray capacitance, so that the change can be transmitted to the IC under test 10 without delay.

【0020】 然も機能試験時は第1のシールド導体40Aをフローテング状態としたからこ の状態では第1のシールド導体40Aは電気的にはその存在は無視して見ること ができ、第2のシールド導体40Bをその両端で共通電位に接続したから、ケー ブル40の両端部で特性インピーダンスを正規の値に整合させることができる。 この結果、被試験IC10側で信号の反射が起きることはない。よって試験パタ ーン信号の波形が歪むことを解消することができ、試験パターン信号の繰返し周 期を高速化しても誤動作することのないIC試験装置を提供することができる利 点が得られる。Of course, during the functional test, the first shield conductor 40A is set to the floating state, so that in this state, the presence of the first shield conductor 40A can be electrically ignored and the second shield conductor 40A can be seen. Since the shield conductor 40B is connected to the common potential at both ends thereof, the characteristic impedance can be matched to a regular value at both ends of the cable 40. As a result, signal reflection does not occur on the IC 10 side under test. Therefore, it is possible to eliminate the distortion of the waveform of the test pattern signal, and it is possible to provide an advantage that it is possible to provide an IC test apparatus that does not malfunction even if the repetition period of the test pattern signal is increased.

【提出日】平成5年1月27日[Submission date] January 27, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0017[Correction target item name] 0017

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0017】 この第2のシールド導体40Bを設けたことにより、第1のシールド導体40 Aは直流試験時にリレーRY3によって直流試験装置20を構成するバッファア ンプ26の出力端子に接続するだけでよく、機能試験時はどの電位からも切離さ れ、フローテング状態となる。 従来第1のシールド導体40Aを共通電位に接続するために設けていたリレー RY5はセンス線Sと機能試験装置30との間に接続し、機能試験時はフォース 線Fとセンス線Sの双方に試験パターン信号を与える構成とする。Since the second shield conductor 40B is provided, the first shield conductor 40A need only be connected to the output terminal of the buffer amplifier 26 that constitutes the DC test apparatus 20 by the relay RY3 during the DC test. During the functional test, it is cut off from any electric potential and the floating state occurs. The relay RY5, which is conventionally provided to connect the first shield conductor 40A to the common potential, is connected between the sense line S and the function test device 30, and is connected to both the force line F and the sense line S during the function test. The test pattern signal is provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】この考案の一実施例を示す接続図。FIG. 1 is a connection diagram showing an embodiment of the present invention.

【図2】この考案の変形実施例を示す接続図。FIG. 2 is a connection diagram showing a modified embodiment of the present invention.

【図3】従来の技術を説明するための接続図。FIG. 3 is a connection diagram for explaining a conventional technique.

【図4】従来の不都合を説明するための波形図。FIG. 4 is a waveform diagram for explaining a conventional inconvenience.

【符号の説明】[Explanation of symbols]

10 被試験IC 20 直流試験装置 30 機能試験装置 40 ケーブル 40A 第1のシールド導体 40B 第2のシールド導体 10 IC under test 20 DC test device 30 Functional test device 40 Cable 40A First shield conductor 40B Second shield conductor

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 外被にシールド導体を有するケーブルを
利用して被試験ICに直流を印加すると共に、この直流
と同一電位を上記シールド導体に与えて上記直流が与え
られた芯線をドライビングガードして行なう直流試験
と、上記直流を被試験ICに与える芯線を利用して被試
験ICにテストパターン信号を与えて行なう機能試験と
を行なうことができるIC試験装置において、 上記直流試験時にドライビングガードを構成するための
第1のシールド導体の外側に絶縁して第2のシールド導
体を設け、この第2のシールド導体の両端を共通電位に
接続して第2のシールド導体と上記芯線との間で所定の
特性インピーダンスに整合させるように構成したIC試
験装置。
1. A direct current is applied to an IC under test using a cable having a shield conductor as an outer jacket, and the same potential as this direct current is applied to the shield conductor to protect a core wire to which the direct current is applied. In an IC test apparatus capable of performing a direct current test performed by performing a DC test and a functional test performed by applying a test pattern signal to the IC under test by using a core wire that applies the direct current to the IC under test, a driving guard is provided during the DC test. A second shield conductor is provided on the outside of the first shield conductor for forming the second shield conductor, and both ends of the second shield conductor are connected to a common potential to connect between the second shield conductor and the core wire. An IC test device configured to match a predetermined characteristic impedance.
JP920992U 1992-02-27 1992-02-27 IC test equipment Pending JPH0569690U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP920992U JPH0569690U (en) 1992-02-27 1992-02-27 IC test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP920992U JPH0569690U (en) 1992-02-27 1992-02-27 IC test equipment

Publications (1)

Publication Number Publication Date
JPH0569690U true JPH0569690U (en) 1993-09-21

Family

ID=11714079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP920992U Pending JPH0569690U (en) 1992-02-27 1992-02-27 IC test equipment

Country Status (1)

Country Link
JP (1) JPH0569690U (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076023A1 (en) * 2004-02-10 2005-08-18 Advantest Corporation Test equipment
KR20130049724A (en) * 2011-11-04 2013-05-14 케이슬리 인스트러먼츠 인코포레이티드 Dc-ac probe card topology

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076023A1 (en) * 2004-02-10 2005-08-18 Advantest Corporation Test equipment
KR20130049724A (en) * 2011-11-04 2013-05-14 케이슬리 인스트러먼츠 인코포레이티드 Dc-ac probe card topology
JP2013096998A (en) * 2011-11-04 2013-05-20 Keithley Instruments Inc Dc-ac probe card

Similar Documents

Publication Publication Date Title
JP3565893B2 (en) Probe device and electric circuit element measuring device
US9297848B2 (en) Modular wiring harness testing systems and apparatus
JP2009204329A (en) Circuit board inspecting system and inspection method
US5185580A (en) Electrical transmission cable termination device having short and open-circuit cable test capabilities
US5457380A (en) Circuit-test fixture that includes shorted-together probes
EP0838689A2 (en) Test of circuits with Schmitt inputs
JPH0569690U (en) IC test equipment
JP2610640B2 (en) Apparatus for checking at least two electrical loads on a motor vehicle
KR100310971B1 (en) method for testing a wire harness and system for performming the same
JPH0712940Y2 (en) IC test equipment
EP1143254A1 (en) Earth wiring diagnosis in circuit modules with multiple earth connection, particularly for electronic units on board motor vehicles
US4879661A (en) Bi-directional circuit to interface between a low current device and high current tester
JPH02227680A (en) Lsi tester
JP2006189352A (en) Impedance conversion circuit, input and output circuit, and semi-conductor testing device
JPH09190859A (en) Connector
CN216848541U (en) Pin signal processing circuit and vehicle fault detection device
KR100231649B1 (en) A test board having a capacitor charging circuit and a test method using the test board
JP3257879B2 (en) Bonding wire short circuit detection device
JPH1123648A (en) Test head for ic tester
JP4066265B2 (en) Contact ring of semiconductor test equipment
JPH10293153A (en) Impedance matching circuit
JP2825073B2 (en) Inspection equipment for semiconductor integrated circuits
JPH0559354U (en) IC test equipment
JP2502931Y2 (en) Test plug
CN116149286A (en) Pin signal processing circuit and vehicle fault detection device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980922