JPH0567597A - Etching of silicon - Google Patents

Etching of silicon

Info

Publication number
JPH0567597A
JPH0567597A JP10525191A JP10525191A JPH0567597A JP H0567597 A JPH0567597 A JP H0567597A JP 10525191 A JP10525191 A JP 10525191A JP 10525191 A JP10525191 A JP 10525191A JP H0567597 A JPH0567597 A JP H0567597A
Authority
JP
Japan
Prior art keywords
silicon
etching
oxide film
gas
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10525191A
Other languages
Japanese (ja)
Other versions
JP3112495B2 (en
Inventor
Hiroaki Iwaguro
弘明 岩黒
Junichi Ono
純一 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP03105251A priority Critical patent/JP3112495B2/en
Publication of JPH0567597A publication Critical patent/JPH0567597A/en
Application granted granted Critical
Publication of JP3112495B2 publication Critical patent/JP3112495B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To provide an etching method, in a dry etching used for a semiconductor device manufacturing process, for setting an etching rate ratio of silicon for silicon oxide film to 20 or higher and prescribing an etching rate of silicon to 200nm/min or higher. CONSTITUTION:As an etching gas of silicon, a mixed gas of hydrogen bromide (HBr) and oxygen is used and content of oxygen is prescribed to 15% to 30% (Vol%).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体デバイス製造に
用いられるドライエッチング方法、特にシリコン(非結
晶、多結晶および単結晶)のドライエッチング方法で、
特にシリコン酸化膜に対するシリコンのエッチング速度
比を上げる方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method used for manufacturing semiconductor devices, and more particularly to a dry etching method for silicon (amorphous, polycrystalline and single crystal).
In particular, it relates to a method of increasing the etching rate ratio of silicon to a silicon oxide film.

【0002】[0002]

【従来技術とその問題点】半導体デバイスの高密度化・
微細化に伴い、現在では、ドライエッチングによるパタ
ーン形成がおこなわれている。ドライエッチングの利点
はシリコンウエーハに対して垂直方向にエッチングされ
ることであり、これによって、2μm以下のパターンが
精度よく形成できるようになった。しかしながら、こう
したドライエッチングでは、被エッチング膜とマスク、
および被エッチング膜と被エッチング膜直下の材質との
エッチング選択性が問題となっている。
[Prior art and its problems] Higher density of semiconductor devices
Along with the miniaturization, pattern formation is currently performed by dry etching. The advantage of dry etching is that it is etched in a direction perpendicular to the silicon wafer, which allows a pattern of 2 μm or less to be accurately formed. However, in such dry etching, the film to be etched and the mask,
Also, the etching selectivity between the film to be etched and the material immediately below the film to be etched is a problem.

【0003】図1(a)、図1(b)及び図2(a)、
図2(b)はシリコンのエッチング方法の説明図で多結
晶シリコンのエッチングでは、第1図(a)から第1図
(b)に示すように、レジストパターン4の通りに多結
晶シリコン3のエッチングが進み、シリコン酸化膜2が
現われるとそこでエッチングがストップするようなエッ
チングが理想である。しかしながら、多結晶シリコンの
エッチングに用いられている従来のCClやSF
、Clあるいはそれらの混合などのエッチングガス
では、シリコン酸化膜2もある程度エッチングされる。
このシリコン酸化膜2は最近では非常に薄く(50nm
以下)形成されているので、エッチングのシリコン基板
内均一性を考えたオーバーエッチングの間に、シリコン
酸化膜2もエツチングされ、下地シリコン基板1が露出
してしまうことがある。これによってシリコン基板もエ
ッチングが進みデバイスの特性に悪影響を及ぼすことに
なる。
1 (a), 1 (b) and 2 (a),
FIG. 2B is an explanatory view of the silicon etching method. In the etching of polycrystalline silicon, as shown in FIGS. 1A to 1B, the polycrystalline silicon 3 is formed in the same manner as the resist pattern 4. Ideally, etching will stop when the silicon oxide film 2 appears as the etching progresses. However, conventional CCl 2 F 2 or SF used for etching polycrystalline silicon is used.
The silicon oxide film 2 is also etched to some extent by an etching gas such as 6 , Cl 2 or a mixture thereof.
Recently, the silicon oxide film 2 is very thin (50 nm
Since the following) is formed, the silicon oxide film 2 may also be etched during the over-etching considering the uniformity of the etching in the silicon substrate, and the underlying silicon substrate 1 may be exposed. As a result, the silicon substrate is also etched and the device characteristics are adversely affected.

【0004】また、第2図(a)から第2図(b)に示
すように、シリコン酸化膜2をマスクにしてパターン通
りにシリコン基板1を上記エッチングガスを用いてエッ
チングする場合、深い溝を形成するときは所望の寸法を
考慮してマスクのシリコン酸化膜2も厚くしなければな
らない。したがって、現在では、上記2例からも明らか
なように、シリコン酸化膜とシリコンのエッチング速度
比ができるだけ大きくなるようなエッチングガスが望ま
れている。現在実用化されているドライエッチングの選
択性は、10〜20程度である。
Further, as shown in FIGS. 2 (a) to 2 (b), when the silicon substrate 1 is etched according to the pattern using the above-mentioned etching gas with the silicon oxide film 2 as a mask, a deep groove is formed. When forming the mask, the silicon oxide film 2 of the mask must be made thick in consideration of the desired dimensions. Therefore, at present, as is clear from the above two examples, an etching gas is desired that maximizes the etching rate ratio between the silicon oxide film and silicon. The selectivity of the dry etching currently put into practical use is about 10 to 20.

【0005】[0005]

【発明の目的】本発明は、上記欠点に対してなされたも
ので、シリコン酸化膜に対するシリコンのエッチング速
度比を20以上にし、しかもシリコンのエッチング速度
を200nm/分以上にする方法を提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, and provides a method of increasing the etching rate ratio of silicon to a silicon oxide film to 20 or more and the etching rate of silicon to 200 nm / min or more. With the goal.

【0006】本発明では、シリコンのエッチングガスと
して、HBrと酸素の混合ガスを用い、その酸素含有量
が15%以上30%未満で使用することによってシリコ
ン酸化膜に対するシリコンのエッチング速度比を20以
上にし、しかもシリコンのエッチング速度を200nm
/分以上にするものである。図3(a)、(b)は本発
明を説明するために予め所定のエッチング装置にてHB
rに酸素を添加したときのシリコンとシリコン酸化膜の
エッチング速度を測定した測定図で、図3(a)に示す
ようにシリコンのエッチング速度は酸素添加濃度15%
〜25%のところで200nm/分以上のエッチング速
度が確保でき、それ以上に酸素濃度を増加させるとシリ
コンのエッチング速度は20nm/分以下に減少した。
また、シリコン酸化膜のエッチング速度は酸素濃度が0
〜12.5%のところでは、約25nm/分と一定で、
それから23%まで徐徐に減少し、25%以上ではほと
んどエッチングされないことがわかった。図3(b)に
シリコン酸化膜に対するシリコンのエッチング速度比を
プロットしたが、酸素濃度が20%以上で、20以上の
エッチング速度比が確保されている。したがって、シリ
コンのエッチング速度とエッチング速度比を考慮した場
合、酸素濃度が15%以上30%未満のところで最適の
シリコンエッチングが期待できる。
In the present invention, a mixed gas of HBr and oxygen is used as an etching gas for silicon, and when the oxygen content is 15% or more and less than 30%, the etching rate ratio of silicon to the silicon oxide film is 20 or more. And the silicon etching rate is 200 nm
/ Min or more. 3 (a) and 3 (b) show an HB using a predetermined etching apparatus in order to explain the present invention.
FIG. 3 (a) is a measurement diagram in which the etching rate of silicon and the silicon oxide film when oxygen is added to r is measured. As shown in FIG.
An etching rate of 200 nm / min or more could be secured at -25%, and if the oxygen concentration was increased further, the etching rate of silicon decreased to 20 nm / min or less.
Further, the etching rate of the silicon oxide film is 0 when the oxygen concentration is 0.
At ~ 12.5%, it is constant at about 25 nm / min,
Then, it was gradually reduced to 23%, and it was found that etching was hardly performed at 25% or more. The etching rate ratio of silicon to the silicon oxide film is plotted in FIG. 3B. The oxygen concentration is 20% or more, and the etching rate ratio of 20 or more is secured. Therefore, when considering the etching rate of silicon and the etching rate ratio, optimum silicon etching can be expected when the oxygen concentration is 15% or more and less than 30%.

【0007】[0007]

【実施例】先ず多結晶シリコンのエッチング方法を図1
(a)(b)を参照して説明する。最初に、シリコンウ
エーハに所定の酸化炉を用いて、50nmのドライ酸化
膜2を形成する。つぎにそのドライ酸化膜2上にCVD
炉で500nmの多結晶シリコン膜3を堆積し、つぎに
POCl、ガス中で950℃で加熱することでリンを
多結晶シリコン膜3中にドープして、多結晶シリコン膜
に導電性を持たせる。このとき、多結晶シリコン表面上
がわずかに酸化されるので、HFとNHFの混合液に
てその酸化膜を除去する。最後に、厚さ1μmのポジテ
ィブ型レジスト4を塗布し、ステッパーを用いてレジス
トをパターン化する。これで、第1図(a)に示す形状
のものができた。つぎに、多結晶シリコンのエッチング
を行う。所定のエッチング装置内において、まず、CF
ガスを装置内に導入して30秒エッチングした。これ
はレジスト塗布中にわずかに酸化された多結晶シリコン
膜上の酸化膜を除去するためにおこなった。続いて、H
Brと酸素ガスを混入したたとえば流量比(HBrガ
ス:酸素ガス=1:0.2)のエッチングガスにて多結
晶シリコンのエッチングを2分30秒おこなった。多結
晶シリコン膜は約2分でエッチング完了するが、ウエー
ハ基板内のエッチング均一性を考慮して30秒のオーバ
ーエッチングをおこなった。第3図(a)でわかるよう
に、2分30秒のエッチングでは、マスクとして用いた
レジストは約250nmエッチングされるが、レジスト
を最初に1μm塗布していたので、多結晶シリコンの形
状は第1図(b)に示す所望のものができた。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a method for etching polycrystalline silicon is shown in FIG.
This will be described with reference to (a) and (b). First, a dry oxide film 2 of 50 nm is formed on a silicon wafer by using a predetermined oxidation furnace. Next, CVD is performed on the dry oxide film 2.
A polycrystalline silicon film 3 having a thickness of 500 nm is deposited in a furnace, and then POCl 3 is heated in a gas at 950 ° C. to dope phosphorus into the polycrystalline silicon film 3 so that the polycrystalline silicon film has conductivity. Let At this time, since the surface of the polycrystalline silicon is slightly oxidized, the oxide film is removed with a mixed solution of HF and NH 4 F. Finally, a positive resist 4 having a thickness of 1 μm is applied, and the resist is patterned using a stepper. As a result, the shape shown in FIG. 1 (a) was completed. Next, the polycrystalline silicon is etched. In a predetermined etching apparatus, first, CF
Four gases were introduced into the apparatus and etching was performed for 30 seconds. This was done in order to remove the oxide film on the polycrystalline silicon film which was slightly oxidized during the resist application. Then, H
The polycrystalline silicon was etched for 2 minutes and 30 seconds using an etching gas containing Br and oxygen gas at a flow rate ratio (HBr gas: oxygen gas = 1: 0.2). Although the etching of the polycrystalline silicon film is completed in about 2 minutes, over-etching was performed for 30 seconds in consideration of the etching uniformity in the wafer substrate. As can be seen from FIG. 3 (a), the resist used as the mask is etched by about 250 nm in the etching for 2 minutes and 30 seconds, but since the resist was first coated by 1 μm, the shape of the polycrystalline silicon was The desired product shown in Fig. 1 (b) was produced.

【0008】[0008]

【実施例】次に単結晶シリコンのエッチング方法につい
て図2(a)(b)を参照して説明する。シリコン基板
に約100nmの酸化膜を形成し、その上にレジストパ
ターンを形成し、所定のエッチング装置内で、CHF
ガスを導入して約1分で酸化膜をエッチングした。さら
にレジストを発煙硝酸で除去することで第2図(a)に
示す形状のものができた。つぎに所定のエッチング装置
内において、CFガスを装置内に導入して30秒エッ
チングし、続いて、HBrと酸素ガスを混入したたとえ
ば流量比(HBrガス:酸素ガス=1:0.25)のエ
ッチングガスにてシリコンのエッチングをおこなった。
その結果、第2図(b)に示す形状のものでできた。
EXAMPLES Next, a method for etching single crystal silicon will be described with reference to FIGS. An oxide film of about 100 nm is formed on a silicon substrate, a resist pattern is formed on the oxide film, and CHF 3 is formed in a predetermined etching apparatus.
The gas was introduced and the oxide film was etched in about 1 minute. Further, the resist was removed with fuming nitric acid to obtain the shape shown in FIG. 2 (a). Then, in a predetermined etching apparatus, CF 4 gas is introduced into the apparatus and etching is performed for 30 seconds, and then, for example, a flow rate ratio (HBr gas: oxygen gas = 1: 0.25) in which HBr and oxygen gas are mixed. Etching gas was used to etch silicon.
As a result, the shape shown in FIG. 2 (b) was obtained.

【0009】[0009]

【発明の効果】以上説明したように本発明の方法は、エ
ッチングガスとしてHBrと酸素を用いて、その酸素含
有量を15%以上30%未満にして、シリコン酸化膜に
対するシリコンのエッチング速度比を20以上にし、さ
らにシリコンのエッチング速度を200nm/分以上に
するものであり、シリコンエッチングあらゆる用途に適
用でき、制御性を良好で、微細な半導体デバイス等の製
造に大きく寄与するものである。
As described above, according to the method of the present invention, HBr and oxygen are used as the etching gas, and the oxygen content is set to 15% or more and less than 30%, and the etching rate ratio of silicon to the silicon oxide film is increased. It is 20 or more, and the etching rate of silicon is 200 nm / min or more. It can be applied to all uses of silicon etching, has good controllability, and greatly contributes to the production of fine semiconductor devices and the like.

【図面の簡単な説明】[Brief description of drawings]

【図1(a)(b)】多結晶シリコンのエッチング方法
の説明図
1A and 1B are explanatory views of a method for etching polycrystalline silicon.

【図2(a)(b)】単結晶シリコンのエッチング方法
の説明図
2A and 2B are explanatory views of a method for etching single crystal silicon.

【図3(a)(b)】本発明の説明を説明する測定図 1 シリコン基板 2 シリコン酸化膜 3 多結晶シリコン膜 4 ホトレジスト3A and 3B are measurement diagrams for explaining the present invention. 1 silicon substrate 2 silicon oxide film 3 polycrystalline silicon film 4 photoresist

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 臭化水素ガス(HBr)と酸素ガスの混
合ガスを用いたシリコンのエッチング方法において、前
記臭化水素ガスに対し酸素ガスを15%〜30%(容量
%)含有せしめたことを特徴とするシリコンのエッチン
グ方法。
1. A silicon etching method using a mixed gas of hydrogen bromide gas (HBr) and oxygen gas, wherein oxygen gas is contained in an amount of 15% to 30% (volume%) with respect to the hydrogen bromide gas. A method for etching silicon, comprising:
【請求項2】 シリコンとして非結晶、多結晶又は単結
晶のシリコン基板、もしくはシリコン膜又はこれらの酸
化物であることを特徴とするシリコンのエッチング方
法。
2. A method of etching silicon, characterized in that the silicon is an amorphous, polycrystalline or single crystal silicon substrate, or a silicon film or an oxide thereof.
JP03105251A 1991-02-13 1991-02-13 Silicon etching method Expired - Fee Related JP3112495B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03105251A JP3112495B2 (en) 1991-02-13 1991-02-13 Silicon etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03105251A JP3112495B2 (en) 1991-02-13 1991-02-13 Silicon etching method

Publications (2)

Publication Number Publication Date
JPH0567597A true JPH0567597A (en) 1993-03-19
JP3112495B2 JP3112495B2 (en) 2000-11-27

Family

ID=14402438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03105251A Expired - Fee Related JP3112495B2 (en) 1991-02-13 1991-02-13 Silicon etching method

Country Status (1)

Country Link
JP (1) JP3112495B2 (en)

Also Published As

Publication number Publication date
JP3112495B2 (en) 2000-11-27

Similar Documents

Publication Publication Date Title
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
JPH0345532B2 (en)
JPH0160938B2 (en)
JP2903884B2 (en) Semiconductor device manufacturing method
JPH11243084A (en) Oxide-film etching method
JPH0496222A (en) Manufacture of semiconductor device
JPH0545057B2 (en)
JP3112495B2 (en) Silicon etching method
US5409566A (en) Slope etching process
US4465553A (en) Method for dry etching of a substrate surface
JPS61271839A (en) Pattern forming method
US5961718A (en) Process for selectively depositing diamond films
JPS602948A (en) Etching method
JPH1140542A (en) Gaseous mixture for etching polysilicon layer and method and etching polysilicon electrode layer by using it
JPH05217995A (en) Manufacture of semiconductor device
JPH0160939B2 (en)
JPS61251138A (en) Dry etching
JPS61158143A (en) Etching method for insulating film
JPH03241740A (en) Manufacture of semiconductor device
JPS6043829A (en) Dry etching method
JPH04275423A (en) Manufacture of semiconductor device
JPH03270223A (en) Dry-etching process of amorphous silicon thin film
JPH0541372A (en) Wet etching of silicon oxide film
JPS60254733A (en) Pattern forming method
KR100236078B1 (en) Etching method for semiconductor material

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees