JPH0566936A - Data processor - Google Patents

Data processor

Info

Publication number
JPH0566936A
JPH0566936A JP3254169A JP25416991A JPH0566936A JP H0566936 A JPH0566936 A JP H0566936A JP 3254169 A JP3254169 A JP 3254169A JP 25416991 A JP25416991 A JP 25416991A JP H0566936 A JPH0566936 A JP H0566936A
Authority
JP
Japan
Prior art keywords
program
processing
data
processing program
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3254169A
Other languages
Japanese (ja)
Inventor
Katsuhiko Motoike
克彦 本池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP3254169A priority Critical patent/JPH0566936A/en
Publication of JPH0566936A publication Critical patent/JPH0566936A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)

Abstract

PURPOSE:To correct a processing program with high efficiency by loading only an erroneous part of the processing program. CONSTITUTION:A processing program is loaded from an external storage 13 and stored in a designated memory area of a program RAM 22. Then the processing program is read out for each byte and undergoes the check sum check. If a wrong data is included in the 1-byte data, both row and column addresses of the data are stored in an address register of a CPU 21. Thus a down load program memory area 23-1 is designated and a down load program is started if a wrong data is detected. Then the row and column addresses are read out of the address register of the CPU 21 in a check processing state. Then the corresponding data equivalent to one byte are loaded in the designated area of the RAM 22 from the storage 13, and the processing program is corrected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、磁気ディスク等の外
部記憶装置からロードした処理プログラムにしたがって
データを処理する電子式キャッシュレジスタ等のデータ
処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device such as an electronic cash register for processing data according to a processing program loaded from an external storage device such as a magnetic disk.

【0002】[0002]

【従来の技術】従来、電子式キャッシュレジスタ(EC
R)等のデータ処理装置においては、磁気ディスク装置
から内部メモリであるRAM内に処理プログラム(アプ
リケーションプログラム)をロードしたのち、このRA
M内の処理プログラムにしたがって売上データを処理す
るようにしている。この場合、メモリICはその構造お
よび製造上いわゆるソフトエラーが発生する可能性があ
る。ここで、ソフトエラーとはメモリICのセル破壊か
ら生じるものとは違い、再度正しい処理プログラムをロ
ードすれば正常に動作するものを示す。
2. Description of the Related Art Conventionally, electronic cash registers (EC
In a data processing device such as R), a processing program (application program) is loaded from the magnetic disk device into the RAM, which is an internal memory, and then the RA
The sales data is processed according to the processing program in M. In this case, a so-called soft error may occur in the memory IC due to its structure and manufacturing. Here, the soft error is different from the one caused by the cell destruction of the memory IC, and indicates the one which operates normally when the correct processing program is loaded again.

【0003】[0003]

【発明が解決しようとする課題】しかして、RAM内の
処理プログラムにデータ化けが発生し、RAMから誤り
データを受け取ると、システムが暴走(システムロック
またはシステムダウン)してしまう。この場合、磁気デ
ィスク装置からRAM内に一連の処理プログラムを再度
ロードするようにしているが、膨大な処理プログラムを
ロードすることは時間を要し、その間、ECRにおいて
は売上データを登録処理することができず、プログラム
が修復されるまでの間、顧客を待たすことになる。この
発明の課題は、処理プログラムのうち誤りのある部分だ
けをロードできるようにすることである。
However, if data corruption occurs in the processing program in the RAM and erroneous data is received from the RAM, the system runs out of control (system lock or system down). In this case, a series of processing programs are reloaded from the magnetic disk device into the RAM, but it takes time to load a huge amount of processing programs, and during that time, sales data is registered in the ECR. Can't do that, waiting for customers until the program is fixed. An object of the present invention is to be able to load only an erroneous portion of a processing program.

【0004】[0004]

【課題を解決するための手段】この発明の手段は次の通
りである。外部記憶装置1(図1の機能ブロック図を参
照、以下同じ)は、各種処理プログラムが格納されてい
る磁気ディスク装置等である。内部メモリ2は外部記憶
装置1からロードされた処理プログラムが格納されるプ
ログラムRAM等である。検査手段3は外部記憶装置1
からロードされた内部メモリ2内の処理プログラムを所
定単位毎(例えば1バイト毎)に読み出すと共に、所定
単位分の処理プログラムが適正か否かを検査する。この
場合、チェックサムチェック等によって処理プログラム
の適正を検査する。プログラム修復手段4は検査手段3
によって所定単位分の処理プログラムが適正でないこと
が検出された際に、それに対応する所定単位分の処理プ
ログラムを外部記憶装置1から内部メモリ2へロードし
て当該処理プログラムを修復する。
The means of the present invention are as follows. The external storage device 1 (see the functional block diagram of FIG. 1, the same applies hereinafter) is a magnetic disk device or the like in which various processing programs are stored. The internal memory 2 is a program RAM or the like in which the processing program loaded from the external storage device 1 is stored. The inspection means 3 is the external storage device 1.
The processing program loaded in the internal memory 2 is read for each predetermined unit (for example, for each byte), and it is checked whether the processing program for the predetermined unit is appropriate. In this case, the suitability of the processing program is checked by checksum check or the like. Program restoration means 4 is inspection means 3
When it is detected that the processing program for the predetermined unit is not appropriate, the processing program for the corresponding predetermined unit is loaded from the external storage device 1 to the internal memory 2, and the processing program is restored.

【0005】[0005]

【作用】この発明の手段の作用は次の通りである。い
ま、ECRにおいて例えば一日の営業の終了時(精算
時)に、検査手段3は外部記憶装置1からロードされた
内部メモリ2内の処理プログラムを所定単位毎に読み出
しながらその適正を検査する。ここで、適正でないこと
が検出されると、プログラム修復手段4はそれに対応す
る所定単位分の処理プログラムを外部記憶装置1から内
部メモリ2へロードして当該処理プログラムを修復す
る。したがって、処理プログラムのうち誤りのある部分
だけをロードすることができる。
The operation of the means of the present invention is as follows. Now, in the ECR, for example, at the end of the day's business (at the time of settlement), the inspection means 3 inspects the processing program in the internal memory 2 loaded from the external storage device 1 for every predetermined unit while checking its suitability. Here, when it is detected that the processing program is not appropriate, the program restoration means 4 loads the processing program corresponding to the predetermined unit from the external storage device 1 to the internal memory 2 and restores the processing program. Therefore, only the erroneous part of the processing program can be loaded.

【0006】[0006]

【実施例】以下、図2〜図5を参照して一実施例を説明
する。図2はPOS(ポイントオブセールス)システム
を示したシステム構成図である。このPOSシステムは
マスタECR11に複数台のスレーブECR12を回線
接続して成るもので、マスタECR11は外部記憶装置
13内に格納されているアプリケーションプログラムを
自己の内部メモリにロードすると共に、各スレーブEC
R12に伝達して各スレーブECR12内の内部メモリ
にロードする。これによって同一の処理プログラムがマ
スタECR11の他に各スレーブECR12に設定され
ることになる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment will be described below with reference to FIGS. FIG. 2 is a system configuration diagram showing a POS (Point of Sales) system. In this POS system, a plurality of slave ECRs 12 are connected to a master ECR 11 via a line. The master ECR 11 loads an application program stored in an external storage device 13 into its own internal memory and also connects each slave ECR 12.
It is transmitted to R12 and loaded into the internal memory in each slave ECR12. As a result, the same processing program is set in each slave ECR 12 in addition to the master ECR 11.

【0007】図3は各ECR(マスタECR11の他に
スレーブECR12を含む)の構成を示したブロック図
である。各ECRはCPU21を中核とするもので、C
PU21には内部メモリ(プログラムRAM)22、R
OM23、ゲートアレイ24がそれぞれアドレスバスA
B、データバスDB、コントロールバスCBを介して接
続されていると共に、入力部25、出力部26が接続さ
れている。ここで、CPU21は外部記憶装置13から
転送されて来たアプリケーションプログラムをプログラ
ムRAM22に書き込む。プログラムRAM22には外
部記憶装置13からロードした複数のアプリケーション
プログラムが対応するメモリ領域22−1、22−2、
……22−Nに格納されており、CPU21はプログラ
ムRAM22内から任意のアプリケーションプログラム
を指定してそのプログラムにしたがった処理を実行す
る。
FIG. 3 is a block diagram showing the configuration of each ECR (including the slave ECR 12 in addition to the master ECR 11). Each ECR has the CPU 21 as a core, and C
The PU 21 has an internal memory (program RAM) 22, R
The OM 23 and the gate array 24 are address buses A, respectively.
B, a data bus DB, and a control bus CB are connected, and an input unit 25 and an output unit 26 are also connected. Here, the CPU 21 writes the application program transferred from the external storage device 13 into the program RAM 22. In the program RAM 22, memory areas 22-1, 22-2 corresponding to a plurality of application programs loaded from the external storage device 13,
.. 22-N, the CPU 21 designates an arbitrary application program from the program RAM 22 and executes processing according to the program.

【0008】ROM23はダウンロードプログラム用メ
モリ領域23−1、RAMプログラム(アプリケーショ
ンプログラム)適正判別用メモリ領域23−2、他のプ
ログラムメモリ領域23−3を有している。ここで、プ
ログラムRAM22内のアプリケーションプログラムに
対してチェックサムチェックを行った場合、データ化け
があればチェックサムが合わない為、ダウンロードプロ
グラム用メモリ領域23−1内のダウンロードプログラ
ムを起動して外部記憶装置13から当該プログラムをプ
ログラムRAM22内にロードする。この場合、チェッ
クサムチェックは所定単位毎(本実施例にあっては1バ
イト毎)に行うようにすると共に、ダウンロード時には
データ化けがあり、チェックサムが合わなくなったデー
タを含む1バイト分のプログラムデータのみをロードす
るようにしている。なお、RAMプログラム適正判別用
メモリ領域23−2内にはチェックサムチェックプログ
ラムが格納されている。また、ゲートアレイ24はフリ
ップフロップ等のバッファ群を有し、ゲートアレイ24
には各種の処理プログラム別に所定単位毎のチェックサ
ムがラッチされている。
The ROM 23 has a download program memory area 23-1, a RAM program (application program) appropriateness determination memory area 23-2, and another program memory area 23-3. Here, when the checksum check is performed on the application program in the program RAM 22, if the data is garbled, the checksum does not match. Therefore, the download program in the download program memory area 23-1 is activated and externally stored. The program is loaded from the device 13 into the program RAM 22. In this case, the checksum check is performed for each predetermined unit (in this embodiment, for each byte), and a 1-byte program including data whose checksum does not match due to data corruption during download. Only the data is loaded. A checksum check program is stored in the RAM program appropriateness determination memory area 23-2. The gate array 24 has a buffer group such as a flip-flop, and the gate array 24
A checksum for each predetermined unit is latched for each processing program.

【0009】次に、本実施例の動作を説明する。図4は
固定合計器(図示せず)の精算後に実行されるフローチ
ャートである。先ず、プログラム適正判別用メモリ領域
23−2内のチェックサムチェックプログラムが起動さ
れてプログラムRAM22内に格納されている各種処理
プログラムに対してチェックサムチェックを行う(ステ
ップA1)。
Next, the operation of this embodiment will be described. FIG. 4 is a flowchart executed after settlement of a fixed totalizer (not shown). First, the checksum check program in the program appropriateness determination memory area 23-2 is activated to perform a checksum check on various processing programs stored in the program RAM 22 (step A1).

【0010】ここで、図5はこの種のチェック処理を示
したフローチャートである。先ず、プログラムRAM2
2を構成する先頭のメモリ領域22−1を指定する(ス
テップB1)。次に、指定メモリ領域に対する行アドレ
スおよび列アドレスをクリアする(ステップB2)。次
いで、ゲートアレイ24を初期化する(ステップB
3)。このようなイニシャライズ処理が終ると、プログ
ラムRAM22内の指定メモリ領域22−1を行アドレ
スおよび列アドレスで指定し、1バイトデータを読み出
す(ステップB4)、そして、読み出した1バイト分の
データに基づいてチェックサムチェックを行い(ステッ
プB5)、そのプログラムデータに誤りが無ければ次の
ステップB7に進み、アドレスの更新を行うが、プログ
ラムデータに誤りが有ればステップB6に進み、その行
アドレスおよび列アドレスをCPU21内のアドレスレ
ジスタ(図示せず)に保持させたのち、アドレスの更新
を行う(ステップB7)。そして、ステップB8に進
み、プログラムRAM22の指定メモリ領域内に格納さ
れている処理プログラムの最後までチェックサムチェッ
クを行ったか否かを調べ、チェックサムチェックを最後
まで行っていなければステップB4に戻り、上述の動作
を繰り返す。
FIG. 5 is a flow chart showing this type of check processing. First, program RAM2
The first memory area 22-1 forming 2 is designated (step B1). Next, the row address and the column address for the designated memory area are cleared (step B2). Then, the gate array 24 is initialized (step B).
3). When such initialization processing is completed, the designated memory area 22-1 in the program RAM 22 is designated by a row address and a column address, 1-byte data is read (step B4), and based on the read 1-byte data. Checksum check is performed (step B5), and if the program data has no error, the process proceeds to the next step B7 to update the address. If the program data has an error, the process proceeds to step B6 and the row address and After the column address is held in the address register (not shown) in the CPU 21, the address is updated (step B7). Then, the process proceeds to step B8, and it is checked whether or not the checksum check is performed up to the end of the processing program stored in the designated memory area of the program RAM 22. If the checksum check is not performed up to the end, the process returns to step B4. The above operation is repeated.

【0011】このようにプログラムRAM22内の指定
メモリ領域内に格納されている処理プログラムは1バイ
ト毎に読み出されてチェックサムチェックが行われ、そ
の結果、1バイトデータ内に誤りデータが含まれていれ
ばその1バイトデータの行アドレスおよび列アドレスが
CPU21内のアドレスレジスタ内に記憶保持される。
As described above, the processing program stored in the designated memory area in the program RAM 22 is read out byte by byte and a checksum check is performed. As a result, 1 byte data contains error data. If so, the row address and column address of the 1-byte data are stored and held in the address register in the CPU 21.

【0012】しかして、プログラムRAM22内の1つ
のメモリ領域に対するチェック処理が終ると、図5のス
テップA2に進み、チェックサムチェックの結果、指定
メモリ領域内に格納されている処理プログラムに誤りデ
ータが含まれていたか否かをCPU21内のアドレスレ
ジスタに行アドレスおよび列アドレスが含まれているか
否かに基づいて調べる。ここで、誤りデータが含まれて
いれば、ステップA3に進み、ダウンロードプログラム
用メモリ領域23−1を指定してダウンロードプログラ
ムを起動させる。これによって、上述のチェック処理で
CPU21内のアドレスレジスタ内に保持させておいた
行アドレスおよび列アドレスを読み出し、外部記憶装置
13から該当する1バイト分のデータをプログラムRA
M22内の指定メモリ領域にロードし、プログラムの修
復を行う。このような1バイト毎のプログラム修復処理
は、誤りデータを含む全バイト数分実行し終るまでステ
ップA4からステップA3に戻って繰り返される。
When the check processing for one memory area in the program RAM 22 is completed, the process proceeds to step A2 in FIG. 5, and as a result of the checksum check, error data is found in the processing program stored in the designated memory area. Whether or not the address is included is checked based on whether or not the row address and the column address are included in the address register in the CPU 21. Here, if the error data is included, the process proceeds to step A3, and the download program memory area 23-1 is designated to start the download program. As a result, the row address and column address held in the address register in the CPU 21 in the above-mentioned check processing are read out, and the corresponding 1-byte data is read from the external storage device 13 into the program RA.
The program is restored by loading it in the designated memory area in M22. Such a program restoration process for each byte is repeated by returning from step A4 to step A3 until execution is completed for all bytes including error data.

【0013】このようにしてプログラムRAM22内の
指定メモリ領域に対してプログラムの修復処理が終る
と、ステップA5に進み、プログラムRAM22の指定
メモリ領域が最終メモリ領域か否かを調べ、最終メモリ
領域でなければプログラムRAM22内の次のメモリ領
域を指定する(ステップA6)。そして、ステップA1
に戻り、プログラムRAM22の指定メモリ領域に対し
てチェックサムチェック処理を行い、以下、プログラム
RAM22内の最終メモリ領域が指定されてそれに対す
るチェックサムチェック処理が終るまで上述の動作が繰
り返される。
When the program restoration processing for the designated memory area in the program RAM 22 is completed in this way, the process advances to step A5 to check whether the designated memory area of the program RAM 22 is the final memory area. If not, the next memory area in the program RAM 22 is designated (step A6). And step A1
Returning to step 1, the checksum check processing is performed on the designated memory area of the program RAM 22, and the above operation is repeated until the final memory area in the program RAM 22 is designated and the checksum check processing for it is completed.

【0014】このように本実施例においては、固定合計
器を精算する毎にプログラムRAM22内に格納されて
いる各種の処理プログラムに対してチェックサムチェッ
クを行い、その結果、誤りデータが有れば、1バイト毎
に外部記憶装置13内のプログラムを修復することがで
きる。ここで、マスタECR11が外部記憶装置13内
の処理プログラムをスレーブNo1で示されるスレーブE
CR12へロードし、更に、このスレーブECR12か
ら他のスレーブECR12へロードする際、マスタEC
R11がスレーブNo1で示されるスレーブECR12へ
プログラムデータをロードしている時には、スレーブNo
1で示されるスレーブECR12は他のスレーブECR
12へのロードを禁止するが、マスタECR11が外部
記憶装置13をサーチ中であればその間の空時間を利用
してスレーブNo1で示されるスレーブECR12が他の
スレーブECR12へプログラムデータをロードするよ
うにすれば、プログラムデータの転送を効率良く行うこ
とが可能となる。
As described above, in this embodiment, a checksum check is performed on various processing programs stored in the program RAM 22 every time the fixed totalizer is settled, and as a result, if there is error data, The program in the external storage device 13 can be restored byte by byte. Here, the master ECR 11 executes the processing program in the external storage device 13 as the slave E indicated by slave No1.
When loading to CR12 and then to other slave ECR12 from this slave ECR12, the master EC
When R11 is loading program data into slave ECR12 indicated by slave No1, slave No.
The slave ECR 12 indicated by 1 is another slave ECR.
However, if the master ECR 11 is searching the external storage device 13, the slave ECR 12 indicated by the slave No. 1 loads the program data to another slave ECR 12 if the master ECR 11 is searching the external storage device 13. By doing so, it becomes possible to efficiently transfer the program data.

【0015】なお、上記実施例においては処理プログラ
ムの適正を判別する際、チェックサムチェックを行うよ
うにしたが、チェック方法は任意である。
In the above embodiment, the checksum check is performed when determining the suitability of the processing program, but the checking method is arbitrary.

【0016】[0016]

【発明の効果】この発明によれば、処理プログラムのう
ち誤りのある部分だけをロードすることができるので、
処理プログラムの修復を効率良く行うことが可能とな
る。
According to the present invention, it is possible to load only the erroneous portion of the processing program.
It is possible to efficiently restore the processing program.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の機能ブロック図。FIG. 1 is a functional block diagram of the present invention.

【図2】実施例を示したPOSシステムの概略構成図。FIG. 2 is a schematic configuration diagram of a POS system showing an embodiment.

【図3】図2のPOSシステムを構成する各ECRの要
部を示したブロック図。
3 is a block diagram showing the main part of each ECR that constitutes the POS system of FIG.

【図4】固定合計器の精算後に実行されるフローチャー
ト。
FIG. 4 is a flowchart executed after settlement of a fixed totalizer.

【図5】図4で示したチェック処理を詳述したフローチ
ャート。
5 is a flowchart detailing the check process shown in FIG.

【符号の説明】[Explanation of symbols]

13 外部記憶装置 21 CPU 22 プログラムRAM 22−1、22−N メモリ領域 23 ROM 13 External Storage Device 21 CPU 22 Program RAM 22-1, 22-N Memory Area 23 ROM

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】外部記憶装置からロードされた内部メモリ
内の処理プログラムにしたがってデータを処理するデー
タ処理装置において、 前記外部記憶装置からロードされた内部メモリ内の処理
プログラムを所定単位毎に読み出すと共に、所定単位分
の処理プログラムが適正か否かを検査する検査手段と、 この検査手段によって所定単位分の処理プログラムが適
正でないことが検出された際に、それに対応する所定単
位分の処理プログラムを前記外部記憶装置から内部メモ
リへロードして当該処理プログラムを修復するプログラ
ム修復手段と、 を具備したことを特徴とするデータ処理装置。
1. A data processing device for processing data in accordance with a processing program in an internal memory loaded from an external storage device, wherein the processing program in the internal memory loaded from the external storage device is read for each predetermined unit. Inspecting means for inspecting whether the processing program for a predetermined unit is proper, and when the inspection program detects that the processing program for the predetermined unit is not proper, A data processing device comprising: a program restoration unit that restores the processing program by loading the external storage device to an internal memory.
JP3254169A 1991-09-06 1991-09-06 Data processor Pending JPH0566936A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3254169A JPH0566936A (en) 1991-09-06 1991-09-06 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3254169A JPH0566936A (en) 1991-09-06 1991-09-06 Data processor

Publications (1)

Publication Number Publication Date
JPH0566936A true JPH0566936A (en) 1993-03-19

Family

ID=17261196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3254169A Pending JPH0566936A (en) 1991-09-06 1991-09-06 Data processor

Country Status (1)

Country Link
JP (1) JPH0566936A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110877A (en) * 1994-10-12 1996-04-30 Nec Shizuoka Ltd Rom contents copy system
JPH09204205A (en) * 1996-01-26 1997-08-05 Toshiba Corp Program control system
US7243260B2 (en) 2002-12-27 2007-07-10 Omron Corporation Programmable controller unit and method of automatically restoring memory
JP2009522664A (en) * 2006-01-03 2009-06-11 エヌイーシー ラボラトリーズ アメリカ インク Method and system usable in sensor networks to handle memory failures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110877A (en) * 1994-10-12 1996-04-30 Nec Shizuoka Ltd Rom contents copy system
JPH09204205A (en) * 1996-01-26 1997-08-05 Toshiba Corp Program control system
US7243260B2 (en) 2002-12-27 2007-07-10 Omron Corporation Programmable controller unit and method of automatically restoring memory
DE10360957B4 (en) * 2002-12-27 2007-10-11 Omron Corp. Programmable control unit and method for automatic memory recovery
JP2009522664A (en) * 2006-01-03 2009-06-11 エヌイーシー ラボラトリーズ アメリカ インク Method and system usable in sensor networks to handle memory failures

Similar Documents

Publication Publication Date Title
EP0440312B1 (en) Fault tolerant data processing system
US5511164A (en) Method and apparatus for determining the source and nature of an error within a computer system
US8127205B2 (en) Error correction code generation method and memory control device
JPH07271403A (en) Inactive system memory updating system
JPH02135536A (en) Check point retrial mechanism
US6895527B1 (en) Error recovery for speculative memory accesses
JPS59231652A (en) Detection system for memory access overlap
JPH0566936A (en) Data processor
US7779236B1 (en) Symbolic store-load bypass
US10467098B2 (en) Method for supervising and initializing ports
JP3211423B2 (en) Branch instruction execution method and branch instruction execution device
JP2001256044A (en) Data processor
JP2824484B2 (en) Pipeline processing computer
JP3186449B2 (en) Interrupt source register circuit
JP2751822B2 (en) Memory control method for FIFO memory device
CN115048317B (en) Test method, test system, and computer-readable storage medium
JPH0147818B2 (en)
JPH0317760A (en) Data write confirming system
GB2218832A (en) Instruction chaining and data hazard resolution system
JP2734510B2 (en) Online terminal device program failure repair method
JPS60214043A (en) Pipeline control circuit
JP3616588B2 (en) Micro program check system
JPH0540629A (en) Information processor
JPH01171033A (en) Arithmetic unit
JPH01147755A (en) Memory access control device