【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、並列ＭＳＫ変調シス
テムに関し、特に専用の治具や測定器を使用せずに、基
準正弦波及び搬送波の直交度やベースバンド乗算回路の
調整を可能にした並列ＭＳＫ変調システムに関する。
【０００２】
【従来の技術】従来の一般的な並列ＭＳＫ変調システム
の構成例が図８に示されている。入力データは、直並列
変換器１０１により、Ｉ信号とＱ信号に分けられ、それ
ぞれ、乗算器１２１と１２２に供給される。乗算器１２
１は、基準正弦波信号COS(ωbｔ)とＩ信号とを乗算し、
乗算器１２２は、Ｑ信号と、−π／２移相器１２３で基
準正弦波信号を−π／２移相した信号とを乗算する。乗
算器１２１と１２２及び−π／２移相器１２３は、ベー
スバンド乗算回路１０２を構成している。また、乗算器
１３１，１３２，−π／２移相器１３３及び加算器１３
４は直交変調回路１０３を構成する。乗算器１３１は、
乗算器１２１の出力と搬送波信号COS(ωaｔ)とを乗算
し、乗算器１３２は、乗算器１２２の出力信号と、搬送
波信号を−π／２移相器１３３で−π／２移相した信号
とを乗算する。乗算器１３１と１３２で得られた乗算信
号は、加算器１３４で加算されてＭＳＫ出力が得られ
る。
【０００３】
【発明が解決しようとする課題】上述のように、従来の
並列ＭＳＫ変調システムでは、ベースバンド乗算回路の
基準正弦波と直交変調回路の搬送波は、それぞれ０(ra
d)及び−π／２(rad)の二位相が必要である。そのた
め、それを得るために位相シフト回路が用いられてい
る。この部分の調整は、例えば、ＭＳＫ変調回路を構成
する前に単体で行う方法があるが、一般に機構的に調整
する部品が使用されているため、構成する際に起こり得
る振動のために調整箇所がずれる恐れや接続する回路の
インピーダンスのばらつきによってシフト量がずれ、調
整が無意味になる恐れがあった。また、構成した後で調
整する方法においても専用の治具を製作したり測定器を
用意しなければならない問題があった。
【０００４】そこで、この発明の目的は、簡単に基準正
弦波及び搬送波の直交度やベースバンド乗算回路の調整
を可能にする並列ＭＳＫ変調システムを提供することに
ある。
【０００５】
【課題を解決するための手段】前述の課題を解決するた
め、この発明による並列ＭＳＫ変調システムは、入力デ
ータを直並列変換器によりＩ成分信号とＱ成分信号に分
け、各成分と基準正弦波発生回路からの基準正弦波信号
とをベースバンド乗算回路により乗算して所定の直交変
調処理を施してＭＳＫ信号を出力する並列ＭＳＫ変調シ
ステムにおいて、前記直並列変換器の出力に対して通常
データもしくは固定パターンを選択し、また前記基準正
弦波発生回路の出力に対して位相を選択および調整し、
選択された前記出力信号を前記ベースバンド乗算回路に
入力するように構成されている。
【０００６】
【作用】この発明では、直並列変換器により分離された
Ｉ信号とＱ信号の各成分に対して位相関係及び乗算動作
の最適点を調整し、調整された前記出力信号をベースバ
ンド乗算回路に送出し、基準正弦波発生回路からの基準
正弦波信号と乗算して所定の直交変調処理を施してＭＳ
Ｋ信号を出力することにより、簡単に基準正弦波及び搬
送波の直交度やベースバンド乗算回路の調整を可能にし
ている。
【０００７】
【実施例】次に、この発明について図面を参照しながら
説明する。図１は、この発明による並列ＭＳＫ変調シス
テムの一実施例の構成ブロック図である。入力データ
は、直並列変換回路１においてＩ信号とＱ信号に変換さ
れ、データ調整回路２を経て、ベースバンド乗算回路３
に入力される。ベースバンド乗算回路３の乗算器３１及
び３２は、それぞれ基準正弦波発生回路４からのCOS(ω
bｔ)及びSIN(ωbｔ)を入力信号と乗算する。直交変調回
路５の乗算器５１は、乗算回路３１の出力と搬送波信号
COS(ωaｔ)とを乗算する。また、乗算器５２は、搬送波
信号を−π／２移相器５３で−π／２移相して得られた
信号と、乗算器３２の出力信号とを乗算する。加算器５
４は、乗算器５１と５２の出力信号を加算してＭＳＫ出
力を得る。以上のように、直並列変換回路１の出力は、
データ調整回路２に入力される。このデータ調整回路２
は、パターン選択制御信号によって、通常データもしく
は他の固定パターン信号を選択し、ベースバンド乗算回
路３に入力させる。一方、ベースバンド乗算回路３に
は、基準正弦波発生回路４からパターン選択制御信号に
より選択された基準正弦波が入力されており、両信号に
よって乗算された出力が直交変調回路５に入力され、Ｍ
ＳＫ信号を生成している。
【０００８】データ調整回路２による固定パターン生成
は、例えば図２に示すような構成で行える。また、図３
にはその出力が示されている。尚、実際には、２回路
（Ｉ，Ｑチャンネル部）で構成されている。セレクタ２
１には、通常データと繰り返しデータとが入力され、セ
レクト信号によって選択出力される。ここで、繰り返し
データとは、前処理タイミング回路で発生するクロック
であり、ＩまたはＱのデータ周期Ｔb の倍の周期２Ｔb
をもつものである。また、アナログディレイ２２は、デ
ータと基準正弦波の位相を合わせるためのものである。
セレクタ２１から出力されるデータの選択は、セレクト
信号によって行われ、例えば、Ｌで通常データ（選択モ
ードＡ）、Ｈで繰り返しデータ（選択モードＢ）を選択
するように設定し、次にデータ固定信号によってＨであ
れば上記の選択されたデータ、Ｌであれば強制的にLow
を出力させるようにすれば（選択モードＣ）、計３パタ
ーンを選択することができる。
【０００９】図４には、図１における基準正弦波発生回
路４の構成例が、図５には、その出力が示されている。
この回路も実際には２回路（Ｉ，Ｑチャンネル部）で構
成されている。サンプリングデータ格納部４１には、図
６に示すような基準正弦波のサンプリング点のデータが
格納されている。Ｉチャンネルの乗算回路へ送られる基
準正弦波を読み出し制御信号によって、＃１，＃２，＃
３…＃８の順にサンプリングデータをセレクタ４２を介
してＩチャンネル側のＤ／Ａコンバータ４３に送るとす
ると、Ｑチャンネル側へは、＃７，＃８，＃１…＃６の
順にサンプリングデータをＱチャンネル側のＤ／Ａコン
バータ４３に送る（選択モードＤ）。セレクタ４２は、
読み出し制御信号（ＨまたはＬ）に応答する読み出し回
路４５によってセレクト制御される。こうすることによ
って、これら２信号の相対位相差は、直交関係を保てる
ことになる。また、Ｑチャンネル側のサンプリングデー
タの順を＃３，＃４，＃５…＃２にすれば、位相を反転
した信号を作ることができる（選択モードＥ）。その関
係図が図７に示されている。またアナログディレイ４６
は、基準正弦波どうしの直交度を調整するためのもの
で、遅延されたクロックがＤ／Ａコンバータ４３にクロ
ックとして供給される。
【００１０】三角関数の加法定理より
COS A・COS B＋SIN A・SIN B ＝ COS(A−B) (1)
COS A・COS B−SIN A・SIN B ＝ COS(A＋B) (2)
ここで、Ａを搬送波ωａ，Ｂを基準正弦波ωｂとすれ
ば、乗算した結果は（ωａ＋ωｂ）もしくは（ωａ−ω
ｂ）のみが存在することを意味している。つまり、スペ
クトラムアナライザによってその周波数を観測し上記の
条件を満足するように位相シフト回路を調整すれば、結
果的に搬送波、基準正弦波それぞれの直交度がとれてい
ることになる。
【００１１】したがって、基準正弦波発生回路４を選択
モードＤ、データ調整回路２を選択モードＣにすれば式
（１）の条件を、また、基準正弦波発生回路４を選択モ
ードＥにすれば、式（２）の条件を満たすように位相シ
フト回路を調整することができる。さらに、基準正弦波
発生回路４の出力を止めた状態で、データ調整回路２を
選択モードＢにすれば、ベースバンド乗算回路３のバイ
アス回路を調整することにより、データによるスイッチ
ングの動作点をデューティ５０％にすることが可能であ
りスペクトラムアナライザで観測しながら行うことがで
きる。つまり、スイッチング動作点を上記の点にするこ
とは、乗算出力に基本波に対して奇数次の高調波しか存
在しないことを意味している。従って、偶数次高調波を
最も抑圧するように調整することによって、理想的な乗
算器の動作に近づけられ、不要なスプリアスを抑圧する
ことができる。
【００１２】また、データ調整回路２を選択モードＢ、
基準正弦波回路４を選択モードＤもしくはＥにすれば、
ベースバンド乗算出力に残留している基準正弦波や、直
交変調出力に残留している搬送波を抑圧するように調整
することが可能であり、スペクトラムアナライザで観測
しながら行うことができる。
【００１３】
【発明の効果】以上説明したように、この発明による並
列ＭＳＫ変調システムによれば、スペクトラムアナライ
ザのみを使用するだけで基準正弦波及び搬送波の直交度
やベースバンド乗算回路の調整を専用の治具や測定器を
使用せずに調整することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a parallel MSK modulation system, and more particularly to the orthogonality of a reference sine wave and a carrier wave without using a dedicated jig or measuring instrument. The present invention relates to a parallel MSK modulation system that enables adjustment of a baseband multiplication circuit. A configuration example of a conventional general parallel MSK modulation system is shown in FIG. The input data is divided into an I signal and a Q signal by the serial-parallel converter 101 and supplied to the multipliers 121 and 122, respectively. Multiplier 12
1 multiplies the reference sine wave signal COS (ωbt) by the I signal,
The multiplier 122 multiplies the Q signal by the signal obtained by phase shifting the reference sine wave signal by -π / 2 by the -π / 2 phase shifter 123. The multipliers 121 and 122 and the −π / 2 phase shifter 123 configure the baseband multiplication circuit 102. Further, the multipliers 131 and 132, the −π / 2 phase shifter 133, and the adder 13
Reference numeral 4 constitutes the quadrature modulation circuit 103. The multiplier 131 is
The output of the multiplier 121 is multiplied by the carrier signal COS (ωat), and the multiplier 132 is a signal obtained by phase-shifting the carrier signal with the output signal of the multiplier 122 by −π / 2 phase shifter 133. And multiply. The multiplication signals obtained by the multipliers 131 and 132 are added by the adder 134 to obtain the MSK output. As described above, in the conventional parallel MSK modulation system, the reference sine wave of the baseband multiplication circuit and the carrier wave of the quadrature modulation circuit are both 0 (ra).
Two phases, d) and -π / 2 (rad), are required. Therefore, a phase shift circuit is used to obtain it. There is a method of adjusting this part by itself, for example, before constructing the MSK modulation circuit. However, since mechanically adjusting parts are generally used, there are vibrations that may occur when constructing the MSK modulating circuit. There is a risk that the shift amount may shift due to the deviation of the shift and the variation of the impedance of the connected circuit, and the adjustment may be meaningless. Further, even in the method of adjusting after the construction, there is a problem that a dedicated jig has to be manufactured and a measuring instrument must be prepared. SUMMARY OF THE INVENTION It is an object of the present invention to provide a parallel MSK modulation system which enables simple adjustment of the orthogonality of the reference sine wave and the carrier and the baseband multiplication circuit. In order to solve the above-mentioned problems, a parallel MSK modulation system according to the present invention divides input data into an I component signal and a Q component signal by a serial-parallel converter, and In a parallel MSK modulation system for multiplying a reference sine wave signal from a reference sine wave generation circuit by a baseband multiplication circuit and performing a predetermined quadrature modulation process to output an MSK signal, with respect to the output of the serial-parallel converter Normal data or fixed pattern is selected, and the phase is selected and adjusted with respect to the output of the reference sine wave generation circuit,
It is configured to input the selected output signal to the baseband multiplication circuit. According to the present invention, the phase relationship and the optimum point of the multiplication operation are adjusted for each component of the I signal and the Q signal separated by the serial-parallel converter, and the adjusted output signal is adjusted to the baseband. The signal is sent to the multiplication circuit, multiplied by the reference sine wave signal from the reference sine wave generation circuit, subjected to predetermined quadrature modulation processing, and then the MS
By outputting the K signal, it is possible to easily adjust the orthogonality of the reference sine wave and the carrier wave and the baseband multiplication circuit. The present invention will now be described with reference to the drawings. FIG. 1 is a configuration block diagram of an embodiment of a parallel MSK modulation system according to the present invention. The input data is converted into an I signal and a Q signal in the serial-parallel conversion circuit 1, passes through the data adjustment circuit 2, and then the baseband multiplication circuit 3
Entered in. The multipliers 31 and 32 of the baseband multiplying circuit 3 respectively receive the COS (ω
bt) and SIN (ω bt) are multiplied with the input signal. The multiplier 51 of the quadrature modulation circuit 5 outputs the output of the multiplication circuit 31 and the carrier signal.
Multiply with COS (ωat). In addition, the multiplier 52 multiplies the output signal of the multiplier 32 by the signal obtained by shifting the carrier signal by -π / 2 in the -π / 2 phase shifter 53. Adder 5
4 adds the output signals of the multipliers 51 and 52 to obtain the MSK output. As described above, the output of the serial-parallel conversion circuit 1 is
It is input to the data adjustment circuit 2. This data adjustment circuit 2
Selects the normal data or another fixed pattern signal according to the pattern selection control signal and inputs it to the baseband multiplication circuit 3. On the other hand, the baseband multiplication circuit 3 receives the reference sine wave selected by the pattern selection control signal from the reference sine wave generation circuit 4, and the output multiplied by both signals is input to the quadrature modulation circuit 5. M
It is generating the SK signal. The fixed pattern generation by the data adjustment circuit 2 can be performed by the structure shown in FIG. 2, for example. Also, FIG.
Shows the output. Actually, it is configured by two circuits (I, Q channel section). Selector 2
Normal data and repetitive data are input to 1 and are selectively output by a select signal. Here, the repetitive data is a clock generated in the preprocessing timing circuit, and has a period 2Tb which is twice the I or Q data period Tb.
With. The analog delay 22 is for matching the phases of the data and the reference sine wave.
The data output from the selector 21 is selected by a select signal. For example, L is set to select normal data (selection mode A) and H is set to repeat data (selection mode B). If the signal is H, the above selected data, if L, it is forced to be Low
Is output (selection mode C), a total of 3 patterns can be selected. FIG. 4 shows a configuration example of the reference sine wave generating circuit 4 in FIG. 1, and FIG. 5 shows its output.
This circuit is also actually composed of two circuits (I and Q channel sections). The sampling data storage unit 41 stores data of sampling points of the reference sine wave as shown in FIG. The reference sine wave sent to the I-channel multiplication circuit is read out by the control signals # 1, # 2, #
If sampling data is sent to the D / A converter 43 on the I channel side through the selector 42 in the order of 3 ... # 8, the sampling data is sent to the Q channel side in the order of # 7, # 8, # 1 ... # 6. It is sent to the D / A converter 43 on the Q channel side (selection mode D). The selector 42 is
Select control is performed by the read circuit 45 responding to the read control signal (H or L). By doing so, the relative phase difference between these two signals can maintain an orthogonal relationship. If the order of sampling data on the Q channel side is set to # 3, # 4, # 5 ... # 2, a signal with inverted phase can be created (selection mode E). The relationship diagram is shown in FIG. Also analog delay 46
Is for adjusting the orthogonality of the reference sine waves, and the delayed clock is supplied to the D / A converter 43 as a clock. From the addition theorem of trigonometric functions, COS A · COS B ＋ SIN A ・ SIN B ＝ COS (A−B) (1) COS A ・ COS B−SIN A ・ SIN B ＝ COS (A + B) (2) where If A is the carrier wave ωa and B is the reference sine wave ωb, the result of multiplication is (ωa + ωb) or (ωa-ω
Only b) is meant to be present. That is, if the frequency is observed by the spectrum analyzer and the phase shift circuit is adjusted so as to satisfy the above condition, the orthogonality of the carrier wave and the reference sine wave can be obtained as a result. Therefore, if the reference sine wave generation circuit 4 is set to the selection mode D and the data adjustment circuit 2 is set to the selection mode C, the condition of the expression (1) is set, and if the reference sine wave generation circuit 4 is set to the selection mode E. , The phase shift circuit can be adjusted to satisfy the condition of Expression (2). Furthermore, when the data adjustment circuit 2 is set to the selection mode B with the output of the reference sine wave generation circuit 4 stopped, the bias circuit of the baseband multiplication circuit 3 is adjusted to change the operating point of the switching by the data to the duty cycle. It can be 50% and can be performed while observing with a spectrum analyzer. In other words, setting the switching operation point to the above point means that there are only odd harmonics with respect to the fundamental wave in the multiplication output. Therefore, by adjusting so as to suppress even-order harmonics most, it is possible to approximate the operation of the ideal multiplier and suppress unnecessary spurious. Further, the data adjusting circuit 2 is set to the selection mode B,
If the reference sine wave circuit 4 is set to the selection mode D or E,
The reference sine wave remaining in the baseband multiplication output and the carrier wave remaining in the quadrature modulation output can be adjusted so as to be suppressed, and this can be performed while observing with a spectrum analyzer. As described above, according to the parallel MSK modulation system of the present invention, the adjustment of the orthogonality of the reference sine wave and the carrier wave and the adjustment of the baseband multiplication circuit are dedicated by using only the spectrum analyzer. It can be adjusted without using jigs or measuring instruments.
【図面の簡単な説明】
【図１】この発明による並列ＭＳＫ変調システムの一実
施例を示す構成ブロック図である。
【図２】図１の実施例におけるデータ調整回路の構成例
を示すブロック図である。
【図３】図１の実施例におけるデータ調整回路の出力例
を示す図である。
【図４】図１の実施例における基準正弦波発生回路の構
成例を示すブロック図である。
【図５】図１の実施例における基準正弦波発生回路の出
力例を示す図である。
【図６】この発明の実施例における基準正弦波のサンプ
リング点を示す図である。
【図７】この発明の実施例におけるＩとＱの基準正弦波
位相関係を示す図である。
【図８】従来の並列ＭＳＫ変調システムの構成ブロック
図である。
【符号の説明】
１，１０１ 直並列変換回路 ２ デー
タ調整回路
３，１０２ ベースバンド乗算回路
４ 基準正弦波発生回路 ５，１０３
直交変調回路
３１，３２，５１，５２，１２１，１２２，１３１，１
３２ 乗算器
５３，１２３，１３３ −π／２移相器
５４，１３４ 加算器BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration block diagram showing an embodiment of a parallel MSK modulation system according to the present invention. FIG. 2 is a block diagram showing a configuration example of a data adjustment circuit in the embodiment of FIG. FIG. 3 is a diagram showing an output example of a data adjustment circuit in the embodiment of FIG. FIG. 4 is a block diagram showing a configuration example of a reference sine wave generation circuit in the embodiment of FIG. 5 is a diagram showing an output example of a reference sine wave generation circuit in the embodiment of FIG. FIG. 6 is a diagram showing sampling points of a reference sine wave according to the embodiment of the present invention. FIG. 7 is a diagram showing a reference sinusoidal phase relationship between I and Q in the embodiment of the present invention. FIG. 8 is a configuration block diagram of a conventional parallel MSK modulation system. [Description of Reference Signs] 1,101 serial-parallel conversion circuit 2 data adjustment circuit 3,102 baseband multiplication circuit 4 reference sine wave generation circuit 5,103
Quadrature modulation circuit 31, 32, 51, 52, 121, 122, 131, 1
32 multipliers 53, 123, 133 −π / 2 phase shifters 54, 134 adders