JPH0563250A - Manufacture of thin film element - Google Patents

Manufacture of thin film element

Info

Publication number
JPH0563250A
JPH0563250A JP3281835A JP28183591A JPH0563250A JP H0563250 A JPH0563250 A JP H0563250A JP 3281835 A JP3281835 A JP 3281835A JP 28183591 A JP28183591 A JP 28183591A JP H0563250 A JPH0563250 A JP H0563250A
Authority
JP
Japan
Prior art keywords
thin film
film
patterned
resist pattern
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3281835A
Other languages
Japanese (ja)
Inventor
Teruo Kido
照雄 木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP3281835A priority Critical patent/JPH0563250A/en
Publication of JPH0563250A publication Critical patent/JPH0563250A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain good flatness when a thin film pattern is formed. CONSTITUTION:Etching is performed based upon a regist pattern 4 while an insulating film 3 is formed on a thin film 2 which is the target to be patterned. Then the insulating film 3 is formed again in order to fill the spaces between the patterned thin films 2, and after that, an etching stopper film 5 is formed. After the resist pattern 4 is removed by a lift-off method, the insulating film 3 corresponding to the patterned thin film 2 is removed by etching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【従来の技術】この発明は薄膜素子製造方法に関し、さ
らに詳細にいえば、薄膜素子を構成する薄膜パターンを
平坦化するための方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film element, and more particularly to a method for flattening a thin film pattern forming a thin film element.

【0002】[0002]

【従来の技術】従来からSQUID(Superconducting
Quantum Interference Device 、超伝導量子干渉素子)
のように基板上に薄膜パターンを積層することにより作
製される薄膜素子の作製に当っては、薄膜パターンの段
差での断線等を防止するために可能な限り段差のない平
坦な状態で薄膜パターンを作製し、このような平坦化さ
れた薄膜パターンを積層するのが好ましいことが知られ
ている。
2. Description of the Related Art Conventionally, SQUID (Superconducting)
Quantum Interference Device)
When manufacturing a thin film element that is manufactured by stacking thin film patterns on a substrate like the above, in order to prevent disconnection etc. at the step of the thin film pattern, the thin film pattern should be as flat as possible without steps. It is known that it is preferable to fabricate and to laminate such a flattened thin film pattern.

【0003】そして、このような要求を満足させるため
の薄膜パターン作製方法として自己整合法を用いた薄膜
パターン製造方法が知られている。図3は自己整合法を
用いた薄膜パターン製造方法を説明する縦断面図であ
り、パターンニング対象となる薄膜21上にレジストパ
ターン22を形成し(図3(A)参照)、リアクティブ
イオンエッチング法により薄膜21の不要部分を除去す
るとともに、酸素プラズマ雰囲気中においてレジストパ
ターン22をやせさせ(図3(B)参照)、次いで、パ
ターンニングされた薄膜21同士の間を充填すべく絶縁
膜23を形成し(図3(C)参照)、最後にリフトオフ
法によりレジストパターン22およびレジストパターン
22の上に位置する絶縁膜23を除去する(図3(D)
参照)。
A thin film pattern manufacturing method using a self-alignment method is known as a thin film pattern manufacturing method for satisfying such requirements. FIG. 3 is a vertical cross-sectional view for explaining a thin film pattern manufacturing method using the self-alignment method. A resist pattern 22 is formed on a thin film 21 to be patterned (see FIG. 3A), and reactive ion etching is performed. The unnecessary portion of the thin film 21 is removed by the method, the resist pattern 22 is made thin in the oxygen plasma atmosphere (see FIG. 3B), and then the insulating film 23 is filled to fill the space between the patterned thin films 21. Is formed (see FIG. 3C), and finally the resist pattern 22 and the insulating film 23 located on the resist pattern 22 are removed by a lift-off method (FIG. 3D).
reference).

【0004】この自己整合法を採用すれば、パターンニ
ングされた薄膜21と絶縁膜23との境界部に空間が生
じることを防止でき、薄膜を積層形成する場合に空間に
起因する段差の発生を防止できる。
If this self-alignment method is adopted, it is possible to prevent a space from being formed at the boundary between the patterned thin film 21 and the insulating film 23, and when a thin film is stacked, a step due to the space is generated. It can be prevented.

【0005】[0005]

【課題を解決するための手段】しかし、自己整合法を採
用した場合には、レジストパターンをリフトオフ法によ
り除去した場合に、パターンニングされた薄膜21の周
縁部にバリ22aが残留することになり、このままで薄
膜パターンを積層するとバリ22aに起因して層間の絶
縁不良等が発生し、薄膜素子の歩留りが悪くなるという
不都合がある。
However, in the case where the self-alignment method is adopted, when the resist pattern is removed by the lift-off method, the burr 22a remains on the peripheral portion of the patterned thin film 21. However, if the thin film patterns are stacked as they are, there is a problem that the burrs 22a cause insulation failure between layers and the yield of the thin film elements deteriorates.

【0006】また、基板を掘り下げ、薄膜の積層構造を
有するdc−SQUID磁力計の製造方法における平坦
化を達成することが提案されているが(特開昭63−1
57081号公報参照)、薄膜パターンをリフトオフ法
により形成しているのであるから、掘り下げに起因する
平坦化は達成できるものの、リフトオフ法に基づく薄膜
パターンの作製時にバリ等が残留して層間の絶縁不良等
が発生するという不都合は解消できない。
Further, it has been proposed to dig down the substrate to achieve flatness in a method of manufacturing a dc-SQUID magnetometer having a thin film laminated structure (Japanese Patent Laid-Open No. 63-1).
No. 57081), the thin film pattern is formed by the lift-off method. Therefore, although flattening due to the digging can be achieved, burrs and the like remain during the production of the thin film pattern based on the lift-off method, resulting in poor insulation between layers. However, the inconvenience that such problems occur cannot be solved.

【0007】[0007]

【発明の目的】この発明は上記の問題点に鑑みてなされ
たものであり、不要な空間、バリの発生を防止して良好
な平坦化を達成できる新規な薄膜素子製造方法を提供す
ることを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a novel thin film element manufacturing method capable of preventing generation of unnecessary spaces and burrs and achieving good planarization. Has a purpose.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めの、請求項1の薄膜素子製造方法は、パターンニング
対象の薄膜上に絶縁膜を形成した後、レジストパターン
を用いて薄膜および絶縁膜をパターンニングし、レジス
トパターンをパターンニングされた薄膜よりもやや小さ
くしてから絶縁膜を形成し、この絶縁膜上にエッチング
ストッパ薄膜を形成してからリフトオフ法によりレジス
トパターンを除去し、さらにエッチングによりパターン
ニングされた薄膜に対応する絶縁膜を除去する方法であ
る。
In order to achieve the above object, a method of manufacturing a thin film element according to claim 1 is such that after forming an insulating film on a thin film to be patterned, a thin film and an insulating film are formed by using a resist pattern. The film is patterned, the resist pattern is made slightly smaller than the patterned thin film, then the insulating film is formed, the etching stopper thin film is formed on this insulating film, and then the resist pattern is removed by the lift-off method. This is a method of removing an insulating film corresponding to a thin film patterned by etching.

【0009】請求項2の薄膜素子製造方法は、パターン
ニング対象の薄膜上に異なるパターンニング対象の薄膜
を形成した後、第1のレジストパターンを用いて薄膜を
パターンニングし、第1のレジストパターンをパターン
ニングされた薄膜よりもやや小さくしてから絶縁膜を形
成し、この絶縁膜上にエッチングストッパ薄膜を形成し
てからリフトオフ法により第1のレジストパターンを除
去し、さらに第2のレジストパターンを用いて薄膜のパ
ターンニングを行なうと同時に第1のレジストパターン
に基づいてパターンニングされた薄膜に対応する絶縁膜
を除去する方法である。
According to a second aspect of the present invention, there is provided a method of manufacturing a thin film element, wherein after forming a different patterning target thin film on a patterning target thin film, the first resist pattern is used to pattern the thin film to form a first resist pattern. Is formed to be slightly smaller than the patterned thin film, an insulating film is formed, an etching stopper thin film is formed on the insulating film, and then the first resist pattern is removed by a lift-off method. Is used to pattern a thin film and simultaneously remove the insulating film corresponding to the thin film patterned based on the first resist pattern.

【0010】[0010]

【作用】請求項1の薄膜素子製造方法であれば、パター
ンニング対象の薄膜上に予め絶縁層を形成しておいてか
らレジストパターンを用いて薄膜と絶縁層とを同時にパ
ターンニングする。その後、パターンニングされた薄膜
同士の間を充填すべく絶縁層を形成し、エッチングスト
ッパ薄膜を形成してからリフトオフ法によりレジストパ
ターンを除去し、さらにエッチングを行なってパターン
ニングされた薄膜に対応する絶縁膜を除去するので、パ
ターンニングされた薄膜と絶縁層との境界部に空間が生
じることを防止できるとともにパターンニングされた薄
膜の周縁部にバリが残留することを防止でき、良好な平
坦化を達成できる。この結果、薄膜素子の歩留りおよび
信頼性を著しく高めることができる。
According to the thin film element manufacturing method of the first aspect, the insulating layer is formed in advance on the thin film to be patterned, and then the thin film and the insulating layer are simultaneously patterned using the resist pattern. After that, an insulating layer is formed to fill the space between the patterned thin films, an etching stopper thin film is formed, the resist pattern is removed by a lift-off method, and etching is performed to correspond to the patterned thin film. Since the insulating film is removed, it is possible to prevent the formation of a space at the boundary between the patterned thin film and the insulating layer, and to prevent burrs from remaining on the peripheral edge of the patterned thin film, thus achieving good planarization. Can be achieved. As a result, the yield and reliability of the thin film element can be significantly improved.

【0011】請求項2の薄膜素子製造方法であれば、パ
ターンニング対象の薄膜上に異なるパターンニング対象
の薄膜を形成した後、第1のレジストパターンを用いて
これら複数層に積層された薄膜を同時にパターンニング
する。次いで、パターンニングされた薄膜同士の間を充
填すべく絶縁層を形成し、エッチングストッパ薄膜を形
成してからリフトオフ法によりレジストパターンを除去
する。その後、第2のレジストパターンを用いて最上位
の薄膜のみをパターンニングすると同時に他の薄膜に対
応する絶縁膜を除去するので、複数層構造の薄膜素子を
製造した後に何ら区別の処理を行なうことなく、パター
ンニングされた薄膜と絶縁層との境界部に空間が生じる
ことを防止できるとともにパターンニングされた薄膜の
周縁部にバリが残留することを防止でき、良好な平坦化
を達成できる。この結果、薄膜素子の歩留りおよび信頼
性を著しく高めることができるとともに、薄膜素子製造
工程数の増加を防止できる。
According to the thin film element manufacturing method of claim 2, after forming different thin films to be patterned on the thin films to be patterned, the thin films laminated in a plurality of layers using the first resist pattern are formed. Pattern at the same time. Next, an insulating layer is formed so as to fill the space between the patterned thin films, an etching stopper thin film is formed, and then the resist pattern is removed by a lift-off method. After that, since only the uppermost thin film is patterned using the second resist pattern, and at the same time, the insulating film corresponding to the other thin films is removed, so that no distinction processing is performed after manufacturing the thin film element having the multi-layer structure. In addition, it is possible to prevent a space from being generated at the boundary between the patterned thin film and the insulating layer, and to prevent burrs from remaining at the peripheral edge of the patterned thin film, thereby achieving good planarization. As a result, the yield and reliability of the thin film element can be significantly improved, and the number of thin film element manufacturing steps can be prevented from increasing.

【0012】[0012]

【実施例】以下、実施例を示す添付図面によって詳細に
説明する。図1はこの発明の薄膜素子製造方法の一実施
例を説明する縦断面図であり、シリコンウェハーからな
る基板1上にエッチングストッパ膜としてのMgO膜1
a、パターンニング対象となるNb薄膜2および絶縁層
としてのSiO膜3をこの順に蒸着等により形成した
後、レジストパターン4を形成する(図1(A)参
照)。具体的には、電子ビーム蒸着により膜厚20nmの
MgO膜1aを形成し、アルゴンガス圧8mTorr、
電流2AのDCスパッタリング法により膜厚250nmの
Nb薄膜2を形成し、真空蒸着により膜厚250nmのS
iO膜3を形成し、フォトリソグラフィ技術を用いてレ
ジストをパターンニングする。そして、レジストパター
ンをマスクとして、例えばエッチングガスCF4、20
0mTorr、RFパワー100Wの反応性化学イオン
エッチングによりNb薄膜2およびSiO膜3をパター
ンニングする(図1(B)参照)。次いで、パターンニ
ングされたNb薄膜2同士の間を充填すべく例えば23
0nmの膜厚のSiO膜3を再度真空蒸着により形成した
後、エッチングストッパ膜としてのMgO膜5を例えば
電子ビーム蒸着により膜厚20nmに形成し(図1(C)
参照)、リフトオフ法(例えば、アセトン中に数時間浸
し、超音波洗浄を行なう)によりレジストパターン4を
除去する(図1(D)参照)。そして、最後に、例えば
エッチングガスCF4、20mTorr、RFパワー1
00Wの反応性化学イオンエッチングにより、パターン
ニングされたNb薄膜2に対応するSiO膜3を除去す
ることにより不要な空間、バリのない良好な平坦化を達
成する(図1(E)参照)。尚、この場合における反応
性化学イオンエッチングは、当初に形成されたSiO膜
3の厚みを考慮して時間を制御することにより不要なS
iO膜3のみを除去できる。また、MgO膜5を除去す
る必要がある場合には弱酸のウェットエッチングを行な
えばよい。また、パターンニングされたNb薄膜2の周
縁部に対応してリフトオフ後のSiO膜3上にMgO膜
5が存在しているが、このMgO膜5の幅は著しく小さ
いのであるから反応性化学イオンエッチング法によりS
iO膜3と共に除去され、バリの発生を確実に防止でき
る。
Embodiments will now be described in detail with reference to the accompanying drawings showing embodiments. FIG. 1 is a vertical cross-sectional view for explaining an embodiment of the thin film element manufacturing method of the present invention. A MgO film 1 as an etching stopper film is formed on a substrate 1 made of a silicon wafer.
a, the Nb thin film 2 to be patterned and the SiO film 3 as an insulating layer are formed in this order by vapor deposition or the like, and then a resist pattern 4 is formed (see FIG. 1A). Specifically, a MgO film 1a having a film thickness of 20 nm is formed by electron beam evaporation, an argon gas pressure is 8 mTorr,
A 250 nm thick Nb thin film 2 is formed by a DC sputtering method with a current of 2 A, and a 250 nm thick Sb film is formed by vacuum evaporation.
The iO film 3 is formed, and the resist is patterned by using a photolithography technique. Then, using the resist pattern as a mask, for example, etching gas CF4, 20
The Nb thin film 2 and the SiO film 3 are patterned by reactive chemical ion etching with 0 mTorr and RF power of 100 W (see FIG. 1B). Next, for example, to fill the gap between the patterned Nb thin films 2 with each other, for example, 23
After the SiO film 3 having a film thickness of 0 nm is formed again by vacuum evaporation, the MgO film 5 as an etching stopper film is formed to have a film thickness of 20 nm by, for example, electron beam evaporation (FIG. 1C).
Then, the resist pattern 4 is removed by a lift-off method (for example, immersion in acetone for several hours and ultrasonic cleaning) (see FIG. 1D). Finally, for example, etching gas CF4, 20 mTorr, RF power 1
The reactive chemical ion etching of 00 W removes the SiO film 3 corresponding to the patterned Nb thin film 2 to achieve good planarization without unnecessary spaces and burrs (see FIG. 1E). The reactive chemical ion etching in this case is unnecessary S by controlling the time in consideration of the thickness of the SiO film 3 initially formed.
Only the iO film 3 can be removed. If it is necessary to remove the MgO film 5, wet etching with a weak acid may be performed. Further, the MgO film 5 exists on the SiO film 3 after the lift-off corresponding to the peripheral portion of the patterned Nb thin film 2, but the width of the MgO film 5 is extremely small, so that the reactive chemical ion is used. S by etching method
Since it is removed together with the iO film 3, the occurrence of burrs can be reliably prevented.

【0013】以上のようにして不要な空間、バリのない
平坦な薄膜パターンを作製できるのであるから、薄膜パ
ターンを順次積層して薄膜素子を製造する場合に良好な
平坦性を簡単に達成でき、薄膜パターン層間の絶縁不良
等の発生を大巾に低減して薄膜素子の歩留りおよび薄膜
素子の信頼性を著しく高めることができる。
Since a flat thin film pattern having no unnecessary space and no burr can be produced as described above, good flatness can be easily achieved when a thin film element is manufactured by sequentially laminating thin film patterns. The occurrence of insulation failure between thin film pattern layers can be greatly reduced, and the yield of thin film elements and the reliability of thin film elements can be significantly improved.

【0014】[0014]

【実施例2】図2はこの発明の薄膜素子製造方法の他の
実施例を説明する縦断面図であり、シリコンウェハーか
らなる基板11上にエッチングストッパ膜としてのMg
O膜11a、パターンニング対象となるNb薄膜12、
絶縁層としてのAlOx膜13および電極となるべきN
b薄膜14をこの順にスパッタリング法等により形成し
た後、第1のレジストパターン15を形成する(図2
(A)参照)。具体的には、電子ビーム蒸着により膜厚
20nmのMgO膜11aを形成し、アルゴンガス圧8m
Torr、電流2AのDCスパッタリング法により膜厚
250nmのNb薄膜12、膜厚3nmのAlOx膜13お
よび膜厚250nmのNb薄膜14を形成し、フォトリソ
グラフィ技術を用いてレジストをパターンニングする。
そして、第1のレジストパターン15をマスクとして、
例えばエッチングガスCF4、200mTorr、RF
パワー100Wの反応性化学イオンエッチングによりN
b薄膜12、AlOx膜13およびNb薄膜14をパタ
ーンニングする(図2(B)参照)。但し、エッチング
効率を高めるため、AlOx膜に対応させてエッチング
ガスCF4、20mTorr、RFパワー100Wの反
応性イオンエッチングを行なうことが好ましい。次い
で、パターンニングされたNb薄膜12同士の間を充填
すべく例えば250nmの膜厚のSiO膜16を真空蒸着
により形成した後、エッチングストッパ膜としてのMg
O膜17を例えば電子ビーム蒸着により膜厚20nmに形
成し(図2(C)参照)、リフトオフ法(例えば、アセ
トン中に数時間浸し、超音波洗浄を行なう)により第1
のレジストパターン15を除去する(図2(D)参
照)。その後、Nb薄膜14上にフォトリソグラフィ技
術を用いてレジストをパターンニングして第2のレジス
トパターン18を形成し(図2(E)参照)、最後に、
例えばエッチングガスCF4、200mTorr、RF
パワー100Wの反応性化学イオンエッチングにより、
Nb薄膜14のうち、第2のレジストパターン18によ
り覆われていない部分を除去することによりジョセフソ
ン接合を得るとともに、不要な空間、バリのない良好な
平坦化を達成する(図2(F)参照)。もちろん、この
処理の後で第2のレジストパターン18がリフトオフ法
等により除去される。尚、MgO膜17を除去する必要
がある場合には弱酸のウェットエッチングを行なえばよ
い。また、パターンニングされたNb薄膜14の周縁部
に対応してリフトオフ後のSiO膜16上にMgO膜1
7が存在しているが、このMgO膜17の幅は著しく小
さいのであるから反応性化学イオンエッチング法により
SiO膜16と共に除去され、バリの発生を確実に防止
できる。
[Embodiment 2] FIG. 2 is a vertical sectional view for explaining another embodiment of the method for manufacturing a thin film element according to the present invention, in which Mg as an etching stopper film is formed on a substrate 11 made of a silicon wafer.
O film 11a, Nb thin film 12 to be patterned,
AlOx film 13 as an insulating layer and N to be an electrode
After the b thin film 14 is formed in this order by a sputtering method or the like, a first resist pattern 15 is formed (FIG. 2).
(See (A)). Specifically, the MgO film 11a having a film thickness of 20 nm is formed by electron beam evaporation, and the argon gas pressure is 8 m.
A 250 nm-thick Nb thin film 12, a 3 nm-thick AlOx film 13 and a 250 nm-thick Nb thin film 14 are formed by a DC sputtering method with a Torr and a current of 2 A, and a resist is patterned using a photolithography technique.
Then, using the first resist pattern 15 as a mask,
For example, etching gas CF4, 200 mTorr, RF
N by reactive chemical ion etching with power of 100W
The b thin film 12, the AlOx film 13, and the Nb thin film 14 are patterned (see FIG. 2B). However, in order to enhance the etching efficiency, it is preferable to perform reactive ion etching with an etching gas of CF4, 20 mTorr, and RF power of 100 W corresponding to the AlOx film. Then, a SiO film 16 having a film thickness of 250 nm, for example, is formed by vacuum evaporation so as to fill the space between the patterned Nb thin films 12, and then Mg as an etching stopper film is formed.
The O film 17 is formed to have a film thickness of 20 nm by, for example, electron beam evaporation (see FIG. 2C), and the first is formed by a lift-off method (for example, dipping in acetone for several hours and ultrasonic cleaning).
The resist pattern 15 is removed (see FIG. 2D). Then, a resist is patterned on the Nb thin film 14 by using a photolithography technique to form a second resist pattern 18 (see FIG. 2E), and finally,
For example, etching gas CF4, 200 mTorr, RF
By reactive chemical ion etching with power 100W,
By removing a portion of the Nb thin film 14 which is not covered with the second resist pattern 18, a Josephson junction is obtained, and good planarization without unnecessary space and burrs is achieved (FIG. 2 (F)). reference). Of course, after this process, the second resist pattern 18 is removed by the lift-off method or the like. If it is necessary to remove the MgO film 17, wet etching with weak acid may be performed. In addition, the MgO film 1 is formed on the SiO film 16 after lift-off corresponding to the peripheral portion of the patterned Nb thin film 14.
However, since the width of the MgO film 17 is extremely small, the MgO film 17 is removed together with the SiO film 16 by the reactive chemical ion etching method, and the occurrence of burrs can be reliably prevented.

【0015】以上のようにして不要な空間、バリのない
平坦なジョセフソン接合を作製できるのであるから、ジ
ョセフソン接合の上に薄膜パターンを積層して薄膜素子
を製造する場合に良好な平坦性を簡単に達成でき、ジョ
セフソン接合と薄膜パターン層との間の絶縁不良等の発
生を大巾に低減して薄膜素子の歩留りおよび薄膜素子の
信頼性を著しく高めることができる。
Since a flat Josephson junction free from unnecessary spaces and burrs can be produced as described above, good flatness can be obtained when a thin film pattern is laminated on the Josephson junction to produce a thin film element. Can be easily achieved, and the occurrence of insulation failure between the Josephson junction and the thin film pattern layer can be greatly reduced, and the yield of thin film elements and the reliability of thin film elements can be significantly improved.

【0016】尚、この発明は上記の実施例に限定される
ものではなく、例えば、各層を異なる材料で作製するこ
とが可能であるほか、この発明の要旨を変更しない範囲
内において種々の設計変更を施すことが可能である。
The present invention is not limited to the above-described embodiments, and for example, each layer can be made of different materials, and various design changes can be made within the scope not changing the gist of the present invention. Can be applied.

【0017】[0017]

【発明の効果】以上のように請求項1の発明は、パター
ンニングされた薄膜と絶縁層との境界部に空間が生じる
ことを防止できるとともにパターンニングされた薄膜の
周縁部にバリが残留することを防止でき、良好な平坦化
を達成でき、ひいては、薄膜素子の歩留りおよび信頼性
を著しく高めることができるという特有の効果を奏す
る。
As described above, according to the first aspect of the present invention, it is possible to prevent a space from being generated at the boundary between the patterned thin film and the insulating layer, and at the same time, the burr remains on the peripheral portion of the patterned thin film. It is possible to prevent the above phenomenon, achieve good planarization, and further significantly improve the yield and reliability of the thin film element.

【0018】請求項2の発明は、複数層構造の薄膜素子
製造後に特別のプロセスを行なうことなく、パターンニ
ングされた薄膜と絶縁層との境界部に空間が生じること
を防止できるとともにパターンニングされた薄膜の周縁
部にバリが残留することを防止でき、良好な平坦化を達
成でき、ひいては、薄膜素子の歩留りおよび信頼性を著
しく高めることができるとともに、薄膜素子製造工程数
の増加を防止できるという特有の効果を奏する。
According to the second aspect of the present invention, it is possible to prevent the formation of a space at the boundary between the patterned thin film and the insulating layer and perform the patterning without performing a special process after manufacturing the thin film element having the multi-layer structure. It is possible to prevent burrs from remaining on the peripheral edge of the thin film, achieve good planarization, and significantly improve the yield and reliability of the thin film element, and prevent an increase in the number of thin film element manufacturing steps. There is a unique effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の薄膜素子製造方法の一実施例を説明
する縦断面図である。
FIG. 1 is a vertical cross-sectional view illustrating an embodiment of the method of manufacturing a thin film element of the present invention.

【図2】この発明の薄膜素子製造方法の他の実施例を説
明する縦断面図である。
FIG. 2 is a vertical sectional view for explaining another embodiment of the method for manufacturing a thin film element of the present invention.

【図3】薄膜素子製造方法の従来例を説明する縦断面図
である。
FIG. 3 is a vertical cross-sectional view illustrating a conventional example of a thin film element manufacturing method.

【符号の説明】[Explanation of symbols]

2,12,14 Nb薄膜 3,16 SiO膜 4,15,18 レジストパターン 5,17 Mg
O膜 13 AlOx膜
2,12,14 Nb thin film 3,16 SiO film 4,15,18 Resist pattern 5,17 Mg
O film 13 AlOx film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 パターンニング対象の薄膜(2)上に絶
縁膜(3)を形成した後、レジストパターン(4)を用
いて薄膜(2)および絶縁膜(3)をパターンニング
し、レジストパターン(4)をパターンニングされた薄
膜(2)よりもやや小さくしてから絶縁膜(3)を形成
し、この絶縁膜(3)上にエッチングストッパ薄膜
(5)を形成してからリフトオフ法によりレジストパタ
ーン(4)を除去し、さらにエッチングによりパターン
ニングされた薄膜(2)に対応する絶縁膜(3)を除去
することを特徴とする薄膜素子製造方法。
1. A resist pattern formed by forming an insulating film (3) on a thin film (2) to be patterned and then patterning the thin film (2) and the insulating film (3) with a resist pattern (4). The insulating film (3) is formed after making (4) slightly smaller than the patterned thin film (2), the etching stopper thin film (5) is formed on this insulating film (3), and then the lift-off method is used. A method for manufacturing a thin film element, comprising removing the resist pattern (4) and further removing an insulating film (3) corresponding to the thin film (2) patterned by etching.
【請求項2】 パターンニング対象の薄膜(12)(1
3)上に異なるパターンニング対象の薄膜(14)を形
成した後、第1のレジストパターン(15)を用いて薄
膜(12)(13)(14)をパターンニングし、第1
のレジストパターン(15)をパターンニングされた薄
膜(12)(13)(14)よりもやや小さくしてから
絶縁膜(16)を形成し、この絶縁膜(16)上にエッ
チングストッパ薄膜(17)を形成してからリフトオフ
法により第1のレジストパターン(15)を除去し、さ
らに第2のレジストパターン(18)を用いて薄膜(1
4)のパターンニングを行なうと同時にパターンニング
された薄膜(12)(13)に対応する絶縁膜(16)
を除去することを特徴とする薄膜素子製造方法。
2. A thin film (12) (1) to be patterned.
3) After forming different thin films (14) to be patterned on the thin film (12), (13) and (14) using the first resist pattern (15),
The resist pattern (15) is made slightly smaller than the patterned thin films (12), (13) and (14), and then the insulating film (16) is formed, and the etching stopper thin film (17) is formed on the insulating film (16). ) Is formed, the first resist pattern (15) is removed by a lift-off method, and a thin film (1) is formed using the second resist pattern (18).
The insulating film (16) corresponding to the patterned thin films (12) and (13) at the same time as the patterning of 4) is performed.
A method for manufacturing a thin film element, comprising:
JP3281835A 1991-09-02 1991-09-02 Manufacture of thin film element Pending JPH0563250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3281835A JPH0563250A (en) 1991-09-02 1991-09-02 Manufacture of thin film element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3281835A JPH0563250A (en) 1991-09-02 1991-09-02 Manufacture of thin film element

Publications (1)

Publication Number Publication Date
JPH0563250A true JPH0563250A (en) 1993-03-12

Family

ID=17644676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3281835A Pending JPH0563250A (en) 1991-09-02 1991-09-02 Manufacture of thin film element

Country Status (1)

Country Link
JP (1) JPH0563250A (en)

Similar Documents

Publication Publication Date Title
CN108539004B (en) Submicron Josephson tunnel junction and preparation method thereof
JP2765561B2 (en) Fabrication method of fine aerial wiring
JPH0563250A (en) Manufacture of thin film element
JP2738682B2 (en) Wiring formation method
JP2008211082A (en) Superconducting element, superconducting integrated circuit, and method of manufacturing superconducting element
KR950006343B1 (en) Fabricating method of semiconductor device
JPH0228923A (en) Manufacture of semiconductor device
JPH0856024A (en) Manufacture of integrated circuit
JP4863622B2 (en) Method for manufacturing Josephson junction and Josephson junction
JPH07221110A (en) Interconnection structure of semiconductor device and manufacture thereof
JPS61189654A (en) Formation of multilayer interconnection structure
JPS61244078A (en) Manufacture of superconducting lines
JPWO2022118464A5 (en)
JP2003198007A (en) Method of forming tunnel junction and tunnel junction device
JPS6257264A (en) Manufacture of superconducting integrated circuit
JPS61263179A (en) Manufacture of josephson junction element
JPS63205972A (en) Superconducting circuit device and its manufacture
JPH0513393B2 (en)
JPS61208879A (en) Manufacture of josephson integrated circuit
JPH01168080A (en) Manufacture of josephson junction element
JPS59189687A (en) Manufacture of josephson junction element
JPS61241989A (en) Manufacture of superconducting line
JPS6224677A (en) Formation of ground plane for superconducting circuit
JPH05308072A (en) Manufacture of semiconductor integrated circuit
JPS60208874A (en) Manufacture of josephson junction element