JPH0563234A - Semiconductor device and operating method thereof - Google Patents

Semiconductor device and operating method thereof

Info

Publication number
JPH0563234A
JPH0563234A JP22407091A JP22407091A JPH0563234A JP H0563234 A JPH0563234 A JP H0563234A JP 22407091 A JP22407091 A JP 22407091A JP 22407091 A JP22407091 A JP 22407091A JP H0563234 A JPH0563234 A JP H0563234A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
type
light
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22407091A
Other languages
Japanese (ja)
Inventor
Hiroshi Goto
広志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22407091A priority Critical patent/JPH0563234A/en
Publication of JPH0563234A publication Critical patent/JPH0563234A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PURPOSE:To obtain a silicon optical semiconductor device having a light emission function, by forming a light-emitting element in a silicon semiconductor device. CONSTITUTION:On the surface of an n<+>-type silicon region 11, a high resistance region 13 of an i-type, an n<->-type or a p<->-type is provided, and thereon, an n<+>-type silicon region 18 is provided. On the side face of the high resistance region 13, an oxide film 15 is formed, and thereon, a polycrystalline silicon region 17 is formed. On the n<+>-type silicon region 11, a source electrode 21 is formed, and on the n<+>-type silicon region 18, a drain electrode 22 is formed. Also, the polycrystalline silicon region 17 is used as a gate electrode. The drain voltage having a positive polarity against the source electrode 21 is applied to the drain electrode 22, and a control voltage is applied to the gate electrode 17. The electrons in the source region 11 are accelerated toward the drain region 18 by the drain voltage, while being controlled by the gate electrode. near the drain region 18, the electrons, which have sufficiently high energies by accelerating, cause light emissions, and a light is emitted from a light emission window 10.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、発光を行い得る半導体
装置に関し、特にシリコンを用いて発光を行い得る半導
体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device capable of emitting light, and more particularly to a semiconductor device capable of emitting light using silicon.

【0002】シリコンは価電子帯の頂部をΓ点に有し、
伝導帯の低部をX点近傍に有する間接遷移型半導体であ
り、電子機能素子、受光素子としては広く用いられてい
るが、発光素子としてはほとんど注目されていない。半
導体発光素子はGaAs等の直接遷移型化合物半導体を
用いて作成されている。
Silicon has the top of the valence band at the Γ point,
It is an indirect transition type semiconductor having a low part of the conduction band in the vicinity of the point X and is widely used as an electronic functional element and a light receiving element, but it has received little attention as a light emitting element. The semiconductor light emitting device is made of a direct transition type compound semiconductor such as GaAs.

【0003】近年、光半導体ICの研究開発が盛んにな
されているが、発光素子と電子回路の集積化は多くは直
接遷移型化合物半導体基板を用い、その上に発光素子と
共に電子回路を組み込むことによって行われている。
In recent years, research and development of optical semiconductor ICs have been actively conducted, but integration of light-emitting devices and electronic circuits is often done by using a direct transition type compound semiconductor substrate and incorporating electronic circuits together with the light-emitting devices. Is done by.

【0004】[0004]

【従来の技術】従来、半導体発光素子は、所望の発光波
長に対応するバンドギャップエネルギを持つ直接遷移型
半導体を用いて形成されていた。
2. Description of the Related Art Conventionally, a semiconductor light emitting device has been formed by using a direct transition type semiconductor having a bandgap energy corresponding to a desired emission wavelength.

【0005】たとえば、可視領域の赤い光を得るために
はAlGaAs等を用い、近赤外光を得るためにはGa
As等を用い、1μm帯の赤外光を得るためにはInG
aAs等を用いていた。これらの発光素子はGaAs基
板やInP基板上に形成されている。
For example, AlGaAs or the like is used to obtain red light in the visible region, and Ga is used to obtain near infrared light.
InG is used to obtain 1 μm band infrared light by using As or the like.
aAs etc. were used. These light emitting elements are formed on a GaAs substrate or an InP substrate.

【0006】発光素子と電子回路とを同一半導体チップ
上に集積化した、いわゆるオプトエレクトロニクスデバ
イスは、上述のような発光素子と主としてGaAsやI
nP等で形成した電子回路を集積化して形成されてい
た。
A so-called optoelectronic device, in which a light emitting element and an electronic circuit are integrated on the same semiconductor chip, is mainly used in combination with the above light emitting element such as GaAs or I.
It is formed by integrating electronic circuits formed of nP or the like.

【0007】Siを用いた電子回路においては、集積度
の向上と共にトランジスタは微細化されている。微細化
が進むと共にホットエレクトロンが問題となっている。
ホットエレクトロンと関連してMOSトランジスタのド
レイン近傍で500nm付近の発光現象が観察されてい
る。
In the electronic circuit using Si, the transistor is miniaturized as the degree of integration is improved. With the progress of miniaturization, hot electrons have become a problem.
An emission phenomenon near 500 nm is observed near the drain of the MOS transistor in association with hot electrons.

【0008】[0008]

【発明が解決しようとする課題】Si半導体装置は集積
化等の技術が進歩しているが、発光素子を集積化するこ
とは困難であった。
Although technologies such as integration of Si semiconductor devices have progressed, it has been difficult to integrate light emitting elements.

【0009】発光素子を形成できる直接遷移型半導体を
用いた半導体装置は、Si半導体装置に比べて集積化等
の技術が未だ十分開発されていない。このため、集積度
が十分高い半導体装置を形成することは困難であった。
A semiconductor device using a direct transition type semiconductor capable of forming a light emitting element has not yet been sufficiently developed with respect to a technique such as integration as compared with a Si semiconductor device. Therefore, it is difficult to form a semiconductor device having a sufficiently high degree of integration.

【0010】本発明の目的は、発光素子を含むシリコン
半導体装置を提供することである。本発明の他の目的
は、シリコン半導体装置を用い、発光を生じさせる動作
方法を提供することである。
An object of the present invention is to provide a silicon semiconductor device including a light emitting element. Another object of the present invention is to provide an operating method for producing light emission using a silicon semiconductor device.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置は、
主電流路を構成するシリコン半導体領域と、前記主電流
路に主として電荷キャリアを供給するキャリア供給端子
と、前記主電流路から主として電荷キャリアを引き抜く
キャリア収集端子と、前記主電流路内の電位を制御する
制御端子と、前記主電流路の前記制御端子に対応する位
置と前記キャリア収集端子に対応する位置との間で発生
する光を外部に取り出す光出射窓とを有する。
The semiconductor device of the present invention comprises:
A silicon semiconductor region forming a main current path, a carrier supply terminal that mainly supplies charge carriers to the main current path, a carrier collection terminal that mainly extracts charge carriers from the main current path, and a potential in the main current path. It has a control terminal for controlling, and a light emission window for extracting light generated between a position corresponding to the control terminal of the main current path and a position corresponding to the carrier collection terminal to the outside.

【0012】また、本発明の半導体装置の動作方法は、
上述の半導体装置の前記キャリア供給端子、前記制御端
子および前記キャリア収集端子間に所定の電圧を印加し
て、前記シリコン半導体領域内に高電界を発生させ、前
記制御端子の制御下でキャリアのインパクトイオン化を
生じさせて電子を伝導帯のL3 バンドに励起させ、伝導
帯のL1 バンドに遷移させることで発光を生じさせる。
A method of operating a semiconductor device according to the present invention is
A predetermined voltage is applied between the carrier supply terminal, the control terminal, and the carrier collection terminal of the semiconductor device to generate a high electric field in the silicon semiconductor region, and the impact of carriers under the control of the control terminal. Ionization is caused to excite electrons into the L 3 band of the conduction band, and transition is made to the L 1 band of the conduction band to cause light emission.

【0013】[0013]

【作用】シリコン半導体領域内においても、電子が高エ
ネルギ状態に励起されると、発光が生じることはMOS
トランジスタにおいて観察されている。この発光は、シ
リコンの伝導帯内のL3 バンドからL1 バンドへの帯内
直接遷移によるものであると考えられる。
Even in the silicon semiconductor region, when electrons are excited to a high energy state, light emission occurs in the MOS.
Observed in transistors. It is considered that this emission is due to the direct intra-band transition from the L 3 band to the L 1 band in the conduction band of silicon.

【0014】シリコン半導体領域内で積極的に電荷キャ
リアを高エネルギレベルに励起することにより、高エネ
ルギレベルから低エネルギレベルへの直接遷移を可能と
し、直接遷移により発光を得ることができる。
By positively exciting charge carriers to a high energy level in the silicon semiconductor region, a direct transition from a high energy level to a low energy level is possible, and light emission can be obtained by the direct transition.

【0015】キャリアのインパクトイオン化を生じさせ
ると、電子は高エネルギ状態へ励起され、伝導帯のL3
バンドに遷移することができる。L3 バンドからL1
ンドへの遷移は直接遷移であり、可視領域波長の発光を
生じさせる。
When the impact ionization of carriers is caused, the electrons are excited to a high energy state and L 3 in the conduction band is excited.
Can transition to band. The transition from the L 3 band to the L 1 band is a direct transition and causes emission in the visible region wavelength.

【0016】[0016]

【実施例】図1に、本発明の実施例によるシリコン半導
体装置を示す。図1(A)はシリコン半導体装置の構成
を概略的に示す斜視図であり、図1(B)はシリコンの
バンド構造を示すバンドダイヤグラムである。
1 shows a silicon semiconductor device according to an embodiment of the present invention. 1A is a perspective view schematically showing the configuration of a silicon semiconductor device, and FIG. 1B is a band diagram showing a band structure of silicon.

【0017】図1(A)において、ソース領域となるn
+ 型シリコン領域11の表面上にチャネル領域となるi
型もしくはn- 型またはp- 型の高抵抗領域13が配置
され、その上にドレイン領域となるn+ 型シリコン領域
18が配置される。高抵抗領域13の側面には酸化膜1
5が形成され、その上に高抵抗領域13と電気的に分離
された多結晶シリコン領域17が形成されている。
In FIG. 1A, n which becomes a source region
I serving as a channel region on the surface of the + type silicon region 11
Type or n type or p type high resistance region 13 is arranged, and n + type silicon region 18 to be a drain region is arranged thereon. An oxide film 1 is formed on the side surface of the high resistance region 13.
5 is formed, and a polycrystalline silicon region 17 electrically separated from the high resistance region 13 is formed thereon.

【0018】n+ 型シリコン領域11上に、ソース電極
21を形成し、n+ 型Si領域18上にドレイン電極2
2を形成する。また、多結晶Si領域17をゲート電極
として用いる。
The n + -type on the silicon region 11 forms a source electrode 21, n + -type Si region 18 the drain electrode 2 on
Form 2. Further, the polycrystalline Si region 17 is used as a gate electrode.

【0019】ソース電極21に対して正極性のドレイン
電圧をドレイン電極22に印加し、ゲート電極17に制
御電圧を印加する。ソース領域11内の電子は、ゲート
電極によって制御されつつ、ドレイン電圧によってドレ
イン領域18に向かって加速される。ドレイン領域18
近傍で十分高エネルギに加速された電子は、発光を生
じ、光出射窓10から光を出射する。光出射窓10は、
電流通路に平行な、半導体表面にほぼ垂直な面で形成さ
れる。
A positive drain voltage is applied to the drain electrode 22 with respect to the source electrode 21, and a control voltage is applied to the gate electrode 17. The electrons in the source region 11 are accelerated toward the drain region 18 by the drain voltage while being controlled by the gate electrode. Drain region 18
The electrons accelerated to sufficiently high energy in the vicinity emit light and emit light from the light emission window 10. The light exit window 10 is
It is formed by a plane parallel to the current path and substantially perpendicular to the semiconductor surface.

【0020】図1(B)にシリコンのバンド構造を示
す。価電子帯の頂部は、Γ点のΓ25′バンドに存在し、
伝導帯の底部はX点近傍に存在する。L点においては、
一番下の伝導帯は、L1 バンドであり、その上のバンド
はL3 バンドである。
FIG. 1B shows a band structure of silicon. The top of the valence band exists in the Γ 25 ′ band at the Γ point,
The bottom of the conduction band exists near point X. At point L,
The bottom conduction band is the L 1 band and the band above it is the L 3 band.

【0021】このL3 バンドに電子が励起されると、L
3 バンドからL1 バンドへの直接遷移が生じる。この直
接遷移に関連するエネルギは、約2eV強であり、約5
00nm以下の波長の光に相当する。短チャネルMOS
トランジスタのドレイン近傍において、観測される発光
は500nm近傍であり、このL3 →L1 遷移に相当す
ると考えられる。
When an electron is excited in this L 3 band, L 3
A direct transition from the 3 band to the L 1 band occurs. The energy associated with this direct transition is more than about 2 eV and about 5
It corresponds to light having a wavelength of 00 nm or less. Short channel MOS
Light emission observed near the drain of the transistor is near 500 nm, which is considered to correspond to this L 3 → L 1 transition.

【0022】すなわち、Si半導体装置において、半導
体領域内に高電界を印加すると、電子はインパクトイオ
ン化等により、高エネルギ状態となり、基底状態のX点
からL点のL3 バンドに励起されると考えられる。この
励起を促進することにより、L3 バンドからL1 バンド
への遷移を促進することができる。
That is, in a Si semiconductor device, when a high electric field is applied to the semiconductor region, electrons are brought into a high energy state due to impact ionization and the like, and excited from the ground state X point to the L point L 3 band. Be done. By promoting this excitation, the transition from the L 3 band to the L 1 band can be promoted.

【0023】Si領域内に、105 V/cm程度の高電
界を形成すると、アバランシ破壊を発生する直前の制御
可能なインパクトイオン化を発生させることができる。
このような状態を利用することにより、MOSトランジ
スタの半導体領域から発光を生じさせ、かつその発光量
を制御することが可能となる。
By forming a high electric field of about 10 5 V / cm in the Si region, controllable impact ionization immediately before the occurrence of avalanche breakdown can be generated.
By utilizing such a state, it becomes possible to cause light emission from the semiconductor region of the MOS transistor and to control the amount of light emission.

【0024】図2は、本発明のより具体的な実施例を示
す。図2(A)は、半導体装置を概略的に示す。ソース
領域となるn+ 型Si領域11の上に、チャネル領域と
なるi型Siの高抵抗領域13が形成され、その上にn
+ 型Si領域18が配置され、ドレイン領域を形成して
いる。
FIG. 2 shows a more specific embodiment of the present invention. FIG. 2A schematically shows a semiconductor device. An i-type Si high resistance region 13 serving as a channel region is formed on an n + type Si region 11 serving as a source region, and n is formed thereon.
A + type Si region 18 is arranged and forms a drain region.

【0025】チャネル領域13の側面には、酸化シリコ
ン膜15が形成され、酸化シリコン膜を介して高抵抗領
域13の電位を制御するためのゲート電極となる多結晶
Si領域17が配置されている。図中左側の多結晶Si
領域17の上には、Alで形成されたゲート電極23が
配置されている。
A silicon oxide film 15 is formed on the side surface of the channel region 13, and a polycrystalline Si region 17 serving as a gate electrode for controlling the potential of the high resistance region 13 is arranged via the silicon oxide film. .. Polycrystalline Si on the left side of the figure
A gate electrode 23 made of Al is arranged on the region 17.

【0026】また、n+ 型Si領域11の右側部分上に
はソース取り出し領域となるn+ 型Si領域19が形成
され、その上にはAlで形成されたソース電極21が配
置されている。これらの領域の上には、酸化シリコン膜
20が形成されているが、ドレイン領域となるn+ 型S
i領域18の上にはドレイン電極を取り出すための開口
25が形成され、その上にAlで形成されたドレイン電
極22が配置される。
On the right side of the n + type Si region 11, an n + type Si region 19 serving as a source extraction region is formed, and a source electrode 21 made of Al is arranged thereon. Although the silicon oxide film 20 is formed on these regions, the n + -type S serving as the drain region is formed.
An opening 25 for taking out a drain electrode is formed on the i region 18, and a drain electrode 22 made of Al is arranged thereon.

【0027】このような縦型MOSトランジスタ構造の
両側部がエッチングにより除去され、平行な半導体側面
10が露出している。ドレイン領域となるn+ 型Si領
域18近傍に高電界が形成され、キャリアが高エネルギ
状態に励起されて発光が生じると、この側面10から光
が出射する。
Both side portions of such a vertical MOS transistor structure are removed by etching to expose parallel semiconductor side surfaces 10. When a high electric field is formed in the vicinity of the n + type Si region 18 serving as the drain region and carriers are excited to a high energy state to emit light, light is emitted from the side surface 10.

【0028】すなわち、エッチングにより形成された側
面が出射窓10を形成している。この一対の平行面は共
振器CABを形成し、その内部でレーザ発振を生じさせ
ることも可能とする。
That is, the side surface formed by etching forms the emission window 10. The pair of parallel planes forms a resonator CAB, and laser oscillation can be generated inside the resonator CAB.

【0029】光出射面10ないし共振器CABと対向す
るように、出射した光を検出するための光検出器が配置
される。図2(B)は、発光素子の共振器CABと受光
素子としてのホトダイオードPDの配置を概略的に示す
平面図である。共振器CABの光出射面10に対向し
て、ホトダイオードPD1、PD2が形成される。共振
器CABから発した光は切欠部を通って受光素子である
ホトダイオードPDに達し、そこで検出される。
A photodetector for detecting the emitted light is arranged so as to face the light emitting surface 10 or the resonator CAB. FIG. 2B is a plan view schematically showing the arrangement of the resonator CAB of the light emitting element and the photodiode PD as the light receiving element. The photodiodes PD1 and PD2 are formed so as to face the light emitting surface 10 of the resonator CAB. The light emitted from the resonator CAB reaches the photodiode PD, which is a light receiving element, through the notch and is detected there.

【0030】同一半導体基板上にホトダイオードPDで
検出した電気信号を処理するための回路も集積化するこ
とにより、Si基板上に大規模の光半導体装置を集積化
することができる。
By integrating a circuit for processing an electric signal detected by the photodiode PD on the same semiconductor substrate, a large-scale optical semiconductor device can be integrated on the Si substrate.

【0031】図3、図4は、図2に示す半導体装置を製
造するための製造方法を概略的に示す。図3(A)にお
いて、n+ 型Si基板11の上に、選択的に酸化膜12
を形成し、酸化膜12中に開口を形成した後、その上に
i型Si領域13をエピタキシャルに成長する。
3 and 4 schematically show a manufacturing method for manufacturing the semiconductor device shown in FIG. In FIG. 3A, the oxide film 12 is selectively formed on the n + type Si substrate 11.
And forming an opening in the oxide film 12, an i-type Si region 13 is epitaxially grown thereon.

【0032】図3(B)に示すように、i型Si領域1
3の表面に酸化シリコン膜14を形成した後、表面上に
不純物をドープした多結晶Si領域17aを堆積し、そ
の上にホトレジスト層25を形成して平坦な表面を形成
する。このホトレジスト層25の表面からコントロール
エッチにより所定深さのエッチングを行う。エッチング
により、i型Si領域13表面が露出したとき、エッチ
ングを停止する。
As shown in FIG. 3B, the i-type Si region 1 is formed.
After the silicon oxide film 14 is formed on the surface of No. 3, an impurity-doped polycrystalline Si region 17a is deposited on the surface, and a photoresist layer 25 is formed thereon to form a flat surface. The surface of the photoresist layer 25 is etched to a predetermined depth by control etching. When the surface of the i-type Si region 13 is exposed by etching, the etching is stopped.

【0033】図3(C)に示すように、エッチング後、
表面を酸化し、i型Si領域13の上に薄い酸化シリコ
ン膜16b、多結晶Si領域17の上に厚い酸化シリコ
ン膜16aを形成する。このような酸化シリコン膜は一
回の酸化によって形成することもできるが、i型Si領
域13の上に薄い酸化シリコン膜16bを形成した後、
その上に酸化防止用マスクを窒化膜等により形成し、多
結晶Si領域17の上の酸化防止用マスクを除去し、さ
らに酸化をすることによって多結晶Si領域17の上に
厚い酸化シリコン膜16aを形成してもよい。
As shown in FIG. 3C, after etching,
The surface is oxidized to form a thin silicon oxide film 16b on the i-type Si region 13 and a thick silicon oxide film 16a on the polycrystalline Si region 17. Such a silicon oxide film can be formed by one-time oxidation, but after forming a thin silicon oxide film 16b on the i-type Si region 13,
A thick film of silicon oxide 16a is formed on the polycrystalline Si region 17 by forming an anti-oxidizing mask on the polycrystalline Si region 17 by forming an anti-oxidizing mask on the polycrystalline Si region 17 by removing the antioxidant mask on the polycrystalline Si region 17. May be formed.

【0034】次に、エッチングを行うことにより、図4
(A)に示すようにi型Si領域13の表面を露出す
る。i型Si領域13が露出した時点においても、多結
晶Si領域17の表面上には酸化シリコン膜15が残留
する。
Next, by performing etching, as shown in FIG.
The surface of the i-type Si region 13 is exposed as shown in FIG. Even when i-type Si region 13 is exposed, silicon oxide film 15 remains on the surface of polycrystalline Si region 17.

【0035】その後、表面上にホトレジスト等のエッチ
ング用マスクを形成し、選択的エッチングを行うことに
より、n+ 型Si基板11の表面を選択的に露出する。
その後、エッチング用マスクは除去する。図4(A)に
おいては、図中右側部分に露出されたn+ 型Si基板1
1が示されている。
After that, an etching mask such as a photoresist is formed on the surface, and selective etching is performed to selectively expose the surface of the n + type Si substrate 11.
After that, the etching mask is removed. In FIG. 4A, the n + type Si substrate 1 exposed on the right side portion in the figure
1 is shown.

【0036】図4(B)に示すように、選択的エピタキ
シャル成長を行うことにより、Si単結晶表面が露出し
た面上にn+ 型Si領域18、19を成長する。n+
Si領域18は、MOSトランジスタのドレイン領域を
形成し、n+ 型Si領域19はMOSトランジスタのソ
ース取り出し領域を形成する。
As shown in FIG. 4B, selective epitaxial growth is performed to grow n + type Si regions 18 and 19 on the exposed surface of the Si single crystal. The n + type Si region 18 forms the drain region of the MOS transistor, and the n + type Si region 19 forms the source extraction region of the MOS transistor.

【0037】その後、図4(C)に示すように、表面上
に酸化膜20を形成し、パターニングして多結晶Si領
域17およびn+ 型Si領域19の表面を露出し、Al
電極21、23を形成する。このようにして、ゲート電
極およびソース電極が形成される。
Thereafter, as shown in FIG. 4C, an oxide film 20 is formed on the surface and patterned to expose the surfaces of the polycrystalline Si region 17 and the n + type Si region 19, and the Al film
The electrodes 21 and 23 are formed. In this way, the gate electrode and the source electrode are formed.

【0038】その後、さらに酸化膜20をパターニング
し、n+ 型Si領域18上にドレイン電極を形成するこ
とにより、MOSトランジスタ構造を形成する。その
後、異方性エッチングを行うことによって共振器CAB
構造を形成し、図2に示すような半導体装置を得る。
After that, the oxide film 20 is further patterned, and a drain electrode is formed on the n + type Si region 18 to form a MOS transistor structure. After that, by performing anisotropic etching, the resonator CAB
A structure is formed and a semiconductor device as shown in FIG. 2 is obtained.

【0039】なお、Al電極形成前に異方性エッチング
を行って共振器構造を作成し、その後エッチングによっ
て形成された切欠領域に酸化膜等を堆積して透明物質で
埋められた導波路構造を作成し、その後Al電極を形成
してもよい。切欠部を全部埋め込まない場合も、半導体
表面には酸化シリコン膜等のパッシベーション膜を作成
する。
Before forming the Al electrode, anisotropic etching is performed to form a resonator structure, and then an oxide film or the like is deposited in a notch region formed by etching to form a waveguide structure filled with a transparent material. It may be formed and then an Al electrode may be formed. Even if the notches are not entirely filled, a passivation film such as a silicon oxide film is formed on the semiconductor surface.

【0040】Si領域で発生する発光は、500nm程
度の波長を有する。この光に対して透明な物質で共振器
を埋め込むと共に、半導体表面をパッシベートすること
が好ましい。
The light emission generated in the Si region has a wavelength of about 500 nm. It is preferable to embed the resonator with a material that is transparent to this light and passivate the semiconductor surface.

【0041】図5は、本発明の他の実施例を示す。本実
施例においては、光出射面に接して酸化膜等で形成され
た導波路が形成されている。図5(A)は平面構造を示
し、図5(B)は図5(A)におけるA−A′線に沿う
断面図を示し、図5(C)は図5(A)におけるB−
B′線に沿う断面図を示す。
FIG. 5 shows another embodiment of the present invention. In this embodiment, a waveguide formed of an oxide film or the like is formed in contact with the light emitting surface. 5A shows a planar structure, FIG. 5B shows a cross-sectional view taken along the line AA ′ in FIG. 5A, and FIG. 5C shows B- in FIG. 5A.
A sectional view taken along the line B ′ is shown.

【0042】図5(A)において、中央部にはMOSト
ランジスタFET1が前述の実施例同様に形成されてい
る。このFET1以外の部分は異方性エッチングにより
+ 型Si基板11表面まで除去されている。
In FIG. 5A, the MOS transistor FET1 is formed in the central portion in the same manner as in the above-mentioned embodiment. The portion other than the FET 1 is removed up to the surface of the n + type Si substrate 11 by anisotropic etching.

【0043】図5(B)、(C)に示すように、n+
Si基板11表面上には厚い酸化窒化シリコン膜31が
形成され、チャネルとなるn- 型Si領域13およびド
レイン領域となるn+ 型Si領域18を埋め込んでい
る。この酸化窒化シリコン膜31は、図5(A)に示す
ような平面形状にパターニングされている。
As shown in FIGS. 5B and 5C, a thick silicon oxynitride film 31 is formed on the surface of the n + -type Si substrate 11, and an n -type Si region 13 and a drain region to be a channel are formed. Is embedded in the n + type Si region 18. The silicon oxynitride film 31 is patterned into a planar shape as shown in FIG.

【0044】このようにして、光出射窓10に接して酸
化窒化シリコン膜31で形成された光導波路WG1、W
G2が形成されている。なお、酸化窒化シリコン膜31
表面は酸化窒化シリコンより屈折率の低い酸化シリコン
膜32で覆うことが好ましい。このように、高屈折率の
透明領域31を低屈折率の透明領域32で覆うことによ
り、光閉じ込め構造がより完全に形成される。屈折率の
異なる透明材料としてドープした酸化シリコン等を用い
ることもできる。
In this way, the optical waveguides WG1 and W formed of the silicon oxynitride film 31 in contact with the light emission window 10 are formed.
G2 is formed. The silicon oxynitride film 31
The surface is preferably covered with a silicon oxide film 32 having a refractive index lower than that of silicon oxynitride. Thus, by covering the high refractive index transparent region 31 with the low refractive index transparent region 32, the light confinement structure is more completely formed. It is also possible to use doped silicon oxide or the like as a transparent material having a different refractive index.

【0045】このような構成によれば、図5(A)の構
造において、FET1の側面から発する出射光は光導波
路WG1、WG2を介して所望の位置に伝達することが
できる。図示の構成においては、光導波路WG1は2つ
の光導波路WG3、WG4に分岐している。
With such a structure, in the structure of FIG. 5A, the emitted light emitted from the side surface of the FET1 can be transmitted to a desired position via the optical waveguides WG1 and WG2. In the configuration shown, the optical waveguide WG1 is branched into two optical waveguides WG3 and WG4.

【0046】光導波路WG1、WG、WG4の先には、
たとえば光を検出するためのホトダイオードを配置す
る。以上MOSトランジスタ構造を用いてSi発光素子
を形成する場合を説明したが、Si発光素子はMOSト
ランジスタ以外のトランジスタ構造を用いて形成するこ
ともできる。
Beyond the optical waveguides WG1, WG, WG4,
For example, a photodiode for detecting light is arranged. Although the case where the Si light emitting element is formed by using the MOS transistor structure has been described above, the Si light emitting element can be formed by using a transistor structure other than the MOS transistor.

【0047】たとえば、主電流が一極性のキャリアによ
って構成されるユニポーラトランジスタとしてMOSF
ET同様に接合型FET、MESFET等を用いること
もできる。なお、SITもFETに含むものとする。ま
た、主電流を構成するキャリアが両極性であるバイポー
ラトランジスタを用いることもできる。
For example, a MOSF is used as a unipolar transistor whose main current is composed of carriers of one polarity.
A junction type FET, MESFET or the like can be used as in the case of ET. Note that SIT is also included in the FET. Also, a bipolar transistor in which the carriers forming the main current are bipolar can be used.

【0048】図6は、本発明の実施例によるバイポーラ
トランジスタを用いたSi発光素子を示す。コレクタ領
域となるn- 型Si領域41の一方の表面上にはコレク
タ取り出し領域となるn+ 型Si領域42が配置され、
他方の面上にはベース領域となるp型Si領域43が配
置されている。
FIG. 6 shows a Si light emitting device using a bipolar transistor according to an embodiment of the present invention. An n + -type Si region 42, which is a collector extraction region, is arranged on one surface of an n -type Si region 41, which is a collector region.
A p-type Si region 43 serving as a base region is arranged on the other surface.

【0049】p型Si領域43の表面部にはエミッタ領
域となるn+ 型Si領域44が形成される。n+ 型Si
領域44表面上には、エミッタ電極48、p型Si領域
43表面上にはベース電極49、n+ 型Si領域42表
面上にはコレクタ電極47が形成される。
An n + type Si region 44 to be an emitter region is formed on the surface of the p type Si region 43. n + type Si
An emitter electrode 48 is formed on the surface of the region 44, a base electrode 49 is formed on the surface of the p-type Si region 43, and a collector electrode 47 is formed on the surface of the n + -type Si region 42.

【0050】このようなバイポーラトランジスタ構造の
少なくとも一側面はエッチングにより主表面にほぼ垂直
に掘り下げて露出され、光出射窓10を構成する。エミ
ッタ電極48に対して正極性の電圧をコレクタ電極47
に印加し、ベース電極49にエミッタ電極48に対して
正極性の制御電圧を印加することにより、このバイポー
ラトランジスタ構造は通常のバイポーラトランジスタと
して作用する。
At least one side surface of such a bipolar transistor structure is exposed by being etched down substantially perpendicularly to the main surface to form a light emission window 10. A positive voltage is applied to the collector electrode 47 with respect to the emitter electrode 48.
By applying a positive control voltage to the base electrode 49 with respect to the emitter electrode 48, the bipolar transistor structure functions as a normal bipolar transistor.

【0051】コレクタ領域41(およびベース領域43
の一部)における電界がある程度以上強くなると、この
高電界領域においてインパクトイオン化が生じ、電子が
高エネルギ状態となってL3 バンドに励起されるように
なる。
Collector region 41 (and base region 43)
When the electric field in (part of) becomes stronger than a certain level, impact ionization occurs in this high electric field region, and electrons are excited to the L 3 band in a high energy state.

【0052】電子がL3 バンドに励起されると、L3
ンドからL1 バンドへの遷移が生じ、光出射窓10から
光が出射するようになる。このようにして、前述の実施
例同様、Siを用いた発光素子が構成される。一対の平
行平面を形成して、その間に共振器を形成し、レーザ作
用を行わせてもよい。
[0052] When electrons are excited to L 3-band, cause a transition from L 3-band to L 1 band, consisting of the light exit window 10 so the light is emitted. In this way, a light emitting device using Si is constructed as in the above-described embodiments. A pair of parallel planes may be formed, and a resonator may be formed between them to perform laser action.

【0053】図7は、図6に示したようなバイポーラト
ランジスタを発光素子として用いた半導体装置の製造方
法を示す。図7(A)は通常のサブコレクタを埋め込ん
だバイポーラトランジスタ構造を示す。
FIG. 7 shows a method of manufacturing a semiconductor device using the bipolar transistor shown in FIG. 6 as a light emitting element. FIG. 7A shows a bipolar transistor structure in which a normal subcollector is embedded.

【0054】p型シリコン基板40表面にサブコレクタ
となるn+ 型領域42を選択的に形成し、その上にn-
型Siのエピタキシャル成長を行ってn+ 型Si領域4
2を埋め込んだn- 型Si領域41を形成する。このn
- 型Si領域41は高抵抗率のコレクタ領域を構成す
る。n- 型Si領域41に選択的にp型不純物をドープ
し、ベース領域となるp型Si領域43を形成する。
[0054] The n + -type region 42 serving as a sub-collector p-type silicon substrate 40 surface is selectively formed, n thereon -
N + type Si region 4 by epitaxially growing type Si
An n type Si region 41 in which 2 is embedded is formed. This n
The- type Si region 41 constitutes a high resistivity collector region. The n type Si region 41 is selectively doped with a p type impurity to form a p type Si region 43 serving as a base region.

【0055】また、このp型Si領域43内にさらに選
択的にn型不純物をドープしてエミッタ領域となるn+
型Si領域44を形成する。また、他の部分において、
表面からサブコレクタとなるn+ 型Si領域42に到達
するn+ 型領域を形成し、コレクタ取り出し領域51を
形成する。
Further, the p + type Si region 43 is further selectively doped with an n type impurity to serve as an emitter region n +.
A type Si region 44 is formed. Also, in other parts,
An n + type region reaching the n + type Si region 42 serving as a subcollector from the surface is formed, and a collector extraction region 51 is formed.

【0056】その後、選択的エッチングを行うことによ
り、n+ 型Si領域44、p型Si領域43、n- 型S
i領域41を取り囲む溝部およびコレクタ取り出し領域
51を取り囲む溝部を形成し、溝部を酸化シリコン等の
絶縁分離領域45で埋め戻す。
After that, selective etching is performed to obtain an n + type Si region 44, ap type Si region 43, and an n type S region.
A trench surrounding the i region 41 and a trench surrounding the collector extraction region 51 are formed, and the trench is backfilled with an insulating isolation region 45 such as silicon oxide.

【0057】このように形成されたバイポーラトランジ
スタ構造表面に、選択的にコレクタ電極47、エミッタ
電極48、ベース電極49を多結晶シリコン等によって
形成する。なお、エミッタ電極48とベース電極49の
間は酸化シリコン膜46で分離する。
On the surface of the bipolar transistor structure thus formed, the collector electrode 47, the emitter electrode 48 and the base electrode 49 are selectively formed of polycrystalline silicon or the like. The emitter electrode 48 and the base electrode 49 are separated by the silicon oxide film 46.

【0058】このようにして、Si基板内にバイポーラ
トランジスタを形成した後、図7(B)に示すように半
導体表面からn+ 型埋込領域42に到達するエッチング
を行い、バイポーラトランジスタ構造側面を露出する溝
部52、53を形成する。これらの溝部52、53に酸
化シリコン等の透明媒質を埋め込むことにより、光導波
路を形成することができる。
After the bipolar transistor is formed in the Si substrate in this manner, etching is performed to reach the n + type buried region 42 from the semiconductor surface as shown in FIG. 7B, and the side surface of the bipolar transistor structure is exposed. Exposed groove portions 52 and 53 are formed. An optical waveguide can be formed by embedding a transparent medium such as silicon oxide in these grooves 52 and 53.

【0059】以上説明したように、Siを用いた半導体
装置において、電子を高エネルギ状態に励起することに
より、伝導帯内でL3 バンドからL1 バンドへの直接遷
移を生じさせ、発光を起こすことができる。
As described above, in a semiconductor device using Si, electrons are excited to a high energy state, which causes a direct transition from the L 3 band to the L 1 band in the conduction band to cause light emission. be able to.

【0060】このようにして生じた発光を、同一基板内
に形成した受光素子で受光すれば、発光素子、受光素子
を備えたSi光半導体装置を構成することができる。S
i半導体装置の高集積化技術を利用することにより、集
積度の高い光半導体装置が提供できる。
When the light emission thus generated is received by the light receiving element formed in the same substrate, a Si optical semiconductor device including the light emitting element and the light receiving element can be constructed. S
An i-semiconductor device highly integrated technology can be used to provide an optical semiconductor device with a high degree of integration.

【0061】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
The present invention has been described above with reference to the embodiments.
The present invention is not limited to these. For example,
It will be apparent to those skilled in the art that various modifications, improvements, combinations and the like can be made.

【0062】[0062]

【発明の効果】Si半導体装置内に発光素子を形成する
ことができるため、発光機能を有するシリコン光半導体
装置が提供される。
Since the light emitting element can be formed in the Si semiconductor device, a silicon optical semiconductor device having a light emitting function is provided.

【0063】シリコン基板上に発光素子、受光素子、電
子回路を集積化することができるため、高集積度の光半
導体装置が提供される。
Since the light emitting element, the light receiving element and the electronic circuit can be integrated on the silicon substrate, a highly integrated optical semiconductor device is provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す。図1(A)は発光機能
を有するMOSトランジスタ構造を示す斜視図、図1
(B)はSiのバンド構造を示すダイヤグラムである。
FIG. 1 shows an embodiment of the present invention. 1A is a perspective view showing a structure of a MOS transistor having a light emitting function, FIG.
(B) is a diagram showing the band structure of Si.

【図2】本発明の実施例を示す。図2(A)は斜視図を
示し、図2(B)は平面図を示す。
FIG. 2 shows an embodiment of the present invention. FIG. 2A shows a perspective view and FIG. 2B shows a plan view.

【図3】図2に示す実施例を製造するための製造方法を
示す。
FIG. 3 shows a manufacturing method for manufacturing the embodiment shown in FIG.

【図4】図2に示す実施例を製造するための製造方法を
示す。
FIG. 4 shows a manufacturing method for manufacturing the embodiment shown in FIG.

【図5】本発明の実施例を示す。図5(A)は平面構造
を示し、図5(B)、(C)は断面構造を示す。
FIG. 5 shows an embodiment of the present invention. 5A shows a planar structure, and FIGS. 5B and 5C show sectional structures.

【図6】本発明の実施例を示す。FIG. 6 shows an embodiment of the present invention.

【図7】図6の構造を製造する製造方法を示す。7 illustrates a manufacturing method for manufacturing the structure of FIG.

【符号の説明】[Explanation of symbols]

10 光出射窓 11 n+ 型Si領域 13 高抵抗領域 15 酸化シリコン膜 17 多結晶Si領域 18 n+ 型Si領域 19 n+ 型Si領域 21 ソース電極 22 ドレイン電極 23 ゲート電極 CAB 共振器 WG 光導波路 47 コレクタ電極 48 エミッタ電極 49 ベース電極10 Light Emitting Window 11 n + Type Si Region 13 High Resistance Region 15 Silicon Oxide Film 17 Polycrystalline Si Region 18 n + Type Si Region 19 n + Type Si Region 21 Source Electrode 22 Drain Electrode 23 Gate Electrode CAB Resonator WG Optical Waveguide 47 collector electrode 48 emitter electrode 49 base electrode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 主電流路を構成するシリコン半導体領域
(11、13、18)と、 前記主電流路に主として電荷キャリアを供給するキャリ
ア供給端子(21)と、 前記主電流路から主として電荷キャリアを引き抜くキャ
リア収集端子(22)と、 前記主電流路内の電位を制御する制御端子(17)と、 前記主電流路の前記制御端子に対応する位置と前記キャ
リア収集端子に対応する位置との間で発生する光を外部
に取り出す光出射窓(10)とを有する半導体装置。
1. A silicon semiconductor region (11, 13, 18) constituting a main current path, a carrier supply terminal (21) for mainly supplying charge carriers to the main current path, and charge carriers mainly from the main current path. Of the carrier collecting terminal (22) for pulling out the electric current, the control terminal (17) for controlling the potential in the main current path, the position corresponding to the control terminal of the main current path, and the position corresponding to the carrier collecting terminal. A semiconductor device having a light exit window (10) through which light generated between the light exits.
【請求項2】 前記シリコン半導体領域は少なくともそ
の両端にn型領域を含み、前記発生する光はシリコンの
伝導帯のL3 バンドからL1 バンドへの直接遷移による
ものである請求項1記載の半導体装置。
2. The silicon semiconductor region includes at least n-type regions at both ends thereof, and the generated light is due to a direct transition from the L 3 band to the L 1 band of the conduction band of silicon. Semiconductor device.
【請求項3】 前記半導体装置は主表面を有するシリコ
ン半導体基板内に形成され、前記光出射窓は前記主表面
に対してほぼ垂直に形成された面で形成された請求項1
ないし2記載の半導体装置。
3. The semiconductor device is formed in a silicon semiconductor substrate having a main surface, and the light exit window is formed by a surface formed substantially perpendicular to the main surface.
The semiconductor device according to any one of claims 1 to 3.
【請求項4】 前記光出射窓は一対の平行平面で形成さ
れ、その間に共振器を画定する請求項1〜3のいずれか
に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the light exit window is formed by a pair of parallel planes, and a resonator is defined between the parallel planes.
【請求項5】 さらに、前記光出射窓に接して配置さ
れ、透明材料で形成され導波路領域(WG)を含む請求
項1〜4のいずれかに記載の半導体装置。
5. The semiconductor device according to claim 1, further comprising a waveguide region (WG) which is disposed in contact with the light exit window and is made of a transparent material.
【請求項6】 前記シリコン半導体領域がユニポーラ型
トランジスタのチャネルを構成する請求項1〜5のいず
れかに記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the silicon semiconductor region forms a channel of a unipolar type transistor.
【請求項7】 前記シリコン半導体領域がバイポーラ型
トランジスタのべース領域、コレクタ領域を構成する請
求項1〜5のいずれかに記載の半導体装置。
7. The semiconductor device according to claim 1, wherein the silicon semiconductor region constitutes a base region and a collector region of a bipolar transistor.
【請求項8】 請求項1記載の半導体装置の前記キャリ
ア供給端子、前記制御端子および前記キャリア収集端子
間に所定の電圧を印加して、前記シリコン半導体領域内
に高電界を発生させ、前記制御端子の制御下でキャリア
のインパクトイオン化を生じさせて電子を伝導帯のL3
バンドに励起させ、伝導帯のL1 バンドに遷移させるこ
とで発光を生じさせる半導体装置の動作方法。
8. The semiconductor device according to claim 1, wherein a predetermined voltage is applied between the carrier supply terminal, the control terminal and the carrier collection terminal to generate a high electric field in the silicon semiconductor region, and the control is performed. Under the control of the terminal, impact ionization of carriers is generated to cause electrons to pass through the conduction band L 3
A method for operating a semiconductor device, which emits light by being excited to a band and transiting to the L 1 band of a conduction band.
JP22407091A 1991-09-04 1991-09-04 Semiconductor device and operating method thereof Withdrawn JPH0563234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22407091A JPH0563234A (en) 1991-09-04 1991-09-04 Semiconductor device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22407091A JPH0563234A (en) 1991-09-04 1991-09-04 Semiconductor device and operating method thereof

Publications (1)

Publication Number Publication Date
JPH0563234A true JPH0563234A (en) 1993-03-12

Family

ID=16808096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22407091A Withdrawn JPH0563234A (en) 1991-09-04 1991-09-04 Semiconductor device and operating method thereof

Country Status (1)

Country Link
JP (1) JPH0563234A (en)

Similar Documents

Publication Publication Date Title
KR100253820B1 (en) Photo detector and method for manufacturing the same
US5292670A (en) Sidewall doping technique for SOI transistors
US4914043A (en) Method of making an integrated light-triggered and light-quenched static induction thyristor
JP2008227474A (en) Semiconductor device
JPH0287684A (en) Integrated pin photo detector and method
US6956255B2 (en) Semiconductor device and drive circuit using the semiconductor devices
JPH08250808A (en) Semiconductor device and its manufacture
US6943390B2 (en) High-gain photodetector with separated PN junction and rare earth doped region and a method of forming the same
KR100977199B1 (en) Light-sensitive component having increased blue sensitivity and production method thereof
US4349906A (en) Optically controlled integrated current diode lasers
US5106765A (en) Process for making a bimos
US4106049A (en) Semiconductor device
US6703647B1 (en) Triple base bipolar phototransistor
JP2006506819A (en) Light emitting semiconductor device and method for manufacturing light emitting semiconductor device
US5389796A (en) Vacuum transistor having an optical gate
JPH06151809A (en) Semiconductor device
JP4127815B2 (en) Avalanche photodiode
JPH0563234A (en) Semiconductor device and operating method thereof
US6063644A (en) Light-emitting element and array with etched surface, and fabrication method thereof
JPH0846237A (en) Silicon light-emitting diode
JPH10209411A (en) Semiconductor device and manufacture thereof
JPS5914180B2 (en) photodetector cell
KR19990065744A (en) Bipolar transistor having a diode between a collector and an emitter and a manufacturing method thereof
JP2000124496A (en) Semiconductor light reception device and its manufacture
JPH0644617B2 (en) Method of manufacturing integrated circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203