JPH0562988A - Semiconductor output circuit - Google Patents
Semiconductor output circuitInfo
- Publication number
- JPH0562988A JPH0562988A JP22283491A JP22283491A JPH0562988A JP H0562988 A JPH0562988 A JP H0562988A JP 22283491 A JP22283491 A JP 22283491A JP 22283491 A JP22283491 A JP 22283491A JP H0562988 A JPH0562988 A JP H0562988A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- output
- transistor
- output circuit
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置に
おける半導体出力回路に関し、特にバイポーラトランジ
スタを有する半導体出力回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor output circuit in a semiconductor integrated circuit device, and more particularly to a semiconductor output circuit having a bipolar transistor.
【０００２】[0002]
【従来の技術】図１は従来のこのような半導体出力回路
の回路図であり、図中Ｔｒ1 はベース領域11とコレクタ
領域12とエミッタ領域13とを有するバイポーラトランジ
スタである。ベース領域11と入力端子14とが結線されて
おり、また、エミッタ領域13と出力端子15とが結線され
ている。コレクタ領域12には電源電圧Ｖccが印加されて
いる。2. Description of the Related Art FIG. 1 is a circuit diagram of such a conventional semiconductor output circuit, in which Tr1 is a bipolar transistor having a base region 11, a collector region 12 and an emitter region 13. The base region 11 and the input terminal 14 are connected, and the emitter region 13 and the output terminal 15 are connected. A power supply voltage Vcc is applied to the collector region 12.
【０００３】次に、動作について説明する。入力端子14
に電流が流れていない場合には、バイポーラトランジス
タＴｒ1 がオフ状態であるので出力端子15は“Ｌ”状態
となる。そして、入力端子14に電流が流れた場合には、
バイポーラトランジスタＴｒ1 がオン状態となって出力
端子15は“Ｈ”状態となる。出力回路にバイポーラトラ
ンジスタＴｒ1 を使用しているので、動作時のオン電流
が大きいことに特徴がある。Next, the operation will be described. Input terminal 14
When no current is flowing to the output terminal 15, the bipolar transistor Tr1 is in the off state, so that the output terminal 15 is in the "L" state. When a current flows through the input terminal 14,
The bipolar transistor Tr1 is turned on and the output terminal 15 is turned to "H" state. Since the bipolar transistor Tr1 is used in the output circuit, it is characterized by a large on-current during operation.
【０００４】[0004]
【発明が解決しようとする課題】従来の半導体出力回路
は以上のように構成されているので、充放電の際の電荷
変動が大きく、電源電圧の変動が起こって電源ノイズが
発生するという課題がある。特に、このような出力回路
を多数備えた場合には、この電源ノイズが多重化して動
作不良となることがある。また、その出力は急峻に立ち
上がるので、リンギングを起こすという課題もある。Since the conventional semiconductor output circuit is constructed as described above, there is a problem in that the charge fluctuations during charge / discharge are large and the power supply voltage fluctuates to generate power supply noise. is there. In particular, when a large number of such output circuits are provided, this power supply noise may be multiplexed and malfunction may occur. Further, since the output thereof rises sharply, there is a problem of causing ringing.
【０００５】本発明はかかる事情に鑑みてなされたもの
であり、出力の急峻な立ち上がりをなくして、電源ノイ
ズを低減できると共にリンギングの発生を防止できる半
導体出力回路を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor output circuit capable of eliminating the sharp rise of the output, reducing the power supply noise, and preventing the ringing.
【０００６】[0006]
【課題を解決するための手段】本発明に係る半導体出力
回路は、マルチエミッタトランジスタを用い、このマル
チエミッタトランジスタの少なくとも１つのエミッタ領
域と出力端子との間に抵抗等のインピーダンス素子を介
装してあることを特徴とする。A semiconductor output circuit according to the present invention uses a multi-emitter transistor, and an impedance element such as a resistor is interposed between at least one emitter region of the multi-emitter transistor and an output terminal. It is characterized by being present.
【０００７】[0007]
【作用】本発明の半導体出力回路では、エミッタ領域と
出力端子との間に介装されたインピーダンス素子によ
り、出力の急峻な立ち上がりが防止される。インピーダ
ンス素子を介装しているエミッタ領域においては、オン
し始める時間は何も介装しない場合に比べて遅延する
が、インピーダンス素子を介装しない他のエミッタ領域
においてはこのような遅延はなく、全体としてオン，オ
フ動作時間に問題は生じない。In the semiconductor output circuit of the present invention, a steep rise of the output is prevented by the impedance element interposed between the emitter region and the output terminal. In the emitter region in which the impedance element is interposed, the time to start turning on is delayed as compared with the case in which nothing is interposed, but there is no such delay in other emitter regions in which the impedance element is not interposed, There is no problem in the on / off operation time as a whole.
【０００８】[0008]
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings showing the embodiments thereof.
【０００９】図２は本発明に係る半導体出力回路の回路
図であり、図中Ｔｒ2は半導体出力回路に設けられたマ
ルチエミッタトランジスタである。マルチエミッタトラ
ンジスタＴｒ2 は、ベース領域１とコレクタ領域２とマ
ルチエミッタ領域３とを有しており、例えば本実施例で
は２個のエミッタ領域3a,3bを有している。ベース領域
１と入力端子４とが結線されており、コレクタ領域２に
は電源電圧Ｖccが印加されている。マルチエミッタ領域
３の一方のエミッタ領域3aと出力端子５とは、インピー
ダンス素子である抵抗６をその中間に介在して接続され
ている。他方のエミッタ領域3bと出力端子５とは、その
中間に何も介在させることなく直接に接続されている。FIG. 2 is a circuit diagram of a semiconductor output circuit according to the present invention. In the figure, Tr2 is a multi-emitter transistor provided in the semiconductor output circuit. The multi-emitter transistor Tr2 has a base region 1, a collector region 2 and a multi-emitter region 3, and for example, in the present embodiment it has two emitter regions 3a and 3b. The base region 1 and the input terminal 4 are connected to each other, and the power source voltage Vcc is applied to the collector region 2. One emitter region 3a of the multi-emitter region 3 and the output terminal 5 are connected to each other with a resistor 6, which is an impedance element, interposed therebetween. The other emitter region 3b and the output terminal 5 are directly connected to each other without any intervening intermediate portion.
【００１０】次に、動作について説明する。入力端子４
に電流が流れていない場合には、マルチエミッタトラン
ジスタＴｒ2 がオフ状態であるので出力端子５は“Ｌ”
状態となる。そして、入力端子４に電流が流れた場合に
は、マルチエミッタトランジスタＴｒ2 がオン状態とな
って出力端子５は“Ｈ”状態となる。この際、抵抗６と
接続していないエミッタ領域3bが先にオン状態となり、
次いで抵抗６と接続しているエミッタ領域3aがオン状態
となる。この結果、全体として、出力は急峻には立ち上
がらず、所望の速度にてオン状態となる。Next, the operation will be described. Input terminal 4
When no current is flowing to the output terminal 5, the multi-emitter transistor Tr2 is in the off state, so the output terminal 5 is "L".
It becomes a state. Then, when a current flows to the input terminal 4, the multi-emitter transistor Tr2 is turned on and the output terminal 5 is set to the "H" state. At this time, the emitter region 3b not connected to the resistor 6 is turned on first,
Then, the emitter region 3a connected to the resistor 6 is turned on. As a result, the output does not rise steeply as a whole, and turns on at a desired speed.
【００１１】ところで、トランジスタがマルチエミッタ
型でなく、１個のエミッタ領域と出力端子との間にイン
ピーダンス素子（抵抗）を介装する構成も考えられる。
この場合には、オンし始める時間が従来例より遅くなる
ので、出力の急峻な立ち上がりを防止することは可能で
あるが、この遅延時間が長すぎて高速のオン，オフ動作
を行えないという問題がある。これと比較して本実施例
では、抵抗６を接続した一方のエミッタ領域3aではオン
し始める時間は遅延することになるが、他方のエミッタ
領域3bでは抵抗に接続されていないのでこのような遅延
時間はなく、全体として高速のオン，オフ動作を行うこ
とも可能である。By the way, it is conceivable that the transistor is not of the multi-emitter type, and an impedance element (resistor) is interposed between one emitter region and the output terminal.
In this case, since the time to start turning on becomes slower than that of the conventional example, it is possible to prevent a steep rise of the output, but this delay time is too long to perform high-speed on / off operation. There is. In comparison with this, in this embodiment, one emitter region 3a to which the resistor 6 is connected delays the time to start turning on, but the other emitter region 3b is not connected to the resistor, and thus such a delay occurs. There is no time, and it is possible to perform high-speed on / off operation as a whole.
【００１２】また、トランジスタがマルチエミッタ型で
なく、エミッタ領域にインピーダンス素子（抵抗）を接
続させたトランジスタとエミッタ領域にインピーダンス
素子（抵抗）を接続させないトランジスタとを並列に接
続した構成も考えられる。このような構成では、出力の
急峻な立ち上がりの防止のために、複数のトランジスタ
を半導体基板上に設けることになるので、高集積化には
逆行するという問題がある。これと比較して本実施例で
は、１個のトランジスタを設けることによって出力の急
峻な立ち上がりを防止できるので、集積度を低下させる
ことはない。It is also conceivable that the transistor is not a multi-emitter type, and that a transistor having an impedance element (resistor) connected to the emitter region and a transistor having no impedance element (resistance) connected to the emitter region are connected in parallel. In such a configuration, since a plurality of transistors are provided on the semiconductor substrate in order to prevent a steep rise of the output, there is a problem that it goes against high integration. In contrast to this, in the present embodiment, the provision of one transistor can prevent a steep rise of the output, so that the degree of integration is not reduced.
【００１３】なお、上述した実施例では、２個のエミッ
タ領域が存在する場合について説明したが、３個以上の
エミッタ領域を有するマルチエミッタトランジスタを用
い、少なくとも１個のエミッタ領域と出力端子との間に
インピーダンス素子（抵抗）を設ける構成としても同様
の効果を奏することは勿論である。In the above embodiment, the case where two emitter regions are present has been described, but a multi-emitter transistor having three or more emitter regions is used and at least one emitter region and an output terminal are provided. Of course, the same effect can be obtained even if an impedance element (resistor) is provided between them.
【００１４】[0014]
【発明の効果】以上のように本発明の半導体出力回路で
は、マルチエミッタトランジスタの少なくとも１個のエ
ミッタ領域と出力端子との間にインピーダンス素子を介
装したので、出力の急峻な立ち上がりを抑制することが
でき、電源ノイズの低減及びリンギングの発生防止を実
現できる等、本発明は優れた効果を奏する。As described above, in the semiconductor output circuit of the present invention, since the impedance element is interposed between at least one emitter region of the multi-emitter transistor and the output terminal, a steep rise of the output is suppressed. The present invention has excellent effects such as reduction of power supply noise and prevention of ringing.
【図１】従来の半導体出力回路の回路図である。FIG. 1 is a circuit diagram of a conventional semiconductor output circuit.
【図２】本発明の半導体出力回路の回路図である。FIG. 2 is a circuit diagram of a semiconductor output circuit of the present invention.
１ ベース領域 ２ コレクタ領域 ３ マルチエミッタ領域 3a エミッタ領域 3b エミッタ領域 ４ 入力端子 ５ 出力端子 ６ 抵抗 Ｔｒ2 マルチエミッタトランジスタ 1 base region 2 collector region 3 multi-emitter region 3a emitter region 3b emitter region 4 input terminal 5 output terminal 6 resistor Tr2 multi-emitter transistor
Claims (1)
ているトランジスタを有する半導体出力回路において、
前記トランジスタは複数のエミッタ領域を有するマルチ
エミッタトランジスタであり、該マルチエミッタトラン
ジスタの少なくとも１つのエミッタ領域はインピーダン
ス素子を介して前記出力端子に接続していることを特徴
とする半導体出力回路。1. A semiconductor output circuit having a transistor whose emitter region is connected to an output terminal,
The semiconductor output circuit is characterized in that the transistor is a multi-emitter transistor having a plurality of emitter regions, and at least one emitter region of the multi-emitter transistor is connected to the output terminal via an impedance element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22283491A JPH0562988A (en) | 1991-09-03 | 1991-09-03 | Semiconductor output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22283491A JPH0562988A (en) | 1991-09-03 | 1991-09-03 | Semiconductor output circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562988A true JPH0562988A (en) | 1993-03-12 |
Family
ID=16788645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22283491A Pending JPH0562988A (en) | 1991-09-03 | 1991-09-03 | Semiconductor output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562988A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049879B2 (en) | 2002-07-12 | 2006-05-23 | Denso Corporation | Power supply circuit with control of rise characteristics of output voltage |
-
1991
- 1991-09-03 JP JP22283491A patent/JPH0562988A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049879B2 (en) | 2002-07-12 | 2006-05-23 | Denso Corporation | Power supply circuit with control of rise characteristics of output voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751410A (en) | Complementary bi-mis gate circuit | |
| US5489866A (en) | High speed and low noise margin schmitt trigger with controllable trip point | |
| JPH06131068A (en) | Constant voltage circuit | |
| JPH0529169B2 (en) | ||
| JP2004229193A (en) | Semiconductor device | |
| JPH0562988A (en) | Semiconductor output circuit | |
| KR940005975B1 (en) | Output circuit | |
| JP3250169B2 (en) | Switch having a first switching element configured as a bipolar transistor | |
| JPH07191065A (en) | Integrated comparator circuit | |
| JPH04227326A (en) | Hysteresis ttl buffer circuit for high-speed inversion | |
| JPS6281120A (en) | Semiconductor device | |
| US5256917A (en) | ECL logic gate with voltage protection | |
| US5319262A (en) | Low power TTL/CMOS receiver circuit | |
| JPH09214324A (en) | Cmos logic circuit | |
| JPH11243639A (en) | Semiconductor circuit | |
| JPH05101673A (en) | Program circuit | |
| US5287021A (en) | Low noise BICMOS circuit | |
| JPS58103230A (en) | Switching circuit | |
| JPS5915331A (en) | Logical gate circuit | |
| JP2927997B2 (en) | TTL circuit noise prevention circuit | |
| JPH05167407A (en) | Semiconductor device | |
| JPS6110315A (en) | Semiconductor integrated circuit device | |
| JPH05128874A (en) | Output circuit for semiconductor integrated circuit device | |
| JP3847787B2 (en) | Current one-shot circuit | |
| JPH01110748A (en) | Semiconductor device |