JPH0556561A - Power controller - Google Patents
Power controllerInfo
- Publication number
- JPH0556561A JPH0556561A JP3216795A JP21679591A JPH0556561A JP H0556561 A JPH0556561 A JP H0556561A JP 3216795 A JP3216795 A JP 3216795A JP 21679591 A JP21679591 A JP 21679591A JP H0556561 A JPH0556561 A JP H0556561A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- control unit
- control
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、情報処理装置等に使用
される電源装置に係り、さらに詳しくはシステムの電源
を制御する電源制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device used in an information processing device and the like, and more particularly to a power supply control device for controlling the power supply of a system.
【０００２】[0002]
【従来の技術】近年、情報処理装置は２４時間運転がな
され、高い信頼性、保守性が要求されている。図５は従
来の電源装置の説明図である。電源装置は電源部５，６
と電源制御装置７により構成されている。なお、電源制
御装置７内には電源制御部８を有し、この電源制御部８
の制御によって電源部５，６を制御している。この電源
部５，６は冗長化されており、一方の電源がダウンして
も他方の電源を動作させ、電源部の信頼性の向上を図っ
ている。2. Description of the Related Art In recent years, information processing apparatuses have been operated for 24 hours and are required to have high reliability and maintainability. FIG. 5 is an explanatory diagram of a conventional power supply device. The power supply unit is a power supply unit 5, 6
And a power supply control device 7. It should be noted that the power control device 7 has a power control unit 8 and the power control unit 8
The power supplies 5 and 6 are controlled by the control of. The power supply units 5 and 6 are made redundant so that even if one power supply goes down, the other power supply is operated to improve the reliability of the power supply unit.
【０００３】図６は従来の電源制御装置の構成図であ
る。電源制御部８はマイクロプロセッサ（ＭＰＵ）９と
ランダムアクセスメモリ（ＲＡＭ）１０と、リードオン
リメモリ（ＲＯＭ）１１とシステム制御ユニット（ＳＣ
Ｕ）１２とからなる。マイクロプロセッサ９はリードオ
ンリメモリ１１内に格納されているプログラムを読み出
し、そのプログラムに従って実行する。このプログラム
には電源部５，６に対する制御プログラムが設けられて
おり、電源部５，６から出力される状態通知信号を特定
のＳＣＵアドレスから読み出して状態を判別し、その状
態に対応して電源部５，６に対し駆動信号を与えてい
る。FIG. 6 is a block diagram of a conventional power supply control device. The power supply control unit 8 includes a microprocessor (MPU) 9, a random access memory (RAM) 10, a read only memory (ROM) 11, and a system control unit (SC).
U) 12. The microprocessor 9 reads the program stored in the read-only memory 11 and executes it according to the program. This program is provided with a control program for the power supply units 5 and 6, which reads the status notification signal output from the power supply units 5 and 6 from a specific SCU address to determine the status, and supplies the power supply corresponding to the status. Drive signals are supplied to the units 5 and 6.
【０００４】また、電源制御部８にはパネル１３が接続
しており、このパネルによって例えばメンテナンス等に
よる一時的な電源オフを行うことができる。また、上位
装置、下位装置への信号もＳＣＵを介して伝送され、さ
らには他筺体の電源装置等もこの電源制御部８によって
制御される。すなわち、電源における総合的な制御をこ
の電源制御部８によって行う。Further, a panel 13 is connected to the power control unit 8, and the panel can be used to temporarily turn off the power for maintenance or the like. Further, signals to the higher-level device and the lower-level device are also transmitted through the SCU, and the power supply device of another housing is also controlled by the power supply control unit 8. That is, the power supply control unit 8 performs comprehensive control of the power supply.
【０００５】[0005]
【発明が解決しようとする課題】前述したような電源制
御部８においては、電源部５，６は複数設けられて冗長
化している。この冗長化によって信頼性は向上している
が、電源制御部８は１台しか設けられておらず、電源制
御部８に一時的な障害が発生した場合には電源制御部８
の再立ち上げによって装置全体にその影響を及ぼしてし
まうという問題を有していた。In the power supply control unit 8 as described above, a plurality of power supply units 5 and 6 are provided for redundancy. Although the reliability is improved by this redundancy, only one power supply control unit 8 is provided, and when the power supply control unit 8 has a temporary failure, the power supply control unit 8 is provided.
There was a problem that the restart of the device would affect the entire device.
【０００６】しかしながら、システムからは装置全体に
影響を及ぼすことなく動作可能であることが要求され、
また固定障害の場合には運転装置８中に交換可能である
ことが要求されている。However, the system is required to be operable without affecting the entire device,
In the case of a fixed fault, it is required to be replaceable in the driving device 8.
【０００７】さらには、上記電源制御部８に障害が発生
した場合には、その障害が冗長化された全ての電源に及
ぶため、情報処理装置の障害として現われ継続運転が困
難であった。Further, when a failure occurs in the power supply control section 8, the failure extends to all redundant power supplies, so that it appears as a failure of the information processing apparatus and continuous operation is difficult.
【０００８】本発明は電源制御部８を冗長化する電源制
御装置を提供することを目的とする。An object of the present invention is to provide a power supply control device for making the power supply control section 8 redundant.
【０００９】[0009]
【課題を解決するための手段】複数の電源制御部１−
１，１−２，・・・，１−ｎは電源３を制御する制御信
号を出力する。共通制御部２は前記電源制御部１−１，
１−２，・・・，１−ｎのそれぞれの制御信号が加わり
少なくとも１個の制御信号が前記電源３の運転継続を指
示している際には前記電源３の運転継続信号を出力す
る。Means for Solving the Problems A plurality of power supply control units 1-
1, 1-2, ..., 1-n output control signals for controlling the power supply 3. The common control unit 2 is the power supply control unit 1-1,
When each of the control signals 1-2, ..., 1-n is added and at least one control signal instructs to continue the operation of the power supply 3, the operation continuation signal of the power supply 3 is output.
【００１０】例えばこの共通制御部２は電源制御部１−
１，１−２，・・・，１−ｎの制御信号を記憶するレジ
スタと、該レジスタの出力が加わりオア論理を求めて電
源に加えるオアゲートよりなる。For example, the common control unit 2 is a power supply control unit 1-
1, 1-2, ..., 1-n, and a register for storing control signals and an OR gate to which the output of the register is added to obtain OR logic and which is added to the power supply.
【００１１】[0011]
【作用】複数の電源制御部１−１，１−２，・・・，１
−ｎからの制御信号は共通制御部２に集められる。共通
制御部２は電源制御部１−１，１−２，・・・，１−ｎ
からの制御信号に基づき電源部３に対して制御信号を出
力する。例えば、電源制御部１−１，１−２，・・・，
１−ｎのいずれか１個でも電源部の運転継続を指示して
いれば共通制御部２は電源部３に対して運転継続を指示
する制御信号を出力する。Operation: A plurality of power supply control units 1-1, 1-2, ..., 1
The control signal from -n is collected in the common control unit 2. The common control unit 2 includes power supply control units 1-1, 1-2, ..., 1-n.
The control signal is output to the power supply unit 3 based on the control signal from the. For example, the power supply control units 1-1, 1-2, ...
If any one of 1-n has instructed to continue the operation of the power supply unit, the common control unit 2 outputs a control signal for instructing the power supply unit 3 to continue the operation.
【００１２】また、ＣＥによる交換時や修理後の電源制
御部１−１，１−２，・・・，１−ｎの立ち上げ時も、
共通制御部２は電源の運転をレジスタで記憶しており、
電源部３に対して電源の運転を連続的に指示することが
できる。Further, at the time of replacement by CE or when starting the power supply control units 1-1, 1-2, ..., 1-n after repair,
The common control unit 2 stores the operation of the power supply in a register,
It is possible to continuously instruct the power supply unit 3 to operate the power supply.
【００１３】[0013]
【実施例】以下、図面を用いて本発明を詳細に説明す
る。図２は本発明の実施例の構成図である。２台の電源
制御部２１，２２は電源部２３，２４を制御する回路で
ある。なお、電源制御部２１，２２並びに電源部２３，
２４はそれぞれ冗長化されたものである。共通制御部２
５はレジスタ２６，２７とオアゲート２８とよりなりこ
のセットが２組設けられている。The present invention will be described in detail below with reference to the drawings. FIG. 2 is a block diagram of an embodiment of the present invention. The two power supply control units 21 and 22 are circuits that control the power supply units 23 and 24. The power supply control units 21 and 22 and the power supply unit 23,
Reference numerals 24 are redundant. Common control unit 2
Reference numeral 5 is composed of registers 26 and 27 and an OR gate 28, and two sets of this set are provided.
【００１４】電源制御部２１より入力する電源部２４に
対する制御信号はレジスタ２６に、また電源制御部２２
より入力する電源部２４に対する制御信号はレジスタ２
７にそれぞれ加わり格納される。A control signal input from the power supply control unit 21 to the power supply unit 24 is sent to the register 26 and a power supply control unit 22.
The control signal for the power supply unit 24 input from the register 2 is
7 are added and stored.
【００１５】そして、レジスタ２６，２７の出力はオア
ゲート２８を介し電源部２４に出力される。レジスタ２
６，２７にはリセット信号端子が設けられ、図示しない
が他のシステムよりリセットが加わった時にレジスタの
出力を０とする構成となっている。電源制御部２１，２
２からはそのリセット指示は加えないので、電源制御部
２１，２２が例えば一方が暴走、更には共に暴走が発生
してもレジスタ２６，２７の内容には変化はなく、電源
部２４は通常の動作を持続する。The outputs of the registers 26 and 27 are output to the power supply section 24 via the OR gate 28. Register 2
6 and 27 are provided with reset signal terminals, and the output of the register is set to 0 when reset is applied from another system (not shown). Power control unit 21,2
Since the reset instruction is not added from No. 2, the contents of the registers 26 and 27 are not changed even if one of the power supply control units 21 and 22 is out of control, and further both run out, and the power supply unit 24 is in the normal state. Continue to move.
【００１６】また更にレジスタ２６やレジスタ２７の一
方が電源制御部２１，２２等の異常によってその記憶す
る内容が変えられたとしても、例えば“０”になったと
しても一方が１であるため電源部２４には“１”が加わ
り動作を継続する。また、この上述した回路は電源部２
３に対応しても同様に設けられ、さらに電源制御部２
１，２２はこの電源部２３をも制御する。この制御も前
述した電源部２４の制御と同様である。Further, even if the contents stored in one of the registers 26 and 27 is changed due to an abnormality in the power supply control units 21, 22 or the like, for example, even if it becomes "0", one of them is "1" so that the power is supplied. "1" is added to the section 24 to continue the operation. In addition, the above-mentioned circuit is the power supply unit 2
3 is also provided similarly, and the power supply control unit 2
Reference numerals 1 and 22 also control the power supply unit 23. This control is also similar to the control of the power supply unit 24 described above.
【００１７】図３は電源制御装置の構成図である。電源
制御部３０は図６に示す従来の構成と同様であり、図３
に示すごとく、マイクロプロセッサ（ＭＰＵ）３１、ラ
ンダムアクセスメモリ３２、リードオンリメモリ３３、
システム制御ユニット３４からなる。FIG. 3 is a block diagram of the power supply controller. The power supply control unit 30 has the same configuration as the conventional configuration shown in FIG.
, A microprocessor (MPU) 31, a random access memory 32, a read only memory 33,
It comprises a system control unit 34.
【００１８】電源制御部３０はＭＰＵ３１がＲＯＭ３３
内に格納されたプログラムを読み出しそれに従って制御
を行う。電源部２３，２４に対する制御はＭＰＵのアド
レス空間に割りつけられたＳＣＵ内の制御レジスタへの
命令の書き込み、そしてＳＣＵ３４が制御信号を出力す
ることで行われる。In the power supply control unit 30, the MPU 31 has a ROM 33.
The program stored in is read out and control is performed according to it. Control of the power supply units 23 and 24 is performed by writing an instruction into a control register in the SCU allocated to the address space of the MPU, and by the SCU 34 outputting a control signal.
【００１９】電源制御部３０の状態や、操作パネル３５
からのパワーオン／オフ信号は、ＳＣＵ３４内に割りつ
けられたレジスタを読み出することによって知ることが
できる。そしてこの読み出した制御信号によってパネル
からの制御で電源部２３，２４を制御する。一方、他筺
体の通信や上位装置／下位装置との通信もＳＣＵ３４を
介して行われ、複数の筺体からなるシステムの電源制御
を行う。The state of the power control unit 30 and the operation panel 35
The power on / off signal from the can be found by reading the register allocated in the SCU 34. Then, the power supply units 23 and 24 are controlled by the panel according to the read control signal. On the other hand, communication with other housings and communication with upper / lower devices are also performed via the SCU 34 to control the power supply of the system including a plurality of housings.
【００２０】電源部２３，２４は前述した如く多重化さ
れており、制御信号は電源制御部３０から個々に出力さ
れる。また電源部２３，２４の状態を通知する信号も個
別に接続されている。従って、電源部２３，２４の個々
の状態は他の電源部の状態とは独立に制御することがで
きる。The power supplies 23 and 24 are multiplexed as described above, and the control signals are individually output from the power supply controller 30. Further, signals for notifying the states of the power supply units 23 and 24 are also individually connected. Therefore, the individual states of the power supply units 23 and 24 can be controlled independently of the states of the other power supply units.
【００２１】さらには筺体内のユニットへの電流供給は
各電源部から冗長に行われいるため電源部２３，２４の
いずれか１個の障害に対しては電流供給に障害がないよ
うになされている。Furthermore, since the current supply to the units in the housing is redundantly performed from the respective power supply units, the current supply is not obstructed with respect to any one of the power supply units 23 and 24. There is.
【００２２】電源制御部３０も冗長化されており（３
０，３０′）、お互いに直接接続されている部分がな
く、電源制御が各電源制御部３０に搭載されたリードオ
ンリメモリ３３内のメモリから読み出したプログラムに
従って行われる。すなわち自立系の動作状態が他系の電
源制御部の動作に影響を及ぼすことなく動作する。従っ
て電源制御部の立ち上げ等の初期状態の一致が必要な場
合を除けば基本的に電源部２３，２４の状態によっての
み電源制御部３０，３１の内部状態が決定され、他系の
電源制御部の動作状態によらず並列に独立して動作可能
である。すなわち、前述の電源制御部３０，３０′の制
御信号は共通制御部３６に加わり、共通制御部３６の動
作によって電源部は冗長に制御される。The power supply controller 30 is also made redundant (3
0, 30 '), there is no portion directly connected to each other, and power supply control is performed according to the program read from the memory in the read-only memory 33 mounted on each power supply control unit 30. That is, the operating state of the independent system operates without affecting the operation of the power supply control units of other systems. Therefore, the internal states of the power supply control units 30 and 31 are basically determined only by the states of the power supply units 23 and 24, except when the initial states such as the start-up of the power supply control unit are required to be matched, and the power control of other systems is controlled. It can operate independently in parallel regardless of the operating state of the parts. That is, the control signals of the power supply control units 30 and 30 'described above are applied to the common control unit 36, and the operation of the common control unit 36 redundantly controls the power supply unit.
【００２３】例えばパネル３５からパワーオン信号が出
力されたことを検出すると、ＳＣＵ３４内の電源制御レ
ジスタに対して運転指示の書き込みをＭＰＵ３１は行
う。ＳＣＵ３４はＭＰＵ３１からのこの書き込みが電源
制御空間であることを認識し、共通制御部２５との間に
張られたバス上にアドレス及びデータを出力しデータの
書き込みを指示する。共通制御部２５ではこのバスのア
ドレスをデコードし、与えられたデータを規定のレジス
タに書き込む。レジスタの出力は他系の対応するレジス
タの出力との論理和が取られ、電源の運転指示信号とし
て電源部に接続される。For example, when it is detected that the power-on signal is output from the panel 35, the MPU 31 writes the operation instruction in the power control register in the SCU 34. The SCU 34 recognizes that this writing from the MPU 31 is a power supply control space, outputs an address and data on a bus provided between the SCU 34 and the common control unit 25, and instructs writing of data. The common control unit 25 decodes the address of this bus and writes the given data in a prescribed register. The output of the register is logically ORed with the output of the corresponding register of the other system, and is connected to the power supply unit as an operation instruction signal of the power supply.
【００２４】電源制御部３０，３０′が各電源部に対し
て個別に運転指示を行うことを可能とするため、共通制
御部２５の電源制御のための各レジスタは片系あたりに
必要とする電源部の個数だけ設けられらる。Since the power supply control units 30 and 30 'can individually give operation instructions to each power supply unit, each register for power supply control of the common control unit 25 is required for each system. There are as many power supplies as there are.
【００２５】図４は共通制御部２５の詳細な構成図であ
る。電源制御部３０，３０′からは共通制御部２５に対
するデータバスとアドレスバスがそれぞれ出力されてお
り、電源制御部３０のデータバスはセレクタ３７に、ア
ドレスバスはデコーダ３８に加わる。アドレスバスには
どのレジスタにデータを格納するかを指示するアドレス
信号が加わり、デコーダ３８はその指示に従ってセレク
タ３７を切り替える。例えばレジスタ２６への指示であ
るならば、セレクタ３７にレジスタ２６を選択し、デー
タバスに加える信号をそのレジスタ２６に出力する。電
源制御部３０′のデータバスとアドレスバスも同様であ
り、セレクタ３７′，３８′によって選択的にレジスタ
２７，２７′に出力される。FIG. 4 is a detailed block diagram of the common control unit 25. A data bus and an address bus for the common control unit 25 are output from the power supply control units 30 and 30 ', respectively, and the data bus of the power supply control unit 30 is added to the selector 37 and the address bus is added to the decoder 38. An address signal for instructing which register to store data is added to the address bus, and the decoder 38 switches the selector 37 according to the instruction. For example, if it is an instruction to the register 26, the selector 37 is selected and the signal to be added to the data bus is output to the register 26. The data bus and the address bus of the power supply control unit 30 'are also the same, and are selectively output to the registers 27, 27' by the selectors 37 ', 38'.
【００２６】上述した制御によってデータバスのデータ
はレジスタ２６，２７やレジスタ２６′，２７′に格納
される。そして格納されたデータは出力され、オアゲー
ト２８，２８′に加わる。その一方が例えばリセットや
障害等によって変更されても電源部２３，２４は正常に
動作する。The data of the data bus is stored in the registers 26, 27 and the registers 26 ', 27' by the above-mentioned control. The stored data is then output and added to the OR gates 28 and 28 '. Even if one of them is changed due to a reset or a failure, the power supply units 23 and 24 operate normally.
【００２７】１個の電源制御部が抜かれ、共通制御部２
５から切り離された場合は電源制御レジスタに対してリ
セット信号が印加され、レジスタの出力は０になる。し
かし、電源制御部が電源部の運転中に抜き去された場合
でも、他系の電源制御部が電源の運転を指示する１をレ
ジスタに書き込んでいる限り電源は運転を継続する。One power control unit is removed and the common control unit 2
When separated from 5, the reset signal is applied to the power supply control register, and the output of the register becomes 0. However, even if the power supply control unit is removed during the operation of the power supply unit, the power supply continues to operate as long as the power supply control unit of the other system writes 1 instructing the operation of the power supply in the register.
【００２８】さらに詳細に説明する。電源制御部３０，
３１は二重化され、共通制御部２５内のレジスタ２６，
２６′、レジスタ２７，２７′にはそれぞれ対応する電
源制御部３０，３１からクロックが図示しないが供給さ
れている。電源部への運転を指示する場合には、電源制
御部３０，３１がその配下のレジスタの電源部の運転を
指示するビットに１を書き込むことによって行われ、電
源部の運転停止はこのビットに０を書き込むことで行わ
れる。レジスタに格納されたビットの値は論理和がとら
れて電源部に対し制御信号として出力される。A more detailed description will be given. Power control unit 30,
31 is duplicated, and registers 26 in the common control unit 25,
Clocks (not shown) are supplied to 26 'and registers 27, 27' from the corresponding power supply control units 30, 31 respectively. When instructing the operation to the power supply unit, the power supply control units 30 and 31 write 1 to the bit instructing the operation of the power supply unit of the registers under the power supply control unit, and the operation stop of the power supply unit is performed in this bit. This is done by writing 0. The values of the bits stored in the register are ORed and output as a control signal to the power supply unit.
【００２９】制御信号は出力“１”で電源部の運転を、
出力“０”で運転の停止を指示しており、共通制御部か
ら電源部に対し出力される信号はレジスタ２６とレジス
タ２７との論理和をとっているので電源制御部１，２の
両方が電源部の運転停止を意味する０を該当するレジス
タに書き込まない限り電源部は運転を継続する。The control signal outputs "1" to operate the power supply unit.
The output “0” indicates the stop of the operation, and the signal output from the common control unit to the power supply unit is the logical sum of the register 26 and the register 27. The power supply unit continues to operate unless 0 is written in the corresponding register, which means that the power supply unit has stopped operating.
【００３０】一方、電源制御部はそれ自身の障害のため
に誤って当該レジスタに０を書き込んだ場合でも電源部
に対して運転停止を意味する０が出力されず、電源切断
には至らない。電源制御部３０，３１が障害を検出した
場合、もしくは電源制御部が取り外された場合には対応
するリセット信号が入力され、レジスタがリセットされ
るが、どちらか一方の電源制御部が正常に動作していれ
ば電源部は運転を継続する。On the other hand, even if the power supply control unit erroneously writes 0 in the register due to its own failure, the power supply unit does not output 0, which means an operation stop, and the power supply is not cut off. When the power supply control unit 30 or 31 detects a failure, or when the power supply control unit is removed, the corresponding reset signal is input and the register is reset, but one of the power supply control units operates normally. If so, the power supply unit continues to operate.
【００３１】以上、本発明の実施例を用いて詳細に説明
したが、本実施例によれば、レジスタ２６，２７の出力
をオアゲートに加えているが、本発明はこれに限るもの
ではなく、例えば“０”で動作、“１”で運転の停止で
あるならばアンドゲートでもよい。さらには、電源部の
論理によってはノアゲートやナンドゲートでもよい。The embodiment of the present invention has been described in detail above. According to the present embodiment, the outputs of the registers 26 and 27 are added to the OR gate. However, the present invention is not limited to this. For example, an AND gate may be used if the operation is "0" and the operation is stopped when "1". Further, a NOR gate or a NAND gate may be used depending on the logic of the power supply unit.
【００３２】[0032]
【発明の効果】以上本発明によれば、個々の電源制御部
は独立して動作しており、冗長化しているため、１個の
電源制御部の障害が装置全体の運転に影響を及ぼすこと
はなく信頼性を向上している。また、電源装置の運転中
に電源制御部の交換が可能であり、電源装置の保守性の
向上に効果が有する。As described above, according to the present invention, each power supply control unit operates independently and is made redundant, so that a failure of one power supply control unit affects the operation of the entire apparatus. Not improving reliability. Further, the power supply control unit can be replaced while the power supply device is operating, which is effective in improving the maintainability of the power supply device.
【図１】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図２】本発明の実施例の構成図である。FIG. 2 is a configuration diagram of an embodiment of the present invention.
【図３】電源制御装置の構成図である。FIG. 3 is a configuration diagram of a power supply control device.
【図４】共通制御部の詳細な構成図である。FIG. 4 is a detailed configuration diagram of a common control unit.
【図５】従来の電源装置の説明図である。FIG. 5 is an explanatory diagram of a conventional power supply device.
【図６】従来の電源制御の構成図である。FIG. 6 is a configuration diagram of conventional power supply control.
１−１，１−２，・・・，１−ｎ 電源制御部 ２ 共通制御部 ３ 電源部 1-1, 1-2, ..., 1-n Power supply control unit 2 Common control unit 3 Power supply unit
Claims (2)
る複数の電源制御部（１−１，１−２，・・・，１−
ｎ）と、 該電源制御部（１−１，１−２，・・・，１−ｎ）のそ
れぞれの制御信号が加わり、少なくとも１個の制御信号
が前記電源（３）の運転継続を指示している際には、前
記電源（３）の運転継続信号を出力する共通制御部
（２）とを有することを特徴とする電源制御装置。1. A plurality of power supply control units (1-1, 1-2, ..., 1-) that output control signals for controlling a power supply (3).
n) and the respective control signals of the power supply control section (1-1, 1-2, ..., 1-n) are added, and at least one control signal instructs to continue the operation of the power supply (3). And a common control unit (2) that outputs an operation continuation signal of the power supply (3) during operation.
するレジスタと、該レジスタの出力が加わるオアゲート
を有し、オアゲートの出力を前記電源（３）に加えるこ
とを特徴とする請求項１記載の電源制御装置。2. The common control section (2) has a register for storing a control signal and an OR gate to which the output of the register is added, and the output of the OR gate is applied to the power supply (3). 1. The power supply control device according to 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3216795A JPH0556561A (en) | 1991-08-28 | 1991-08-28 | Power controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3216795A JPH0556561A (en) | 1991-08-28 | 1991-08-28 | Power controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0556561A true JPH0556561A (en) | 1993-03-05 |
Family
ID=16694000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3216795A Withdrawn JPH0556561A (en) | 1991-08-28 | 1991-08-28 | Power controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0556561A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011048534A (en) * | 2009-08-26 | 2011-03-10 | Nec Corp | Fault tolerant computer and power control method |
| US9625558B2 (en) | 2014-03-17 | 2017-04-18 | Lsis Co., Ltd. | Duplex system |
| CN106627181A (en) * | 2015-09-10 | 2017-05-10 | 北汽福田汽车股份有限公司 | Battery management system, vehicle with same and method of controlling battery relay |
-
1991
- 1991-08-28 JP JP3216795A patent/JPH0556561A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011048534A (en) * | 2009-08-26 | 2011-03-10 | Nec Corp | Fault tolerant computer and power control method |
| US9625558B2 (en) | 2014-03-17 | 2017-04-18 | Lsis Co., Ltd. | Duplex system |
| CN106627181A (en) * | 2015-09-10 | 2017-05-10 | 北汽福田汽车股份有限公司 | Battery management system, vehicle with same and method of controlling battery relay |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100406479B1 (en) | Data storage system | |
| JP2007511806A (en) | Redundancy automation system for controlling technical equipment and method of operation thereof | |
| JPS59106056A (en) | Failsafe type data processing system | |
| JPH07334382A (en) | Multicontroller system | |
| JPH0556561A (en) | Power controller | |
| US6714996B1 (en) | Programmable controller system and method for resetting programmable controller system | |
| JP3662444B2 (en) | Programmable controller and switching signal generator | |
| JPH07134601A (en) | Double bus control method | |
| US5548716A (en) | Recording medium dualizing system | |
| JPS6095663A (en) | Automatic switching device of dual type magnetic disk device | |
| JP2002007220A (en) | Multiple memory system | |
| KR940000583B1 (en) | Duplex control system of loading division forms | |
| JP2001318767A (en) | Data copy system and method therefor | |
| JPH0337073Y2 (en) | ||
| JPS5942700A (en) | Main memory of central processing unit with alternative memory | |
| JPH07325647A (en) | Information processing system | |
| JPH05298220A (en) | Lan system | |
| JPS6037025A (en) | Power supply control system | |
| JPS60258610A (en) | Programmable controller | |
| JPH0594381A (en) | Redundant circuit system | |
| JPS60140996A (en) | Signal distributor | |
| JPH02133851A (en) | Communication controller | |
| JPH03163615A (en) | Computer system | |
| JPH06187250A (en) | Disk array device | |
| JPS6212537B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |