JPH0555949B2 - - Google Patents

Info

Publication number
JPH0555949B2
JPH0555949B2 JP57041639A JP4163982A JPH0555949B2 JP H0555949 B2 JPH0555949 B2 JP H0555949B2 JP 57041639 A JP57041639 A JP 57041639A JP 4163982 A JP4163982 A JP 4163982A JP H0555949 B2 JPH0555949 B2 JP H0555949B2
Authority
JP
Japan
Prior art keywords
circuit
emphasis
output
video signal
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57041639A
Other languages
Japanese (ja)
Other versions
JPS58159213A (en
Inventor
Koichi Goto
Hiroshi Yoshioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57041639A priority Critical patent/JPS58159213A/en
Publication of JPS58159213A publication Critical patent/JPS58159213A/en
Publication of JPH0555949B2 publication Critical patent/JPH0555949B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はビデオ信号記録再生装置に関し、例え
ばビデオテープレコーダ等に適用し得るものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal recording and reproducing device, and can be applied to, for example, a video tape recorder.

ビデオテープレコーダ(VTR)において採用
されている低搬送波FM(周波数変調)記録では、
いわゆる三角ノイズに対するSN比の改善のため
に高域強調のビデオエンフアシス方式が用いら
れ、従来第1図に示すような構成の記録系の装置
があつた。すなわち入力ビデオ信号S1は第1段
プリエンフアシス回路1において第2図に示す如
く130〔kHz〕以上の帯域で中域、高域のSN比の
改善をするエンフアシスを行う。その出力は増幅
器2を介してダイオード構成の第1段非線形圧縮
器3に与えられ、高レベル、高周波で減衰が大き
くなる圧縮を行う。その出力は増幅器4を介して
第2段プリエンフアシス回路5において第3図に
示す如く隣りのトラツクからのクロストークなど
の低減を目的とする43〔kHz〕以上の帯域の改善
をするエンフアシスを行う。さらにその出力は第
3段プリエンフアシス回路6において第4図に示
す如く1.8〔MHz〕附近にピークをもつたピーキン
グ回路でなり、入力ビデオ信号の輪郭部分のSN
比の改善をするエンフアシスを行う。その出力は
ダイオード構成の第2段比線形圧縮器7において
低周波、大振幅の信号に対して改善されるように
なされている。
Low-carrier FM (frequency modulation) recording, which is used in video tape recorders (VTRs),
In order to improve the signal-to-noise ratio against so-called triangular noise, a video emphasis system for emphasizing high frequencies was used, and conventionally there was a recording system configured as shown in Figure 1. That is, the input video signal S1 is subjected to emphasis in the first stage pre-emphasis circuit 1 to improve the SN ratio in the middle and high frequencies in a band of 130 [kHz] or more, as shown in FIG. The output is given to a first stage nonlinear compressor 3 having a diode configuration via an amplifier 2, and performs compression in which attenuation increases at high levels and frequencies. The output is passed through an amplifier 4 to a second-stage pre-emphasis circuit 5 where, as shown in FIG. 3, emphasis is applied to improve the band above 43 kHz for the purpose of reducing crosstalk from adjacent tracks. Furthermore, the output is a peaking circuit in the third stage pre-emphasis circuit 6 which has a peak around 1.8 [MHz] as shown in FIG.
Perform emphasis to improve the ratio. The output is improved for low frequency, large amplitude signals in the second stage ratio linear compressor 7 having a diode configuration.

この第2段非線形圧縮器7の出力S2はFM変
調器によつて変調されて記録媒体としてのテープ
に記録される。
The output S2 of the second stage nonlinear compressor 7 is modulated by an FM modulator and recorded on a tape as a recording medium.

これに対して再生系は再生ビデオ信号をFM復
調器で復調した後第2段非線形圧縮器7、第3段
プリエンフアシス回路6、第2段プリエンフアシ
ス回路5、第1段非線形圧縮器3、第1段プリエ
ンフアシス回路1に対応してそれぞれ逆特性をも
つ第1段伸長器、第1段デイエンフアシス回路、
第2段伸長器、第2段デイエンフアシス回路、第
3段デイアンフアシス回路において処理し、かく
して入出力特性の直線性を保つようになされてい
る。
On the other hand, the playback system demodulates the playback video signal with an FM demodulator, then the second stage nonlinear compressor 7, the third stage pre-emphasis circuit 6, the second stage pre-emphasis circuit 5, the first stage non-linear compressor 3, and the first stage non-linear compressor 7. A first-stage expander, a first-stage de-emphasis circuit, each having inverse characteristics corresponding to the stage pre-emphasis circuit 1;
Processing is performed in a second stage expander, a second stage de-emphasis circuit, and a third stage de-amplification circuit, thus maintaining the linearity of the input/output characteristics.

この従来の構成の記録系のプリエンフアシス総
合特性は第5図に示すように、第3段プリエンフ
アシス回路6の中心周波数(この場合1.8〔MHz〕)
の附近でエンフアシスゲインが最大となり、この
最大ゲインに対応する周波数より高く又は低くな
つて行くに従つてエンフアシスゲインが低下して
行く特性が得られる。ここで非線形圧縮器3及び
7は入力ビデオ信号S1のゲインが0〔dB〕(=
1〔Vpp〕から−20〔dB〕まで変化したとき自動的
にエンフアシスゲインが大きくなるような総合エ
ンフアシスゲイン特性曲線を与えるようになされ
ている。かくして視覚的にノイズが目立ちやすい
小レベル部分に大きいエンフアシス量を与えかつ
ノイズが目立たない大レベル部分に小さいエンフ
アシス量を与えることによりビデオ信号の黒から
白への立上り部のスパイク部分に生じる反転現象
の発生を未然に防止する。因みにこの反転現象は
入力ビデオ信号S1の振幅が大きい場合に大きい
エンフアシス量を与えた場合に生じ易いからであ
る。
The overall pre-emphasis characteristics of the recording system with this conventional configuration are as shown in FIG.
A characteristic is obtained in which the emphasis gain becomes maximum near , and decreases as the frequency becomes higher or lower than the maximum gain. Here, the nonlinear compressors 3 and 7 have a gain of 0 [dB] (=
A total emphasis gain characteristic curve is provided such that the emphasis gain automatically increases when changing from 1 [V pp ] to -20 [dB]. In this way, by applying a large amount of emphasis to the low-level portion where noise is visually noticeable and a small amount of emphasis to the high-level portion where the noise is not noticeable, an inversion phenomenon occurs in the spike portion of the rising portion of the video signal from black to white. prevent the occurrence of Incidentally, this inversion phenomenon is likely to occur when a large amount of emphasis is applied when the amplitude of the input video signal S1 is large.

ところで実際上第1図の回路を構成するにつ
き、記録系における第1段及び第2段非線形圧縮
器3及び7はトランジスタのコレクタ又はエミツ
タに非線形特性を形成するダイオードを接続した
構成をもち、また第1段、第2段、第3段プリエ
ンフアシス回路1,5,6はそれぞれ第2図、第
3図、第4図に示すような周波数特性をもつたト
ランジスタ増幅回路で構成する。再生系における
伸長器及びデイエンフアシス回路を同じような構
成をもち、結局記録系及び再生系全体として多数
のトランジスタ(ほぼ10〜20個程度)を縦続接続
することになる。このことはビデオ信号記録再生
装置の記録系及び再生系の特性が全体としてトラ
ンジスタの特性の影響を受けることを意味し、例
えば各トランジスタによつて処理されるビデオ信
号にデイレーが生じ、また高域の周波数特性が劣
化することになる。
By the way, in actually configuring the circuit shown in FIG. 1, the first and second stage nonlinear compressors 3 and 7 in the recording system have a configuration in which a diode forming a nonlinear characteristic is connected to the collector or emitter of a transistor, and The first, second and third stage pre-emphasis circuits 1, 5 and 6 are constructed of transistor amplifier circuits having frequency characteristics as shown in FIGS. 2, 3 and 4, respectively. The expander and de-emphasis circuits in the reproduction system have similar configurations, and in the end, a large number of transistors (approximately 10 to 20 transistors) are connected in cascade for the entire recording and reproduction system. This means that the characteristics of the recording system and playback system of a video signal recording and playback device are affected by the characteristics of the transistors as a whole. For example, delays occur in the video signal processed by each transistor, and high-frequency frequency characteristics will deteriorate.

このトランジスタの特性の影響は補償はプリエ
ンフアシスの系及びデイエンフアシスの系の中の
どの部分かにおいて行えば良いと考えられるが、
実際上は系全体の特性を考慮してデイエンフアシ
ス系において補償を行わざるを得ず、そのため従
来はデイエンフアシス系の設計が非常に困難であ
つた。因みに実際にはテープないしヘツド系にお
ける周波数特性との関係からプリエンフアシス系
及びデイエンフアシス系の回路構成及び回路定数
は共にかなり相違しており、従つて再生画質、
RF系の特性などと合せてトランジスタについて
の特性上の補償をデイエンフアシス系で行うこと
が良いと考えられるからである。
It is thought that compensation for the effect of this transistor characteristic can be done in any part of the pre-emphasis system or de-emphasis system.
In practice, it is necessary to perform compensation in the de-emphasis system by taking into consideration the characteristics of the entire system, and for this reason, designing the de-emphasis system has been extremely difficult in the past. Incidentally, in reality, the circuit configurations and circuit constants of pre-emphasis and de-emphasis systems are quite different due to the relationship with the frequency characteristics of the tape or head system, and therefore playback image quality and
This is because it is considered good to use a de-emphasis system to compensate for the characteristics of the transistor as well as the characteristics of the RF system.

また第1図の従来の構成においては、実際上圧
縮器及び伸長器、プリエンフアシス回路及びデイ
エンフアシス回路それぞれについて半固定抵抗、
コンデンサなどの可調整素子が用意され、これに
より所定の特性を実現するようになされているた
め、IC上に構成する場合にこれら多数の可調整
素子を外付け部品として接続できるようにしなけ
ればならない不都合がある。
In addition, in the conventional configuration shown in FIG. 1, in practice, semi-fixed resistors,
Adjustable elements such as capacitors are prepared to achieve predetermined characteristics, so when configuring it on an IC, it is necessary to be able to connect many of these adjustable elements as external components. There is an inconvenience.

さらに第1図の従来の構成においては、圧縮
器、伸長器において非線形素子としてダイオード
を用いているため非線形のポイント(すなわち非
線形特性曲線における折れ線の折れ曲り点)のレ
ベル(これはダイオードのスレシヨルドレベルで
決まる)を余り小さくできないので、再生画上で
視覚的に目立ちやすい小レベルの部分の再現性を
維持することが困難で、スミア等の劣化を回避で
きない。
Furthermore, in the conventional configuration shown in Figure 1, since diodes are used as nonlinear elements in the compressor and expander, the level of the nonlinear point (that is, the bending point of the polygonal line in the nonlinear characteristic curve) (this is the threshold of the diode). (determined by the waveform level) cannot be made too small, making it difficult to maintain the reproducibility of small-level parts that are visually noticeable on the reproduced image, and deterioration such as smearing cannot be avoided.

本発明は以上の点を考慮してなされたもので、
プリエンフアシス系及びデイエンフアシス系にお
ける非線形のポイントを容易に小レベルに下げる
ことができるようにすることにより、再生画の再
現性を一段と向上させかつビデオ信号の小レベル
部分のプリエンフアシスレベルを上げて再生画の
SN比を従来と同等に維持できるようにし、また
デイエンフアシス回路をプリエンフアシス回路に
対して逆回路で構成するようにすることによりデ
イエンフアシス回路の構成を一段と簡易に設計で
きるようにし得るビデオ信号記録再生装置を提案
しようとするものである。
The present invention has been made in consideration of the above points, and
By making it possible to easily reduce the nonlinear points in the pre-emphasis and de-emphasis systems to a small level, the reproducibility of the reproduced image is further improved, and the pre-emphasis level of the low-level portion of the video signal is increased for playback. painting
Provided is a video signal recording/reproducing device that can maintain the SN ratio at the same level as before, and further simplify the design of the de-emphasis circuit by configuring the de-emphasis circuit as an inverse circuit to the pre-emphasis circuit. This is what I am trying to propose.

以下図面について本発明の一実施例を詳述する
に、第6図において、11は記録系、12は再生
系を示し、記録系11は費線形増幅回路構成の非
線形プリエンフアシス回路13を有し、所定の通
過帯域を有するフイルタ14と、このフイルタ1
4の出力を受けるリミツタ回路15と、このリミ
ツタ回路15の出力を入力ビデオ信号S1に加算
する加算回路16とを有する。加算回路16の出
力S11はフイルタ14に入力されると共に、非
線形プリエンフアシス回路13の出力として線形
プリエンフアシス回路17に送出される。線形プ
リエンフアシス回路17の出力S12はFM変調
器18においてFM変調された後、記録ヘツド1
9によつてテープ20に記録される。
An embodiment of the present invention will be described below in detail with reference to the drawings. In FIG. 6, 11 is a recording system, 12 is a reproduction system, and the recording system 11 has a nonlinear pre-emphasis circuit 13 having a linear amplifier circuit configuration. A filter 14 having a predetermined passband, and this filter 1
4, and an adder circuit 16 that adds the output of the limiter circuit 15 to the input video signal S1. The output S11 of the adder circuit 16 is input to the filter 14, and is also sent to the linear pre-emphasis circuit 17 as the output of the non-linear pre-emphasis circuit 13. The output S12 of the linear pre-emphasis circuit 17 is FM modulated in the FM modulator 18, and then sent to the recording head 1.
9 is recorded on the tape 20.

ここでフイルタ14は非線形増幅する対象とな
る周波数成分を取り出すことができるように第7
図に示すような例えばハイパスフイルタの周波数
特性をもち、かくしてフイルタ14から取り出さ
れた周波数成分でなる出力S14がそのゲインに
対応した増幅度でリミツタ回路15で増幅され
る。リミツタ回路15は第8図に示す如く入力信
号S14のゲインが下限値IN0より大きくなれば
これに応じて増幅度が低下して行き、入力信号S
14が0〔dB〕の基準値N2のとき小さい増幅度
Av0で増幅動作をする。従つて入力信号S14が
小レベルであれば大きい増幅度で増幅し、これに
対して大レベルであれば小さい増幅度で増幅す
る。しかるにリミツタ15は入力信号S14のゲ
インが下限値IN0になればこれに対応して決まる
下限増幅度Avuで増幅する状態になり、入力信号
S14のゲインが下限値IN0より低下しても増幅
度を上限増幅度Avuにリミツトする。実際上この
入力信号S14のゲインの下限値IN0はノイズの
レベルを考慮してノズルレベルより僅かに大きい
値に選定され、かくしてノイズレベルに近いレベ
ル範囲にある小レベルの信号をも増幅できるよう
になされている。
Here, the filter 14 has a seventh
The output S14, which has the frequency characteristics of, for example, a high-pass filter as shown in the figure, and is made up of frequency components extracted from the filter 14 is amplified by the limiter circuit 15 at an amplification degree corresponding to its gain. As shown in FIG. 8, the limiter circuit 15 decreases the degree of amplification when the gain of the input signal S14 becomes larger than the lower limit value IN0 , and the gain of the input signal S14 decreases accordingly.
When 14 is the reference value N 2 of 0 [dB], the amplification is small.
Amplifies at v0 . Therefore, if the input signal S14 is at a small level, it is amplified with a large amplification degree, whereas if it is a large level, it is amplified with a small amplification degree. However, when the gain of the input signal S14 reaches the lower limit value IN 0 , the limiter 15 enters a state where it amplifies at the corresponding lower limit amplification degree A vu , and even if the gain of the input signal S14 falls below the lower limit value IN 0 . Limit the amplification degree to the upper limit amplification degree A vu . In practice, the lower limit value IN 0 of the gain of this input signal S14 is selected to be slightly larger than the nozzle level in consideration of the noise level, thus making it possible to amplify even small level signals in the level range close to the noise level. is being done.

従つてリミツタ回路15の出力端には第8図に
おける入力信号S14の3つのレベルIN0,IN1
IN2に対応させて第9図の曲線KO,K1,K2
によつて示すように、入力信号S14のレベルが
小さい程大きいレベル(K0)になりかつ入力信
号S14のレベルが下限値IN0以下になつたとき
最も大きいレベル(K0)に維持される出力信号
S15が送出される。
Therefore, at the output end of the limiter circuit 15, the three levels IN 0 , IN 1 , IN 1 of the input signal S14 in FIG.
The curves KO, K1, K2 in Figure 9 correspond to IN 2 .
As shown by , the smaller the level of the input signal S14, the higher the level (K0), and when the level of the input signal S14 becomes lower limit value IN0 or less, the output signal is maintained at the highest level (K0). S15 is sent.

このようにしてリツタ回路15において得られ
る出力S15は加算回路16に与えられ、かくし
て正帰還回路25が形成される。これにより非線
形プリエンフアシス回路13の総合周波数特性は
第10図に示す如く、曲線LVで示す入力ビデオ
信号S1(第9図)に対してリミツタ回路15の
出力S15(第9図)の曲線K0,K1,K2を
加算した曲線L0,L1,L2の出力S11が得
られる。
The output S15 thus obtained in the ritter circuit 15 is given to the adder circuit 16, thus forming a positive feedback circuit 25. As a result, the overall frequency characteristic of the nonlinear pre-emphasis circuit 13 is as shown in FIG. 10, with curves K0 and K1 of the output S15 (FIG. 9) of the limiter circuit 15 for the input video signal S1 (FIG. 9) shown by the curve LV. , K2 are added to obtain the output S11 of the curves L0, L1, and L2.

また線形プリエンフアシス回路17は、入力信
号S11のレベルが変化しても常に同じ増幅度で
増幅をするもので、非線形プリエンフアシス回路
13のエンフアシス特性と組合せて記録系11の
総合エンフアシス特性を所望の特性にするように
非線形プエンフアシス回路13の出力信号S11
の特性を補正する。この場合線形プリエンフアシ
ス回路17は第11図の曲線Mに示すように入力
信号S11に低い周波数部分を大きく減衰させる
と共に、比較的高い周波数部分を周波数が高くな
るに従つて徐々に減衰させて行くような周波数特
性をもつている。
Furthermore, the linear pre-emphasis circuit 17 always amplifies the input signal S11 with the same amplification degree even if the level changes, and in combination with the emphasis characteristics of the non-linear pre-emphasis circuit 13, the overall emphasis characteristics of the recording system 11 can be adjusted to desired characteristics. The output signal S11 of the nonlinear enhancement circuit 13 is
Correct the characteristics of. In this case, the linear pre-emphasis circuit 17 greatly attenuates the low frequency portion of the input signal S11, as shown by curve M in FIG. 11, and gradually attenuates the relatively high frequency portion as the frequency increases. It has a unique frequency characteristic.

この結果記録系11の総合エンフアシス周波数
特性は第12図に示す如く第5図の従来の記録系
のエンフアシス特性と類似した特性曲線をもつよ
うになる。しかし第12図の場合は入力ビデオ信
号S1のレベルが小さいときエンフアシスすべき
下限値をリミツタ回路15の非線形ポイント(す
なわち折れ線の折れ曲り点P0(第8図))によつ
て決めることができるので、ノイズレベルに近い
レベル(第5図の従来の場合はせいぜい−20
〔dB〕程度であつたものを−30〜−40〔dB〕まで
にし得る)にまで小さく設定することができる。
As a result, the overall emphasis frequency characteristic of the recording system 11 has a characteristic curve similar to the emphasis characteristic of the conventional recording system shown in FIG. 5, as shown in FIG. However, in the case of FIG. 12, the lower limit value to be emphasized when the level of the input video signal S1 is small can be determined by the nonlinear point of the limiter circuit 15 (i.e., the bending point P0 of the polygonal line (FIG. 8)). , a level close to the noise level (at most -20 in the conventional case shown in Figure 5)
It can be set as low as -30 to -40 [dB].

以上は記録系11の構成であるが、再生系12
の線形デイエンフアシス回路31及び非線形デイ
エンフアシス回路32はそれぞれ記録系11の線
形プリエンフアシス回路17及び非線形プリエン
フアシス回路13の逆回路で構成され、これによ
りテープ20から再生ヘツド33によつて再生さ
れた再生ビデオ信号S21はFM復調回路34に
おいて復調され、線形デイエンフアシス回路31
において第11図の曲線Nに示す如くデイエンフ
アシスした後非線形デイエンフアシス回路32に
与えられる。非線形デイエンフアシス回路32は
線形デイエンフアシス回路31の出力S22をフ
イルタ35に与え、その出力S23をリミツタ回
路36に与え、その出力S24を減算回路37に
与えて線形デイエンフアシス回路31の出力S2
2から減算して出力ビデオ信号S25として送出
する。
The above is the configuration of the recording system 11, but the reproduction system 12
The linear de-emphasis circuit 31 and the non-linear de-emphasis circuit 32 are respectively inverse circuits of the linear pre-emphasis circuit 17 and the non-linear pre-emphasis circuit 13 of the recording system 11, so that the reproduced video signal S21 reproduced from the tape 20 by the reproduction head 33 is is demodulated in the FM demodulation circuit 34, and the linear de-emphasis circuit 31
After being de-emphasized as shown by curve N in FIG. The nonlinear de-emphasis circuit 32 gives the output S22 of the linear de-emphasis circuit 31 to the filter 35, gives its output S23 to the limiter circuit 36, and gives its output S24 to the subtraction circuit 37 to obtain the output S2 of the linear de-emphasis circuit 31.
2 and sent as an output video signal S25.

フイルタ35及びリミツタ回路36は非線形プ
リエンフアシス回路13のフイルタ14及びリミ
ツタ回路15と同じ構成となされ、従つて非線形
デイエンフアシス回路32の出力S25の周波数
特性は第10図において曲線L01,L11,L
21で示すよう非線形プリエンフアシス回路13
の出力S11の周波数特性に対して逆の特性を呈
する。
The filter 35 and limiter circuit 36 have the same configuration as the filter 14 and limiter circuit 15 of the nonlinear pre-emphasis circuit 13, so the frequency characteristics of the output S25 of the non-linear de-emphasis circuit 32 are shown by curves L01, L11, L in FIG.
A nonlinear pre-emphasis circuit 13 as shown at 21
The frequency characteristic of the output S11 is opposite to that of the output S11.

そこで再生系32の総合デイエンフアシス特性
は第12図において曲線Qで示すように記録系1
1の総合プリエンフアシス特性とは逆の特性とな
り、かくして入力ビデオ信号S1とほぼ同じ周波
数特性の出力ビデオ信号S25を得ることができ
る。
Therefore, the overall de-emphasis characteristic of the reproduction system 32 is as shown by the curve Q in FIG.
The overall pre-emphasis characteristic shown in FIG. 1 is the opposite, and thus it is possible to obtain an output video signal S25 having almost the same frequency characteristics as the input video signal S1.

第13図は本発明の他の実施例を示すもので、
この場合非線形プリエンフアシス回路13は第6
図について上述したフイルタ14、リミツタ回路
15でなる正帰還回路25と加算回路16とで構
成された複数例えば2段の非線形プリエンフアシ
ス回路部41及び42を縦続接続してなる。しか
るに各非線形プリエンフアシス回路部41及び4
2は総合特性が第12図の周波数特性と一致する
ようにその一部を分担するようになされている。
第13図においては記録系11のみを示したが再
生系の構成は非線形プリエンフアシス回路13に
対応する複数例えば2段の逆回路でなる減算ルー
プを縦続接続してなる。
FIG. 13 shows another embodiment of the present invention,
In this case, the nonlinear pre-emphasis circuit 13
A plurality of, for example, two stages of nonlinear pre-emphasis circuit sections 41 and 42 each comprising a positive feedback circuit 25 consisting of the filter 14 and limiter circuit 15 and an adder circuit 16 described above with reference to the figure are connected in cascade. However, each nonlinear pre-emphasis circuit section 41 and 4
2 shares a part of the total characteristic so that it matches the frequency characteristic shown in FIG.
Although only the recording system 11 is shown in FIG. 13, the structure of the reproducing system is formed by cascade-connecting subtraction loops each consisting of a plurality of inverse circuits, for example two stages, corresponding to the nonlinear pre-emphasis circuit 13.

第13図のように構成すれば各段のリミツタ回
路の増幅度の負担が軽くなるので、記録系11の
各非線形プリエンフアシス回路41及び42の正
帰還回路25が発振するおそれなく安定した状態
でそれぞれ小レベルのゲインをかせぐことがで
き、かくして再生画のSN比を上げることができ
る。因みにリミツタ回路15に要求されるゲイン
はテープ特性に応じて決まるから1段のみであれ
ば場合によつて伝達関数を1に近づける必要がで
て来る。このような場合は正帰還回路が不安定に
なるおそれがある。
With the configuration shown in FIG. 13, the load on the amplification of the limiter circuits in each stage is reduced, so that the positive feedback circuits 25 of the nonlinear pre-emphasis circuits 41 and 42 of the recording system 11 can each operate in a stable state without the risk of oscillation. A small level of gain can be achieved, thus increasing the signal-to-noise ratio of the reproduced image. Incidentally, since the gain required of the limiter circuit 15 is determined depending on the tape characteristics, if there is only one stage, it may be necessary to make the transfer function close to 1 in some cases. In such a case, the positive feedback circuit may become unstable.

第14図は本発明のさらに他の実施例で、この
場合非線形プリエンフアシス回路13はフイルタ
14及びリミツタ回路15に直列にローパスフイ
ルタ45及びアツテネータ46が挿入されてい
る。この場合ローパスフイルタ45はフイルタ1
4の周波数特性の一部を補正するために用いら
れ、またアツテネータ46はリミツタ回路15の
出力のレベルを調整するために用いられる。また
この場合も記録系11に対応して逆回路構成の再
生系を用意すれば良い。
FIG. 14 shows still another embodiment of the present invention, in which the nonlinear pre-emphasis circuit 13 includes a low-pass filter 45 and an attenuator 46 inserted in series with the filter 14 and limiter circuit 15. In this case, the low-pass filter 45 is filter 1
The attenuator 46 is used to correct a part of the frequency characteristics of the limiter circuit 15, and the attenuator 46 is used to adjust the level of the output of the limiter circuit 15. Also in this case, a reproducing system having a reverse circuit configuration may be prepared in correspondence with the recording system 11.

第14図のように構成すれば、得たい周波数特
性に良く近似した周波数特性をもつたビデオ信号
記録再生装置を得ることができる。
With the configuration as shown in FIG. 14, it is possible to obtain a video signal recording/reproducing apparatus having frequency characteristics that closely approximate the desired frequency characteristics.

第15図は本発明のさらに他の実施例を示すも
ので、この場合はフイルタ51及びリミツタ回路
52の直列回路53を記録系11及び再生系12
に共用するようになされている。すなわち直列回
路53の両端は、第1の切換スイツチ55及び5
6を介して記録系11の加算回路16の出力端及
び正帰還入力端に接続され、かつ第2の切換スイ
ツチ57及び58を介して再生系12の減算回路
35の加算入力端及び減算入力端に接続されてい
る。ここで切換スイツチ55,56及び57,5
8は互いに逆動作して直列回路53を記録系11
又は再生系12に接続する。
FIG. 15 shows still another embodiment of the present invention, in which a series circuit 53 of a filter 51 and a limiter circuit 52 is connected to a recording system 11 and a reproducing system 12.
It is designed to be shared among people. That is, both ends of the series circuit 53 are connected to the first changeover switches 55 and 5.
6 to the output end and positive feedback input end of the adder circuit 16 of the recording system 11, and connected to the adder input end and the subtraction input end of the subtracter circuit 35 of the reproduction system 12 via second changeover switches 57 and 58. It is connected to the. Here, selector switches 55, 56 and 57, 5
8 operate in reverse to each other to connect the series circuit 53 to the recording system 11.
Or connect it to the reproduction system 12.

第15図の構成によれば、フイルタ51及びリ
ミツタ回路52の直列回路53を記録系11及び
再生系12に別個に設けなくとも良いので、この
分全体としての構成を簡易化し得る。
According to the configuration shown in FIG. 15, the series circuit 53 of the filter 51 and the limiter circuit 52 does not have to be provided separately in the recording system 11 and the reproducing system 12, so the overall configuration can be simplified accordingly.

以上のように本発明に依れば、非線形要素とし
てリミツタ回路を用いて出力のレベルを一定値に
制限する折れ線特性の折れ曲り点のレベルを必要
に応じて容易に下げることができるので、ビデオ
信号のうちでも特にノイズレベルに近い小レベル
の信号成分を強調して記録、再生することによつ
てSN比を向上させることができ、従つて再生画
におけるデイテール部の表現を一段と改善するこ
とができる。因みに従来のエンフアス回路ではダ
イオードを用いて折れ線特性を得ているため折れ
曲り点のレベルを十分に下げることができず、従
つてプリエンフアシスとデイエンフアシスとがう
まく合わないと大きな画質劣化を生じるが、本発
明に依れば十分下げることができる(−30〜−40
〔dB〕程度にまで)のでこの問題を有効に解決で
きる。
As described above, according to the present invention, the level at the bending point of the polygonal characteristic that limits the output level to a constant value can be easily lowered as needed by using the limiter circuit as a nonlinear element. It is possible to improve the SN ratio by emphasizing the low-level signal components close to the noise level during recording and playback, thereby further improving the expression of detail in the reproduced image. can. Incidentally, since conventional emphasis circuits use diodes to obtain polygonal characteristics, the level at the polygonal point cannot be lowered sufficiently.Therefore, if the pre-emphasis and de-emphasis do not match well, a large deterioration in image quality will occur. Depending on the invention, it can be lowered sufficiently (-30 to -40
(up to about [dB]), this problem can be effectively solved.

かくするにつき従来のように多数のトランジス
タを縦続接続する必要がないので、トランジスタ
の特性の影響を小さくできかつ調整用素子を外付
けするにつき従来の場合と比較して格段的に簡易
で済む。因みに本発明の場合調整を要するのはリ
ミツタ回路周りだけで済む。
In this way, there is no need to connect a large number of transistors in cascade as in the conventional case, so the influence of transistor characteristics can be reduced, and external adjustment elements can be attached much more simply than in the conventional case. Incidentally, in the case of the present invention, only the area around the limiter circuit requires adjustment.

これに加えて本発明によれば、正帰還回路を、
高域成分を通過させるハイパスフイルタと、この
ハイパスフイルタの出力をリミツトするリミツタ
回路と、このリミツタ回路の出力の低減成分を通
過させるローパスフイルタと、このローパスフイ
ルタの出力を減衰させるアツテネータとを帰還ル
ープにおいて縦続接続することによつて形成する
ようにしたことにより、正帰還出力の周波数特性
がハイパスフイルタの周波数特性だけによつて決
まるようにせずにその出力側に設けられているロ
ーパスフイルタによつて調整できるようにすると
同時に、正帰還出力の出力レベルがリミツタのリ
ミツト特性だけによつて決まるようにせずにその
出力側に設けられているアツテネータによつて調
整でき、かくして非線形プリエンフアシス回路又
は非線形デイエンフアシス回路全体としての周波
数特性を、ローパスフイルタ及びアツテネータを
挿入した分一段と容易に得たい周波数特性に近づ
けることができる。
In addition to this, according to the present invention, the positive feedback circuit is
A feedback loop includes a high-pass filter that passes high-frequency components, a limiter circuit that limits the output of this high-pass filter, a low-pass filter that passes reduced components of the output of this limiter circuit, and an attenuator that attenuates the output of this low-pass filter. By connecting the positive feedback output in cascade, the frequency characteristics of the positive feedback output are not determined only by the frequency characteristics of the high-pass filter, but are determined by the low-pass filter provided on the output side. At the same time, the output level of the positive feedback output is not determined solely by the limiting characteristic of the limiter, but can be adjusted by the attenuator provided on its output side, thus making it possible to use a nonlinear pre-emphasis circuit or a non-linear de-emphasis circuit. By inserting the low-pass filter and the attenuator, the overall frequency characteristic can be made even closer to the desired frequency characteristic.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の記録系を示すブロツク図、第2
図〜第4図はそのプリエンフアシス回路の周波数
特性を示す曲線図、第5図は第1図の記録系の総
合特性を示す曲線図、第6図は本発明に依るビデ
オ信号記録再生装置の一例を示すブロツク図、第
7図、第8図及び第9図はそのフイルタ、リミツ
タ回路及び正帰還回路の特性を示す曲線図、第1
0図は第6図の非線形プリエンフアシス回路の特
性を示す曲線図、第11図は第6図の線形プリエ
ンフアシス回路の特性を示す曲線図、第12図は
第6図の記録系の総合特性を示す曲線図、第13
図〜第15図は本発明の他の実施例を示すブロツ
ク図である。 1,5,6……プリエンフアシス回路、2,4
……増幅器、3,7……圧縮器、11……記録
系、12……再生系、13……非線形プリエンフ
アシス回路、14……フイルタ、15……リミツ
タ回路、16……加算回路、17……線形プリエ
ンフアシス回路、18……FM変調器、19……
記録ヘツド、20……テープ、25……正帰還回
路、31……線形デイエンフアシス回路、32…
…非線形プリエンフアシス回路、33……再生ヘ
ツド、34……FM復調回路、35……フイル
タ、36……リミツタ回路、37……減算回路、
41,42……非線形プリエンフアシス回路部、
45……ローパスフイルタ、46……アツテネー
タ、51……フイルタ、52……リミツタ回路、
53……直列回路、54〜58……切換スイツ
チ。
Figure 1 is a block diagram showing a conventional recording system, Figure 2 is a block diagram showing a conventional recording system.
4 are curve diagrams showing the frequency characteristics of the pre-emphasis circuit, FIG. 5 is a curve diagram showing the overall characteristics of the recording system of FIG. 1, and FIG. 6 is an example of the video signal recording/reproducing apparatus according to the present invention. 7, 8 and 9 are curve diagrams showing the characteristics of the filter, limiter circuit and positive feedback circuit.
Figure 0 is a curve diagram showing the characteristics of the nonlinear pre-emphasis circuit shown in Figure 6, Figure 11 is a curve diagram showing the characteristics of the linear pre-emphasis circuit shown in Figure 6, and Figure 12 is a curve diagram showing the overall characteristics of the recording system shown in Figure 6. Curve diagram, 13th
15 are block diagrams showing other embodiments of the present invention. 1, 5, 6...Pre-emphasis circuit, 2, 4
...Amplifier, 3,7...Compressor, 11...Recording system, 12...Reproduction system, 13...Nonlinear pre-emphasis circuit, 14...Filter, 15...Limiter circuit, 16...Addition circuit, 17... ...Linear pre-emphasis circuit, 18...FM modulator, 19...
Recording head, 20... Tape, 25... Positive feedback circuit, 31... Linear de-emphasis circuit, 32...
...Nonlinear pre-emphasis circuit, 33...Reproduction head, 34...FM demodulation circuit, 35...Filter, 36...Limiter circuit, 37...Subtraction circuit,
41, 42...Nonlinear pre-emphasis circuit section,
45...Low pass filter, 46...Attenuator, 51...Filter, 52...Limiter circuit,
53...Series circuit, 54-58...Selector switch.

Claims (1)

【特許請求の範囲】 1 入力ビデオ信号を非線形プリエンフアシス回
路及び線形プリエンフアシス回路を通じて角度変
調した後記録し、再生時ビデオ信号を角度復調し
た後線形デイエンフアシス回路及び非線形デイエ
ンフアシス回路を通じて再生ビデオ信号を得るよ
うにしたビデオ信号記録再生装置において、 上記非線形プリエンフアシス回路を、高域成分
を通過させるハイパスフイルタと、該ハイパスフ
イルタの出力をリミツトするリミツタ回路と、該
リミツタ回路の出力の低域成分を通過させるロー
パスフイルタと、該ローパスフイルタの出力を減
衰させるアツテネータとを帰還ループにおいて縦
続接続することによつて形成された正帰還回路を
少なくとも2段縦続接続することにより構成する
と共に、 上記非線形デイエンフアシス回路を上記非線形
プリエンフアシス回路の上記正帰還回路の逆回路
を少なくとも2段縦続接続することにより構成し
たことを特徴とするビデオ信号記録再生装置。
[Claims] 1. An input video signal is recorded after being angularly modulated through a non-linear pre-emphasis circuit and a linear pre-emphasis circuit, and a reproduced video signal is obtained through a linear de-emphasis circuit and a non-linear de-emphasis circuit after the video signal is angularly demodulated during playback. In the video signal recording and reproducing apparatus, the nonlinear pre-emphasis circuit comprises a high-pass filter that passes high-frequency components, a limiter circuit that limits the output of the high-pass filter, and a low-pass filter that passes the low-frequency components of the output of the limiter circuit. and an attenuator that attenuates the output of the low-pass filter are cascaded in a feedback loop, and at least two stages of positive feedback circuits are connected in cascade. A video signal recording and reproducing apparatus characterized in that the circuit is constructed by cascading at least two stages of reverse circuits of the positive feedback circuit.
JP57041639A 1982-03-18 1982-03-18 Video signal recording and reproducing device Granted JPS58159213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57041639A JPS58159213A (en) 1982-03-18 1982-03-18 Video signal recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57041639A JPS58159213A (en) 1982-03-18 1982-03-18 Video signal recording and reproducing device

Publications (2)

Publication Number Publication Date
JPS58159213A JPS58159213A (en) 1983-09-21
JPH0555949B2 true JPH0555949B2 (en) 1993-08-18

Family

ID=12613892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57041639A Granted JPS58159213A (en) 1982-03-18 1982-03-18 Video signal recording and reproducing device

Country Status (1)

Country Link
JP (1) JPS58159213A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284180A (en) * 1985-06-11 1986-12-15 Victor Co Of Japan Ltd Noise reducing device for video signal
JPS6260375A (en) * 1985-09-10 1987-03-17 Fujitsu General Ltd Recording and reproducing device
JPS6260374A (en) * 1985-09-10 1987-03-17 Fujitsu General Ltd Recording and reproducing device
JPS6260376A (en) * 1985-09-10 1987-03-17 Fujitsu General Ltd Recording and reproducing device
JP2535231Y2 (en) * 1988-05-12 1997-05-07 三洋電機株式会社 Broadband noise reduction circuit
JP3000897U (en) * 1994-02-09 1994-08-16 船井電機株式会社 TV with integrated video
JP2016072366A (en) * 2014-09-29 2016-05-09 沖電気工業株式会社 driver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5327415A (en) * 1976-08-26 1978-03-14 Sony Corp Recordi ng and reproducing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5327415A (en) * 1976-08-26 1978-03-14 Sony Corp Recordi ng and reproducing system

Also Published As

Publication number Publication date
JPS58159213A (en) 1983-09-21

Similar Documents

Publication Publication Date Title
US4200889A (en) Complementary pre-emphasis and de-emphasis circuits for a video signal transfer channel
US4646153A (en) Noise reduction circuit for a video signal
JPH0555949B2 (en)
US4860105A (en) Noise Reducing circuit of a video signal
US4471318A (en) Circuit for noise reduction particularly useful with signal recording/reproducing apparatus
US5220427A (en) Magnetic reproducing apparatus having circuit for preventing reversal of white peak
US4556917A (en) Magnetic recording/reproducing apparatus for video and sound
US5276403A (en) Nonlinear preemphasis-deemphasis system
JPH0341882B2 (en)
US4281346A (en) Complementary pre-emphasis and de-emphasis circuits for a video signal transfer channel
US4864404A (en) Noise reduction circuit of a video signal
EP0241214A2 (en) Video noise reduction circuits
US5182520A (en) Non-linear de-emphasis circuit
CA1131355A (en) Signal processing circuit
JP2685809B2 (en) Noise removal circuit
JPS6224783A (en) Circuit device with improved clearness of reproduced image in video recorder
JPH0575313B2 (en)
JP2535262B2 (en) Pre-emphasis circuit
JP2533107B2 (en) Limiter processing circuit for playback FM signal
JPH0316683B2 (en)
JPH02121161A (en) Nonlinear amplifier circuit
JPS5946047B2 (en) Reversal phenomenon correction circuit
JPH0326950B2 (en)
JPS63181579A (en) Emphasis circuit
JPS60198981A (en) Reproducing amplifier circuit