JPH0555904A - Noise prevention circuit for ttl circuit - Google Patents
Noise prevention circuit for ttl circuitInfo
- Publication number
- JPH0555904A JPH0555904A JP3234004A JP23400491A JPH0555904A JP H0555904 A JPH0555904 A JP H0555904A JP 3234004 A JP3234004 A JP 3234004A JP 23400491 A JP23400491 A JP 23400491A JP H0555904 A JPH0555904 A JP H0555904A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ttl
- potential
- output section
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【技術分野】本発明はＴＴＬ（トランジスタトランジス
タロジック）回路のノイズ防止回路に関し、特にＴＴＬ
回路の出力における負ノイズの防止回路に関する。TECHNICAL FIELD The present invention relates to a noise prevention circuit for a TTL (transistor transistor logic) circuit, and more particularly to a TTL circuit.
The present invention relates to a circuit for preventing negative noise at the output of a circuit.
【０００２】[0002]
【従来技術】従来のこの種のノイズ防止回路は図２に示
すような構成となっている。すなわち、ＴＴＬ回路１の
出力５とグランド電位との間にクランプダイオード４を
図のように接続し、ＴＴＬ回路の出力５に重畳される負
のノイズをクランプダイオード４によりクランプするよ
うになっている。2. Description of the Related Art A conventional noise prevention circuit of this type has a structure as shown in FIG. That is, the clamp diode 4 is connected between the output 5 of the TTL circuit 1 and the ground potential as shown in the figure, and the negative noise superimposed on the output 5 of the TTL circuit is clamped by the clamp diode 4. ..
【０００３】この様な回路では、−０．８ｖ以下の負の
ノイズに対してダイオード４がオンとなり、よってこの
ダイオードのオン電圧である−０．８ｖに回路出力５の
電位をクランプするものである。In such a circuit, the diode 4 is turned on with respect to negative noise of -0.8v or less, so that the potential of the circuit output 5 is clamped to -0.8v which is the on-voltage of the diode. is there.
【０００４】しかしながら、−０．８ｖよりも大きい例
えば、−０．７ｖ〜−０．１ｖ等の負のノイズに対して
は、ダイオード４はオンできないために、ノイズ防止が
不可能となるという欠点がある。However, for negative noise larger than -0.8v, such as -0.7v to -0.1v, the diode 4 cannot be turned on, and noise cannot be prevented. There is.
【０００５】[0005]
【発明の目的】本発明の目的は、全ての負のノイズに対
して有効に動作するＴＴＬ回路のノイズ防止回路を提供
することである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a noise prevention circuit for a TTL circuit that operates effectively against all negative noise.
【０００６】[0006]
【発明の構成】本発明によるＴＴＬ回路のノイズ防止回
路は、ＴＴＬ回路の出力部にエミッタが接続され、第１
の電位にコレクタが接続されたトランジスタ素子と、前
記トランジスタ素子のベースに対して、前記第１の電位
の電圧よりも高い第２の電圧を供給するバイアス抵抗と
を含むことを特徴とする。A noise prevention circuit for a TTL circuit according to the present invention has an emitter connected to an output section of the TTL circuit,
And a bias resistor for supplying a second voltage higher than the voltage of the first potential to the base of the transistor element.
【０００７】[0007]
【実施例】以下に、図面を参照しつつ本発明の実施例を
説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００８】図１は本発明の実施例の回路図であり、Ｔ
ＴＬ回路１の出力５にエミッタが接続され、コレクタが
グランド電位に接続されたＮＰＮトランジスタ素子２が
設けられている。そして、このトランジスタ２のベース
には、抵抗３を介してＴＴＬ回路１の正動作電源電圧Ｖ
ccが供給されている。FIG. 1 is a circuit diagram of an embodiment of the present invention.
An NPN transistor element 2 whose emitter is connected to the output 5 of the TL circuit 1 and whose collector is connected to the ground potential is provided. The base of the transistor 2 is connected to the positive operation power supply voltage V of the TTL circuit 1 via the resistor 3.
cc is supplied.
【０００９】かかる構成において、ＴＴＬ回路１の出力
部５に発生するノイズはトランジスタ２のエミッタの電
位に影響を及ぼす。例えば、ＴＴＬ回路出力部５に負ノ
イズが発生すると、この部分の電位は負になり、よっ
て，エミッタ電位＜コレクタ電位となり、トランジスタ
２はオン状態になる。従って、コレクタからエミッタに
対して電流が流れ、負ノイズによる電位を打消してその
電位を略グランド電位とするように動作する。In such a structure, noise generated at the output section 5 of the TTL circuit 1 affects the potential of the emitter of the transistor 2. For example, when negative noise occurs in the TTL circuit output unit 5, the potential of this portion becomes negative, and therefore the emitter potential becomes less than the collector potential, and the transistor 2 is turned on. Therefore, a current flows from the collector to the emitter, and the potential due to negative noise is canceled so that the potential becomes approximately the ground potential.
【００１０】このとき、トランジスタ２のベースには抵
抗を介して正電圧がバイアスとして印加されているの
で、トランジスタ２は飽和動作してコレクタエミッタ間
は略０ｖになっており、ＴＴＬ回路の出力５はグランド
電位にクランプされる。At this time, since a positive voltage is applied as a bias to the base of the transistor 2 via a resistor, the transistor 2 saturates and the collector-emitter interval is approximately 0 v, and the output 5 of the TTL circuit is Is clamped to ground potential.
【００１１】ＴＴＬ回路の出力５が正電位になったとき
は、エミッタ電位＞コレクタ電位となり、トランジスタ
２はオフする。この状態では、トランジスタ２はＴＴＬ
回路出力部５に対して何等影響を及ぼさない。When the output 5 of the TTL circuit has a positive potential, the emitter potential> the collector potential, and the transistor 2 is turned off. In this state, the transistor 2 is TTL
It has no effect on the circuit output unit 5.
【００１２】尚、上記実施例では、回路電源として正の
Ｖccとグランド電位としているが、ＴＴＬ回路１の動作
電源電圧を用いれば良く、種々の変形が可能である。In the above-described embodiment, the circuit power supply is positive Vcc and the ground potential, but the operating power supply voltage of the TTL circuit 1 may be used, and various modifications are possible.
【００１３】[0013]
【発明の効果】以上述べた如く、本発明によれば、トラ
ンジスタ素子を用いて負ノイズに対して飽和動作するよ
うに構成したので、この飽和動作トランジスタ素子によ
り全ての負ノイズが吸収されることになり、完全なノイ
ズ除去が可能となるという効果がある。As described above, according to the present invention, the transistor element is used to perform the saturation operation with respect to the negative noise. Therefore, the saturation operation transistor element absorbs all the negative noise. Therefore, there is an effect that it is possible to completely remove noise.
【図１】本発明の実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.
【図２】従来のＴＴＬ回路の負ノイズ防止回路の例を示
す図である。FIG. 2 is a diagram showing an example of a negative noise prevention circuit of a conventional TTL circuit.
１ ＴＴＬ回路 ２ トランジスタ素子 ３ 抵抗 ５ 出力部 1 TTL circuit 2 transistor element 3 resistor 5 output section
Claims (1)
れ、第１の電位にコレクタが接続されたトランジスタ素
子と、前記トランジスタ素子のベースに対して、前記第
１の電位の電圧よりも高い第２の電圧を供給するバイア
ス抵抗とを含むことを特徴とするＴＴＬ回路のノイズ防
止回路。1. A transistor element having an emitter connected to an output portion of a TTL circuit and a collector connected to a first potential, and a base of the transistor element, a first voltage higher than a voltage of the first potential. A noise prevention circuit for a TTL circuit, comprising: a bias resistor for supplying a voltage of 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234004A JP2927997B2 (en) | 1991-08-21 | 1991-08-21 | TTL circuit noise prevention circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234004A JP2927997B2 (en) | 1991-08-21 | 1991-08-21 | TTL circuit noise prevention circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555904A true JPH0555904A (en) | 1993-03-05 |
| JP2927997B2 JP2927997B2 (en) | 1999-07-28 |
Family
ID=16964051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234004A Expired - Fee Related JP2927997B2 (en) | 1991-08-21 | 1991-08-21 | TTL circuit noise prevention circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2927997B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183625A (en) * | 1986-02-07 | 1987-08-12 | Fujitsu Ltd | Ttl circuit |
-
1991
- 1991-08-21 JP JP3234004A patent/JP2927997B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183625A (en) * | 1986-02-07 | 1987-08-12 | Fujitsu Ltd | Ttl circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2927997B2 (en) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6325710A (en) | Transistor circuit | |
| JPH0555904A (en) | Noise prevention circuit for ttl circuit | |
| JP2685285B2 (en) | Transistor circuit | |
| JP3250169B2 (en) | Switch having a first switching element configured as a bipolar transistor | |
| JPS5926098B2 (en) | Proximity switch | |
| JPS6110333Y2 (en) | ||
| JP2829773B2 (en) | Comparator circuit | |
| KR0116901Y1 (en) | Overvoltage protcetion circuit | |
| JPH0786895A (en) | Output circuit | |
| JP3682668B2 (en) | Bandgap reference circuit | |
| JPS63231514A (en) | Semiconductor integrated circuit | |
| JPH0563067B2 (en) | ||
| JPH0249563B2 (en) | ||
| JPS6221049Y2 (en) | ||
| JP2998368B2 (en) | TTL logic circuit | |
| JPH0441371B2 (en) | ||
| JPH025042B2 (en) | ||
| JPS60129816A (en) | Output circuit | |
| JPH07263967A (en) | Output circuit | |
| JPS5920127B2 (en) | Power supply confirmation signal transmission circuit | |
| JPS60141005A (en) | Output muting circuit | |
| JPH07288074A (en) | Relay drive circuit | |
| JPH06140848A (en) | Operational amplifier | |
| JPH0846442A (en) | Power amplifier circuit | |
| JPH02218204A (en) | Level enlarging circuit for operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |