JPH0555569A - Manufacture of mos structure element using p-type cubic crystalline silicon carbide - Google Patents

Manufacture of mos structure element using p-type cubic crystalline silicon carbide

Info

Publication number
JPH0555569A
JPH0555569A JP23409591A JP23409591A JPH0555569A JP H0555569 A JPH0555569 A JP H0555569A JP 23409591 A JP23409591 A JP 23409591A JP 23409591 A JP23409591 A JP 23409591A JP H0555569 A JPH0555569 A JP H0555569A
Authority
JP
Japan
Prior art keywords
thin film
film
silicon carbide
structure element
mos structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23409591A
Other languages
Japanese (ja)
Inventor
Mikiya Shinohara
幹弥 篠原
Mitsugi Yamanaka
貢 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP23409591A priority Critical patent/JPH0555569A/en
Publication of JPH0555569A publication Critical patent/JPH0555569A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To provide a method for manufacturing a MOS structure element using a p-type cubic crystalline silicon carbide which can form an ohmic electrode made of a thin Ti film on a thin low concentration silicon carbide film without influence to the state of a boundary of the thin oxide film-the film. CONSTITUTION:When a MOS structure element is manufactured by forming an ohmic electrode 14 made of an oxide film 12 and a thin Ti film on the surface of a thin p-type cubic crystalline silicon carbide film 11 and forming a gate electrode 13 on the surface of the film 12, the thin Ti film 14 formed on the surface of the film 11 is annealed at about 300 to about 700 deg.C.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、p型立方晶炭化ケイ素
(SiC)半導体を用いたMOS構造素子の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a MOS structure element using a p-type cubic silicon carbide (SiC) semiconductor.

【0002】[0002]

【従来の技術】単結晶炭化ケイ素は、機械的・化学的に
極めて安定な物質で融点も非常に高く(2000℃以上)、
しかも、広い禁制帯幅を持つため(2.2〜3.3eV)、シリ
コン(Si)や砒化ガリウム(GaAs)よりも高温まで
p型またはn型の伝導型を保持している半導体である。
従って、単結晶炭化ケイ素は、耐熱性半導体素子や大電
力用の半導体素子のための半導体材料として期待されて
いる。
2. Description of the Related Art Single crystal silicon carbide is a material that is extremely mechanically and chemically stable and has a very high melting point (2000 ° C. or higher).
In addition, since it has a wide band gap (2.2 to 3.3 eV), it is a semiconductor that retains the p-type or n-type conductivity up to a higher temperature than silicon (Si) or gallium arsenide (GaAs).
Therefore, single crystal silicon carbide is expected as a semiconductor material for heat resistant semiconductor elements and semiconductor elements for high power.

【0003】単結晶炭化ケイ素には、立方晶のβ-SiC
とそれ以外の結晶系のα-SiCとがあるが、β-SiCの
ほうが室温以上における電子移動度が大きいために半導
体素子としては有望である。このβ-SiCは、表面が炭
化処理されたSi基板上に単結晶薄膜として再現性良く
成長させることができるため、このβ-SiC単結晶薄膜
を用いた電界効果トランジスタ(MOSFET)が製作
され、高温での動作が実証されて実用化に向けての特性
の改良が行われている。
For single crystal silicon carbide, cubic β-SiC is used.
There are other crystalline α-SiC, but β-SiC is more promising as a semiconductor device because it has a higher electron mobility at room temperature or higher. Since this β-SiC can be grown with good reproducibility as a single crystal thin film on the Si substrate whose surface is carbonized, a field effect transistor (MOSFET) using this β-SiC single crystal thin film is manufactured, The operation at high temperature has been verified, and the characteristics have been improved for practical use.

【0004】β-SiCを用いたMOSFETの特性を改
良するにあたっては、MOS構造の把握、特にゲート酸
化膜とβ-SiC単結晶薄膜との界面の状態を把握するこ
とが重要である。ゲート酸化膜とβ-SiC単結晶薄膜と
の界面の状態を把握する手法としては、これらを含むM
OS構造素子を製作し、MOS構造素子の容量を測定し
て各種物性の評価を行う手法が多く採られる。特に、高
速動作に有利なnチャネル・エンハンスメントモードの
MOSFETはp型の半導体上に製作されるため、p型
β-SiC単結晶薄膜上にMOS構造素子を製作してこの
MOS構造素子について評価を行うことが重要である。
In order to improve the characteristics of the MOSFET using β-SiC, it is important to understand the MOS structure, especially the state of the interface between the gate oxide film and the β-SiC single crystal thin film. As a method for grasping the state of the interface between the gate oxide film and the β-SiC single crystal thin film, M including them is included.
Many methods are adopted in which an OS structure element is manufactured and the capacitance of the MOS structure element is measured to evaluate various physical properties. In particular, since an n-channel enhancement mode MOSFET, which is advantageous for high-speed operation, is manufactured on a p-type semiconductor, a MOS structure element is manufactured on a p-type β-SiC single crystal thin film, and this MOS structure element is evaluated. It is important to do.

【0005】図4は、p型β-SiC単結晶薄膜上に形成
されたMOS構造素子の一例を示す図である。図5にお
いて、1はシリコン単結晶基板、2はこの基板1上に成
長・形成されたp型β-SiC単結晶薄膜、3はp型β-
SiC単結晶薄膜2上に形成された酸化シリコン膜、4
は酸化シリコン膜3上に形成されたゲート電極、5はゲ
ート電極4近傍に形成され、p型β-SiC単結晶薄膜2
とオーミック接触するオーミック電極であり、ゲート電
極4、β-SiC単結晶薄膜2、およびこれらに挟まれた
酸化シリコン膜3により(可変容量の)コンデンサが形
成されている。そして、ゲート電極4とオーミック電極
5との間に印加する電圧Vとコンデンサの容量Cとの関
係、すなわちC−V特性を測定し、これを解析すること
により、たとえば酸化シリコン膜3の形成温度の相違が
酸化シリコン膜3とβ-SiC単結晶薄膜2との界面状態
に与える影響といったような、これら界面の状態を把握
することができる。
FIG. 4 is a diagram showing an example of a MOS structure element formed on a p-type β-SiC single crystal thin film. In FIG. 5, 1 is a silicon single crystal substrate, 2 is a p-type β-SiC single crystal thin film grown and formed on this substrate 1, and 3 is a p-type β-.
Silicon oxide film formed on the SiC single crystal thin film 2, 4
Is a gate electrode formed on the silicon oxide film 3, 5 is formed in the vicinity of the gate electrode 4, and is a p-type β-SiC single crystal thin film 2
The gate electrode 4, the β-SiC single crystal thin film 2, and the silicon oxide film 3 sandwiched between these are ohmic electrodes that are in ohmic contact with a capacitor (of variable capacitance). Then, the relationship between the voltage V applied between the gate electrode 4 and the ohmic electrode 5 and the capacitance C of the capacitor, that is, the C-V characteristic is measured and analyzed to measure, for example, the formation temperature of the silicon oxide film 3. It is possible to grasp the state of these interfaces such as the influence of the difference on the interface state between the silicon oxide film 3 and the β-SiC single crystal thin film 2.

【0006】なお、このMOS構造素子においては、酸
化膜3の形成時に不純物が混入することを防止するため
に、酸化膜3の形成後にゲート電極4およびオーミック
電極5が形成される。このオーミック電極5は、たとえ
ばJournal of Applied Physics, Vol 41 (1970), pp.77
1〜773に示すように、Al−Si合金からなる電極を蒸
着法等によりβ-SiC単結晶薄膜上に形成した後、高温
で焼きなます(アニール処理する)ことにより製作され
ていた。特に、高性能のMOSFETを実現するために
は、β-SiC単結晶薄膜2の正孔濃度が1×1017cm-3
下であることが好ましく、このような低濃度のβ-SiC
単結晶薄膜2に再現性良くオーミック接触する電極を形
成するためには、1000℃程度の高温でアニール処理を行
う必要があった。
In this MOS structure element, the gate electrode 4 and the ohmic electrode 5 are formed after the oxide film 3 is formed in order to prevent impurities from being mixed in when the oxide film 3 is formed. This ohmic electrode 5 is, for example, Journal of Applied Physics, Vol 41 (1970), pp.77.
As shown in 1 to 773, it was manufactured by forming an electrode made of an Al-Si alloy on a β-SiC single crystal thin film by a vapor deposition method and then annealing (annealing) it at a high temperature. In particular, in order to realize a high-performance MOSFET, the hole concentration of the β-SiC single crystal thin film 2 is preferably 1 × 10 17 cm -3 or less, and such a low concentration of β-SiC is preferred.
In order to form an electrode in ohmic contact with the single crystal thin film 2 with good reproducibility, it was necessary to perform annealing treatment at a high temperature of about 1000 ° C.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述の
従来のMOS構造素子の製造方法にあっては、1000℃と
いう酸化シリコン膜3の形成温度に近い高温によってア
ニール処理を行っていたので、このアニール処理により
酸化膜3とβ-SiC単結晶薄膜2との界面の状態が変化
してC−V特性が変化し、本来の界面の状態を正確に把
握することが困難である、という問題があった。
However, in the above-described conventional method for manufacturing a MOS structure element, the annealing treatment is performed at a high temperature of 1000 ° C. which is close to the formation temperature of the silicon oxide film 3. The treatment changes the state of the interface between the oxide film 3 and the β-SiC single crystal thin film 2 and changes the CV characteristics, which makes it difficult to accurately grasp the original state of the interface. It was

【0008】また、電極にTi(チタン)を用いれば、
アニール処理をせずとも正孔濃度が8×1017cm-3以上の
高濃度なp型β-SiC単結晶薄膜上にオーミック電極を
形成することができるが(特開昭62−71271号公
報参照)、この方法では、正孔濃度が1×1017cm-3以下
の低濃度なβ-SiC単結晶薄膜2にオーミック電極を形
成することはできない。
If Ti (titanium) is used for the electrodes,
An ohmic electrode can be formed on a high-concentration p-type β-SiC single crystal thin film having a hole concentration of 8 × 10 17 cm -3 or more without annealing (Japanese Patent Laid-Open No. 62-71271). In this method, an ohmic electrode cannot be formed on the low concentration β-SiC single crystal thin film 2 having a hole concentration of 1 × 10 17 cm -3 or less.

【0009】本発明の目的は、酸化膜−薄膜の界面の状
態に影響を与えることなく、低濃度の炭化ケイ素薄膜で
あってもその上にTi薄膜からなるオーミック電極を形
成することの可能なp型立方晶炭化ケイ素を用いたMO
S構造素子の製造方法を提供することにある。
It is an object of the present invention to form an ohmic electrode composed of a Ti thin film on a low-concentration silicon carbide thin film without affecting the state of the oxide film-thin film interface. MO using p-type cubic silicon carbide
It is to provide a method for manufacturing an S structure element.

【0010】[0010]

【課題を解決するための手段】一実施例を示す図1に対
応付けて説明すると、本発明は、p型立方晶炭化ケイ素
薄膜11の表面に酸化膜12およびTi薄膜からなるオ
ーミック電極14を形成し、前記酸化膜12の表面にゲ
ート電極13を形成してMOS構造素子を製造する方法
に適用される。そして、上述の目的は、前記炭化ケイ素
薄膜11表面にTi薄膜14を形成した後に、このTi薄
膜14に対して約300℃以上約700℃以下の温度で
アニール処理を行う工程を設けることにより達成され
る。
To explain the present invention with reference to FIG. 1 showing an embodiment, the present invention provides an ohmic electrode 14 composed of an oxide film 12 and a Ti thin film on the surface of a p-type cubic silicon carbide thin film 11. It is applied to a method of forming a gate electrode 13 on the surface of the oxide film 12 to manufacture a MOS structure element. The above-described object is achieved by providing a step of forming a Ti thin film 14 on the surface of the silicon carbide thin film 11 and then annealing the Ti thin film 14 at a temperature of about 300 ° C. or higher and about 700 ° C. or lower. To be done.

【0011】[0011]

【作用】Ti薄膜14に施されるアニール処理の温度
は、酸化膜12が形成される温度よりも格段に低い温度
であるため、アニール処理が酸化膜12−炭化ケイ素1
1の界面の状態に悪影響を及ぼすことがない。
The temperature of the annealing treatment applied to the Ti thin film 14 is much lower than the temperature at which the oxide film 12 is formed.
The state of the interface of No. 1 is not adversely affected.

【0012】なお、本発明の構成を説明する上記課題を
解決するための手段と作用の項では、本発明を分かり易
くするために実施例の図を用いたが、これにより本発明
が実施例に限定されるものではない。
Incidentally, in the section of means and action for solving the above problems for explaining the constitution of the present invention, the drawings of the embodiments are used for making the present invention easy to understand. It is not limited to.

【0013】[0013]

【実施例】以下、図面を参照して、本発明の実施例につ
いて詳細に説明する。図1は、本発明によるp型立方晶
炭化ケイ素を用いたMOS構造素子の製造方法の一実施
例を説明するための工程図である。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a process chart for explaining one embodiment of a method for manufacturing a MOS structure element using p-type cubic silicon carbide according to the present invention.

【0014】まず、図1(a)に示すように、単結晶のシ
リコン基板10を用意し、この基板10の表面を炭化処
理した後、図1(b)に示すように、基板10の表面にp
型β-SiC単結晶薄膜11をエピタキシャル法により成
長させる。次いで、図1(c)に示すように、p型β-Si
C単結晶11の表面に酸化シリコン膜12を熱酸化法
(1000℃以上)により形成する。
First, as shown in FIG. 1A, a single crystal silicon substrate 10 is prepared, the surface of the substrate 10 is carbonized, and then the surface of the substrate 10 is processed as shown in FIG. 1B. To p
The type β-SiC single crystal thin film 11 is grown by an epitaxial method. Then, as shown in FIG. 1 (c), p-type β-Si
A silicon oxide film 12 is formed on the surface of the C single crystal 11 by a thermal oxidation method (1000 ° C. or higher).

【0015】さらに、図1(d)に示すように、酸化シリ
コン膜12表面の所定領域に、Au(金)、Al(アルミ
ニウム)、シリコン多結晶膜(ポリシリコン)等のゲー
ト電極13を真空蒸着法、スパッタ法等により形成す
る。次いで、図1(e)に示すように、このゲート電極1
3近傍の酸化シリコン膜12の一部をHF(弗化水素
酸)やCF4のプラズマ等によりエッチングして除去し
た後、p型β-SiC単結晶薄膜11の露出した表面が酸
化・汚染されないように速やかに真空装置内に移送し、
図1(f)に示すように、この露出部に真空蒸着法やスパ
ッタ法等を用いてTi薄膜電極14を形成する。
Further, as shown in FIG. 1D, a gate electrode 13 made of Au (gold), Al (aluminum), a polycrystalline silicon film (polysilicon), or the like is vacuumed in a predetermined region on the surface of the silicon oxide film 12. It is formed by a vapor deposition method, a sputtering method, or the like. Then, as shown in FIG.
The exposed surface of the p-type β-SiC single crystal thin film 11 is not oxidized or contaminated after a part of the silicon oxide film 12 near 3 is removed by etching with plasma of HF (hydrofluoric acid) or CF 4. Promptly transfer to the vacuum device,
As shown in FIG. 1F, a Ti thin film electrode 14 is formed on this exposed portion by using a vacuum evaporation method, a sputtering method or the like.

【0016】そして、このTi薄膜電極14を、真空中
またはアルゴン等のTiと反応しない気体雰囲気中にお
いて約300℃以上約700℃以下の温度でアニール処理をす
ることにより、オーミック電極が形成されたMOS構造
素子を製作することができる。
Then, the Ti thin film electrode 14 is annealed at a temperature of about 300 ° C. or higher and about 700 ° C. or lower in a vacuum or in a gas atmosphere such as argon that does not react with Ti to form an ohmic electrode. MOS structure elements can be manufactured.

【0017】次に、本発明者等の実験結果により本実施
例の効果を実証する。図2は、3×10-8Torr以下の高真
空雰囲気中で蒸着・形成され、アニール処理が行われる
前のTi薄膜電極14とp型β-SiC単結晶薄膜11と
の間の電流−電圧特性を示す図である。図2に示すよう
に、電流と電圧とは比例関係になく、オーミック接触が
形成されていないことが理解できる。
Next, the effect of this embodiment will be demonstrated by the results of experiments conducted by the present inventors. FIG. 2 shows a current-voltage between the Ti thin film electrode 14 and the p-type β-SiC single crystal thin film 11 before being annealed by vapor deposition / forming in a high vacuum atmosphere of 3 × 10 −8 Torr or less. It is a figure which shows a characteristic. As shown in FIG. 2, there is no proportional relationship between the current and the voltage, and it can be understood that ohmic contact is not formed.

【0018】図3は、このTi薄膜電極14に100℃(二
点鎖線)、200℃(一点鎖線)および300℃(破線)の温
度でアニール処理を行った後の電流−電圧特性を示す図
である。なお、参考までにアニール処理を行う前の電流
−電圧特性を実線で示す。図3に示すように、アニール
処理の温度が300℃になってはじめてオーミック特性が
得られることが理解できる。
FIG. 3 is a diagram showing current-voltage characteristics after the Ti thin film electrode 14 was annealed at temperatures of 100 ° C. (two-dot chain line), 200 ° C. (one-dot chain line) and 300 ° C. (dashed line). Is. For reference, the solid line shows the current-voltage characteristics before the annealing treatment. As shown in FIG. 3, it can be understood that the ohmic characteristics can be obtained only when the annealing temperature reaches 300 ° C.

【0019】なお、このTi薄膜電極14のアニール処
理温度が約300℃以上であれば、図3の破線に示すよう
なオーミック特性が得られるが、アニール処理温度が約
800℃以上となると、Ti薄膜電極14の下層にあるp型
β-SiC単結晶薄膜11との反応が起こってこの電極1
4内にシリサイド(ここではシリコンとTiとの化合
物)が形成され、電極14の表面形状が粗くなってこの
電極14にボンディングしたリード線が容易にはがれた
り、あるいは電極14表面のシリサイドの上に酸化シリ
コン膜がさらに形成されてリード線との導通がとりにく
くなるおそれがある。従って、Ti薄膜電極14のアニ
ール処理温度は約300℃以上約700℃以下が望ましい。
If the annealing temperature of the Ti thin film electrode 14 is about 300 ° C. or higher, the ohmic characteristics shown by the broken line in FIG. 3 can be obtained, but the annealing temperature is about 30 ° C.
When the temperature exceeds 800 ° C., a reaction occurs with the p-type β-SiC single crystal thin film 11 under the Ti thin film electrode 14 to cause this electrode 1
Silicide (a compound of silicon and Ti in this case) is formed in the electrode 4, and the surface shape of the electrode 14 becomes rough so that the lead wire bonded to the electrode 14 can be easily peeled off, or on the silicide on the surface of the electrode 14. There is a possibility that a silicon oxide film is further formed and it becomes difficult to establish electrical continuity with the lead wire. Therefore, it is desirable that the annealing temperature of the Ti thin film electrode 14 is about 300 ° C. or higher and about 700 ° C. or lower.

【0020】従って、本実施例によれば、約300℃以上
約700℃以下という酸化シリコン膜12の形成温度(100
0℃以上)よりも格段に低い温度でTi薄膜電極14のア
ニール処理を行っているので、p型β-SiC単結晶薄膜
11と酸化シリコン膜12との界面の状態に影響を与え
ることなくオーミック特性を有するTi薄膜電極(オー
ミック電極)14を形成することができる。従って、こ
のTi薄膜電極14を用いてMOS構造素子のC−V特
性等を測定することにより、本来の界面の状態を把握す
ることができる。
Therefore, according to this embodiment, the formation temperature (100 ° C. or higher and 700 ° C. or lower) of the silicon oxide film 12 (100
Since the Ti thin film electrode 14 is annealed at a temperature significantly lower than (0 ° C. or more), it does not affect the state of the interface between the p-type β-SiC single crystal thin film 11 and the silicon oxide film 12 A Ti thin film electrode (ohmic electrode) 14 having characteristics can be formed. Therefore, by measuring the CV characteristics and the like of the MOS structure element using the Ti thin film electrode 14, the original interface state can be grasped.

【0021】また、従来のシリコンによるMOS構造素
子においては、電極形成後に素子を水素雰囲気中におい
て350℃〜500℃の温度でアニール処理を施して、酸化シ
リコン膜とシリコンとの界面の特性を改善することが行
われていたが、本実施例によれば、上記の温度範囲より
も低温のアニール処理(例えば300℃)で、p型β-Si
C単結晶薄膜上にオーミック電極が形成できるため、M
OS構造が電極形成時に350℃〜500℃の温度にさらされ
ることがなく、シリコンMOS構造素子の場合と同様の
アニール処理をp型β-SiC単結晶薄膜を用いたMOS
構造素子に施した場合の効果を検討することも可能とな
る。
Further, in the conventional MOS structure element made of silicon, the element is annealed at a temperature of 350 ° C. to 500 ° C. in a hydrogen atmosphere after the electrodes are formed to improve the characteristics of the interface between the silicon oxide film and silicon. However, according to the present embodiment, the p-type β-Si is subjected to the annealing treatment at a temperature lower than the above temperature range (for example, 300 ° C.).
Since an ohmic electrode can be formed on the C single crystal thin film, M
The OS structure is not exposed to a temperature of 350 ° C to 500 ° C during electrode formation, and the same annealing treatment as in the case of the silicon MOS structure element is performed using a p-type β-SiC single crystal thin film MOS.
It is also possible to study the effect when applied to the structural element.

【0022】なお、本発明のp型立方晶炭化ケイ素を用
いたMOS構造素子の製造方法は、その細部が上述の一
実施例に限定されず、種々の変形が可能である。
The details of the method of manufacturing a MOS structure element using p-type cubic silicon carbide of the present invention are not limited to the above-mentioned one embodiment, and various modifications are possible.

【0023】[0023]

【発明の効果】以上詳細に説明したように、本発明によ
れば、Ti薄膜に対して約300℃以上約700℃以下
の温度でアニール処理を行うことによりオーミック電極
を形成しているので、p型立方晶炭化ケイ素と酸化シリ
コン膜との界面の状態に影響を与えることなくTi薄膜
からなるオーミック電極を形成することができる。従っ
て、このオーミック電極を用いればMOS構造素子本来
の界面の状態を把握することが可能となる。
As described above in detail, according to the present invention, the ohmic electrode is formed by annealing the Ti thin film at a temperature of about 300 ° C. or higher and about 700 ° C. or lower. An ohmic electrode made of a Ti thin film can be formed without affecting the state of the interface between the p-type cubic silicon carbide and the silicon oxide film. Therefore, if this ohmic electrode is used, it is possible to grasp the original state of the interface of the MOS structure element.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるp型立方晶炭化ケイ素
を用いたMOS構造素子の製造方法を説明するための工
程図である。
FIG. 1 is a process drawing for explaining a method for manufacturing a MOS structure element using p-type cubic silicon carbide, which is an embodiment of the present invention.

【図2】本発明者等による電極の電流−電圧特性の測定
結果を示す図である。
FIG. 2 is a diagram showing measurement results of current-voltage characteristics of electrodes by the present inventors.

【図3】図2と同様の図である。FIG. 3 is a view similar to FIG.

【図4】p型立方晶炭化ケイ素を用いたMOS構造素子
の一例を示す図である。
FIG. 4 is a diagram showing an example of a MOS structure element using p-type cubic silicon carbide.

【符号の説明】[Explanation of symbols]

10 シリコン基板 11 p型β-SiC単結晶薄膜 12 酸化シリコン膜 13 ゲート電極 14 Ti薄膜電極 10 Silicon Substrate 11 p-Type β-SiC Single Crystal Thin Film 12 Silicon Oxide Film 13 Gate Electrode 14 Ti Thin Film Electrode

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 8728−4M 29/40 A 7738−4M Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 27/12 8728-4M 29/40 A 7738-4M

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 p型立方晶炭化ケイ素薄膜の表面に酸化
膜およびTi薄膜からなるオーミック電極を形成し、前
記酸化膜の表面にゲート電極を形成してMOS構造素子
を製造する方法において、 前記炭化ケイ素薄膜表面にTi薄膜を形成した後に、こ
のTi薄膜に対して約300℃以上約700℃以下の温
度でアニール処理を行う工程を備えたことを特徴とする
p型立方晶炭化ケイ素を用いたMOS構造素子の製造方
法。
1. A method for manufacturing a MOS structural element by forming an ohmic electrode composed of an oxide film and a Ti thin film on the surface of a p-type cubic silicon carbide thin film, and forming a gate electrode on the surface of the oxide film. A p-type cubic silicon carbide is provided which comprises a step of forming a Ti thin film on the surface of the silicon carbide thin film and then annealing the Ti thin film at a temperature of about 300 ° C. or higher and about 700 ° C. or lower. And method for manufacturing a MOS structure element.
JP23409591A 1991-08-21 1991-08-21 Manufacture of mos structure element using p-type cubic crystalline silicon carbide Pending JPH0555569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23409591A JPH0555569A (en) 1991-08-21 1991-08-21 Manufacture of mos structure element using p-type cubic crystalline silicon carbide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23409591A JPH0555569A (en) 1991-08-21 1991-08-21 Manufacture of mos structure element using p-type cubic crystalline silicon carbide

Publications (1)

Publication Number Publication Date
JPH0555569A true JPH0555569A (en) 1993-03-05

Family

ID=16965546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23409591A Pending JPH0555569A (en) 1991-08-21 1991-08-21 Manufacture of mos structure element using p-type cubic crystalline silicon carbide

Country Status (1)

Country Link
JP (1) JPH0555569A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099597A1 (en) * 2007-02-14 2008-08-21 Panasonic Corporation Semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099597A1 (en) * 2007-02-14 2008-08-21 Panasonic Corporation Semiconductor device and method for manufacturing the same
JPWO2008099597A1 (en) * 2007-02-14 2010-05-27 パナソニック株式会社 Semiconductor device and manufacturing method thereof
US8076736B2 (en) 2007-02-14 2011-12-13 Panasonic Corporation Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US5597744A (en) Method of producing a silicon carbide semiconductor device
US5124779A (en) Silicon carbide semiconductor device with ohmic electrode consisting of alloy
JP3251017B2 (en) Method for reducing defects in an oxide layer on silicon carbide
JP3184320B2 (en) Diamond field effect transistor
JP3930561B2 (en) Ohmic contact and method for manufacturing a semiconductor device comprising such an ohmic contact
JP4222541B2 (en) Nickel silicide manufacturing method and semiconductor integrated device
JPH10284732A (en) Method for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
US5216264A (en) Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact
Morita et al. Characterization and control of native oxide on silicon
US5285084A (en) Diamond schottky diodes and gas sensors fabricated therefrom
JPH0864802A (en) Silicon carbide semiconductor device and its manufacture
JP2003243653A (en) Method for manufacturing silicon carbide semiconductor device
JPH09321323A (en) Silicon carbide substrate, manufacture thereof and silicon carbide semiconductor device using the same substrate
JP2000150792A (en) Semiconductor device and its manufacture
JPH11233760A (en) Laminated structure member composed of metal, oxide film and silicon carbide semiconductor
JP2002252233A (en) Semiconductor device and method of manufacturing the same
JPH0555569A (en) Manufacture of mos structure element using p-type cubic crystalline silicon carbide
JP3924628B2 (en) Method for manufacturing SiC Schottky diode
CN210156382U (en) SiC-based MOS device
JP2002016017A (en) Silicon carbide semiconductor device and method of manufacturing the same
JPH0770695B2 (en) Method for manufacturing silicon carbide semiconductor device
JP3959203B2 (en) Manufacturing method of semiconductor device
JP2018190810A (en) Method of forming ohmic electrode and method of manufacturing SiC semiconductor element
JP4175157B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2000150417A (en) Method for heat-treating silicon carbide semiconductor and manufacture thereof