JPH0555563A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0555563A JPH0555563A JP21531691A JP21531691A JPH0555563A JP H0555563 A JPH0555563 A JP H0555563A JP 21531691 A JP21531691 A JP 21531691A JP 21531691 A JP21531691 A JP 21531691A JP H0555563 A JPH0555563 A JP H0555563A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- insulating film
- gate insulating
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】トランジスタといった半導体装置のスレショル
ド電圧に影響することなく、しかも、該半導体装置を微
細化構造としてもパンチスルーを容易に防止して高耐圧
を維持できるようにする。 【構成】ゲート絶縁膜８直下に所定の不純物濃度でかつ
パンチスルー防止のために形成されている不純物注入領
域６よりも深いところに、当該不純物注入領域６の不純
物濃度を上げることなくパンチスルー防止のための不純
物注入領域１３が形成される。半導体基板１表面に近い
側の不純物注入領域６の濃度を上げることなく、それよ
りも深いところの不純物注入領域１３の濃度を上げるこ
とでドレイン領域か４らソース領域５に伸びてくる空乏
層を抑える。
ド電圧に影響することなく、しかも、該半導体装置を微
細化構造としてもパンチスルーを容易に防止して高耐圧
を維持できるようにする。 【構成】ゲート絶縁膜８直下に所定の不純物濃度でかつ
パンチスルー防止のために形成されている不純物注入領
域６よりも深いところに、当該不純物注入領域６の不純
物濃度を上げることなくパンチスルー防止のための不純
物注入領域１３が形成される。半導体基板１表面に近い
側の不純物注入領域６の濃度を上げることなく、それよ
りも深いところの不純物注入領域１３の濃度を上げるこ
とでドレイン領域か４らソース領域５に伸びてくる空乏
層を抑える。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置としてＰチャンネル高
耐圧トランジスタの構造について図２を参照して説明す
ると、１はＰ型の半導体基板、２はＮ型のウエル領域、
３はリンイオン注入領域、４はドレイン領域、５はソー
ス領域、６はパンチスルー防止不純物注入領域、７はフ
ィールド絶縁膜、８はゲート絶縁膜、９はゲート電極で
ある。
耐圧トランジスタの構造について図２を参照して説明す
ると、１はＰ型の半導体基板、２はＮ型のウエル領域、
３はリンイオン注入領域、４はドレイン領域、５はソー
ス領域、６はパンチスルー防止不純物注入領域、７はフ
ィールド絶縁膜、８はゲート絶縁膜、９はゲート電極で
ある。
【０００３】このような構造のトランジスタの製造工程
について図３（１）ないし（４）を参照して説明する
と、（１）に示されるＰ型の半導体基板１表面から矢印
のようにリンイオンを注入し熱拡散させることで（２）
のようにＮ型ウエル領域２を形成してのち、該半導体基
板１表面にシリコンオキサイド膜１０とシリコンナイト
ライド膜１１とを堆積するとともに、そのシリコンナイ
トライド膜１１の上にレジスト層１２を形成するととも
に、該レジスト層１２に窓あけをし、ついで、レジスト
層１２をマスクにしてシリコンナイトライド膜１１を選
択エッチングすることで、所望のシリコンナイトライド
膜１１を形成する。
について図３（１）ないし（４）を参照して説明する
と、（１）に示されるＰ型の半導体基板１表面から矢印
のようにリンイオンを注入し熱拡散させることで（２）
のようにＮ型ウエル領域２を形成してのち、該半導体基
板１表面にシリコンオキサイド膜１０とシリコンナイト
ライド膜１１とを堆積するとともに、そのシリコンナイ
トライド膜１１の上にレジスト層１２を形成するととも
に、該レジスト層１２に窓あけをし、ついで、レジスト
層１２をマスクにしてシリコンナイトライド膜１１を選
択エッチングすることで、所望のシリコンナイトライド
膜１１を形成する。
【０００４】そして、レジスト層１２とシリコンナイト
ライド膜１１とをマスクにして矢印のようにリンイオン
を注入して（３）のようにＮ型ウエル領域２内にリンイ
オン注入領域３を形成するとともに、半導体基板１表面
を選択酸化することにより、半導体基板１とＮ型ウエル
領域２との境界にまたがる領域と、Ｎ型ウエル２領域内
のリンイオン注入領域３上と、Ｎ型ウエル領域２内でリ
ンイオン注入領域３でない領域とに、それぞれ、フィー
ルド絶縁膜７を形成する。さらに、フィールド絶縁膜７
をマスクにしてリンイオンを矢印のように半導体基板１
表面に選択的に注入して（４）のようにゲート絶縁膜８
直下にリンイオン注入領域６を形成する。このリンイオ
ン注入領域６がパンチスルー防止不純物領域となる。
ライド膜１１とをマスクにして矢印のようにリンイオン
を注入して（３）のようにＮ型ウエル領域２内にリンイ
オン注入領域３を形成するとともに、半導体基板１表面
を選択酸化することにより、半導体基板１とＮ型ウエル
領域２との境界にまたがる領域と、Ｎ型ウエル２領域内
のリンイオン注入領域３上と、Ｎ型ウエル領域２内でリ
ンイオン注入領域３でない領域とに、それぞれ、フィー
ルド絶縁膜７を形成する。さらに、フィールド絶縁膜７
をマスクにしてリンイオンを矢印のように半導体基板１
表面に選択的に注入して（４）のようにゲート絶縁膜８
直下にリンイオン注入領域６を形成する。このリンイオ
ン注入領域６がパンチスルー防止不純物領域となる。
【０００５】そして、半導体基板１表面にポリシリコン
を堆積し、ゲート絶縁膜８のパターンに従って該ポリシ
リコンの選択エッチングを行って同じく（４）のように
ゲート絶縁膜８とフィールド絶縁膜７とにまたがったゲ
ート電極９を形成してのち、ゲート絶縁膜８とゲート電
極９とフィールド絶縁膜７とをマスクにしてボロンイオ
ンを半導体基板１表面に選択的に注入して図２のように
Ｐ型ドレイン領域４とＰ型ソース領域５とを形成する。
を堆積し、ゲート絶縁膜８のパターンに従って該ポリシ
リコンの選択エッチングを行って同じく（４）のように
ゲート絶縁膜８とフィールド絶縁膜７とにまたがったゲ
ート電極９を形成してのち、ゲート絶縁膜８とゲート電
極９とフィールド絶縁膜７とをマスクにしてボロンイオ
ンを半導体基板１表面に選択的に注入して図２のように
Ｐ型ドレイン領域４とＰ型ソース領域５とを形成する。
【０００６】このような製造工程を経ることにより図２
のＰチャンネル高耐圧トランジスタが製造される。
のＰチャンネル高耐圧トランジスタが製造される。
【０００７】
【発明が解決しようとする課題】このような構造のトラ
ンジスタにあっては、ドレイン領域４から伸びた空乏層
がソース領域５にまで容易に達してしまうことのないよ
うにパンチスルー防止不純物注入領域６を形成して高耐
圧型としていたが、このパンチスルー防止不純物注入領
域６は、トランジスタのスレショルド電圧Ｖｔｈに影響
することのないように、不純物濃度を上げてあっても、
すなわち、ゲート絶縁膜８直下から浅い領域に形成して
あるから、トランジスタを微細化構造とした場合ではド
レイン領域４から伸びた空乏層がソース領域５にまで容
易に到達してパンチスルーしてしまいやすい構造であっ
た。
ンジスタにあっては、ドレイン領域４から伸びた空乏層
がソース領域５にまで容易に達してしまうことのないよ
うにパンチスルー防止不純物注入領域６を形成して高耐
圧型としていたが、このパンチスルー防止不純物注入領
域６は、トランジスタのスレショルド電圧Ｖｔｈに影響
することのないように、不純物濃度を上げてあっても、
すなわち、ゲート絶縁膜８直下から浅い領域に形成して
あるから、トランジスタを微細化構造とした場合ではド
レイン領域４から伸びた空乏層がソース領域５にまで容
易に到達してパンチスルーしてしまいやすい構造であっ
た。
【０００８】したがって、本発明においては、トランジ
スタといった半導体装置のスレショルド電圧に影響する
ことなく、しかも、該半導体装置を微細化構造としても
パンチスルーを容易に防止して高耐圧を維持できるよう
にすることを目的としている。
スタといった半導体装置のスレショルド電圧に影響する
ことなく、しかも、該半導体装置を微細化構造としても
パンチスルーを容易に防止して高耐圧を維持できるよう
にすることを目的としている。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明の請求項１に係る半導体装置において
は、所定導電型の半導体基板の表面にゲート絶縁膜が形
成されており、該ゲート絶縁膜直下に所定の不純物濃度
でかつパンチスルー防止のための不純物注入領域が形成
されており、さらに、該ゲート絶縁膜直下においてこの
不純物注入領域よりも深いところに当該不純物注入領域
の不純物濃度を上げることなくパンチスルー防止のため
の不純物注入領域が形成されてあることを特徴としてい
る。
るために、本発明の請求項１に係る半導体装置において
は、所定導電型の半導体基板の表面にゲート絶縁膜が形
成されており、該ゲート絶縁膜直下に所定の不純物濃度
でかつパンチスルー防止のための不純物注入領域が形成
されており、さらに、該ゲート絶縁膜直下においてこの
不純物注入領域よりも深いところに当該不純物注入領域
の不純物濃度を上げることなくパンチスルー防止のため
の不純物注入領域が形成されてあることを特徴としてい
る。
【００１０】本発明の請求項２に係る半導体装置の製造
方法においては、所定導電型の半導体基板の表面にゲー
ト絶縁膜を形成し、該ゲート絶縁膜直下に所定の不純物
濃度でもって所定のイオンを注入してパンチスルー防止
のための不純物注入領域を形成し、また、所定のイオン
を高エネルギで注入することにより、該不純物注入領域
での不純物濃度を上げることなく、ゲート絶縁膜直下に
おいてはそれよりも深いところにパンチスルー防止のた
めの不純物注入領域を形成することを特徴としている。
方法においては、所定導電型の半導体基板の表面にゲー
ト絶縁膜を形成し、該ゲート絶縁膜直下に所定の不純物
濃度でもって所定のイオンを注入してパンチスルー防止
のための不純物注入領域を形成し、また、所定のイオン
を高エネルギで注入することにより、該不純物注入領域
での不純物濃度を上げることなく、ゲート絶縁膜直下に
おいてはそれよりも深いところにパンチスルー防止のた
めの不純物注入領域を形成することを特徴としている。
【００１１】
【作用】請求項１においては、ゲート絶縁膜直下に所定
の不純物濃度でかつパンチスルー防止のために形成され
ている不純物注入領域よりも深いところに、当該不純物
注入領域の不純物濃度を上げることなくパンチスルー防
止のための不純物注入領域が形成されてあることから、
半導体基板表面に近い側の不純物注入領域の濃度を上げ
ることなく、すなわち半導体装置のスレショルド電圧に
影響させることなく、それよりも深いところの不純物注
入領域の濃度を上げることでドレイン領域からソース領
域に伸びてくる空乏層を抑えることができる。
の不純物濃度でかつパンチスルー防止のために形成され
ている不純物注入領域よりも深いところに、当該不純物
注入領域の不純物濃度を上げることなくパンチスルー防
止のための不純物注入領域が形成されてあることから、
半導体基板表面に近い側の不純物注入領域の濃度を上げ
ることなく、すなわち半導体装置のスレショルド電圧に
影響させることなく、それよりも深いところの不純物注
入領域の濃度を上げることでドレイン領域からソース領
域に伸びてくる空乏層を抑えることができる。
【００１２】請求項２においては、半導体基板表面に近
い側の不純物注入領域よりも深い領域に所定のイオンを
高エネルギで注入することにより、該不純物注入領域で
の不純物濃度を上げることなくパンチスルー防止のため
の不純物注入領域を形成することができる。
い側の不純物注入領域よりも深い領域に所定のイオンを
高エネルギで注入することにより、該不純物注入領域で
の不純物濃度を上げることなくパンチスルー防止のため
の不純物注入領域を形成することができる。
【００１３】
【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。この実施例では半導体装置としてＰチャ
ンネル高耐圧トランジスタに適用している。図１は、こ
の実施例に係る該トランジスタの断面構造が示されてい
る。この実施例のトランジスタにおいては、図１を参照
するように、ゲート絶縁膜８直下に形成されているパン
チスルー防止不純物注入領域６よりも深いところに、パ
ンチスルー防止のための不純物注入領域１３が形成され
ていることに特徴がある。
細に説明する。この実施例では半導体装置としてＰチャ
ンネル高耐圧トランジスタに適用している。図１は、こ
の実施例に係る該トランジスタの断面構造が示されてい
る。この実施例のトランジスタにおいては、図１を参照
するように、ゲート絶縁膜８直下に形成されているパン
チスルー防止不純物注入領域６よりも深いところに、パ
ンチスルー防止のための不純物注入領域１３が形成され
ていることに特徴がある。
【００１４】本実施例では、半導体基板１表面のゲート
絶縁膜８直下の不純物注入領域６よりも深いところに、
不純物注入領域１３が形成されてあることから、半導体
基板１表面に近い側の不純物注入領域６の濃度を上げる
ことなく、すなわちトランジスタのスレショルド電圧に
影響させることなく、それよりも深いところの不純物注
入領域１３の濃度を上げることでドレイン領域４からソ
ース領域５に伸びてくる空乏層を抑えて、パンチスルー
を防止することができる。
絶縁膜８直下の不純物注入領域６よりも深いところに、
不純物注入領域１３が形成されてあることから、半導体
基板１表面に近い側の不純物注入領域６の濃度を上げる
ことなく、すなわちトランジスタのスレショルド電圧に
影響させることなく、それよりも深いところの不純物注
入領域１３の濃度を上げることでドレイン領域４からソ
ース領域５に伸びてくる空乏層を抑えて、パンチスルー
を防止することができる。
【００１５】このようなトランジスタの製造は、従来例
に係るトランジスタに関しての製造工程である（１）〜
（４）とは基本的に同じであり、フィールド絶縁膜７を
マスクにしてゲート絶縁膜８の上からリンイオンを高エ
ネルギ注入して半導体基板１表面から深い領域にパンチ
スルー防止不純物注入領域１３を形成する工程が付加さ
れる。
に係るトランジスタに関しての製造工程である（１）〜
（４）とは基本的に同じであり、フィールド絶縁膜７を
マスクにしてゲート絶縁膜８の上からリンイオンを高エ
ネルギ注入して半導体基板１表面から深い領域にパンチ
スルー防止不純物注入領域１３を形成する工程が付加さ
れる。
【００１６】
【発明の効果】以上のように本発明によれば、ゲート絶
縁膜直下に所定の不純物濃度でかつパンチスルー防止の
ために形成されている不純物注入領域よりも深いところ
に、当該不純物注入領域の不純物濃度を上げることなく
パンチスルー防止のための不純物注入領域が形成されて
あることから、半導体基板表面に近い側の不純物注入領
域の濃度を上げることなく、すなわち半導体装置のスレ
ショルド電圧に影響させることなく、それよりも深いと
ころの不純物注入領域の濃度を上げることでドレイン領
域からソース領域に伸びてくる空乏層を抑えることがで
きる。この結果、本発明においては、トランジスタとい
った半導体装置のスレショルド電圧に影響することな
く、しかも、該半導体装置を微細化構造としてもパンチ
スルーを容易に防止して高耐圧を維持できるものとな
る。
縁膜直下に所定の不純物濃度でかつパンチスルー防止の
ために形成されている不純物注入領域よりも深いところ
に、当該不純物注入領域の不純物濃度を上げることなく
パンチスルー防止のための不純物注入領域が形成されて
あることから、半導体基板表面に近い側の不純物注入領
域の濃度を上げることなく、すなわち半導体装置のスレ
ショルド電圧に影響させることなく、それよりも深いと
ころの不純物注入領域の濃度を上げることでドレイン領
域からソース領域に伸びてくる空乏層を抑えることがで
きる。この結果、本発明においては、トランジスタとい
った半導体装置のスレショルド電圧に影響することな
く、しかも、該半導体装置を微細化構造としてもパンチ
スルーを容易に防止して高耐圧を維持できるものとな
る。
【図１】本発明の一実施例に係る半導体装置としてのト
ランジスタの構造断面図である。
ランジスタの構造断面図である。
【図２】従来例のトランジスタの構造断面図である。
【図３】従来例のトランジスタの製造方法の説明に供す
る各工程での構造断面図である。
る各工程での構造断面図である。
１ 半導体基板 ２ ウエル領域 ４ ドレイン領域 ５ ソース領域 ６ 不純物注入領域 ７ フィールド絶縁膜 ８ ゲート絶縁膜 ９ ゲート電極 １３ 不純物注入領域
Claims (2)
- 【請求項１】 所定導電型の半導体基板の表面にゲート
絶縁膜が形成されており、該ゲート絶縁膜直下に所定の
不純物濃度でかつパンチスルー防止のための不純物注入
領域が形成されており、さらに、該ゲート絶縁膜直下に
おいてこの不純物注入領域よりも深いところに当該不純
物注入領域の不純物濃度を上げることなくパンチスルー
防止のための不純物注入領域が形成されてあることを特
徴とする半導体装置。 - 【請求項２】 所定導電型の半導体基板の表面にゲート
絶縁膜を形成し、該ゲート絶縁膜直下に所定の不純物濃
度でもって所定のイオンを注入してパンチスルー防止の
ための不純物注入領域を形成し、また、所定のイオンを
高エネルギで注入することにより、該不純物注入領域で
の不純物濃度を上げることなく、ゲート絶縁膜直下にお
いてはそれよりも深いところにパンチスルー防止のため
の不純物注入領域を形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531691A JPH0555563A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531691A JPH0555563A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555563A true JPH0555563A (ja) | 1993-03-05 |
Family
ID=16670297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21531691A Pending JPH0555563A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555563A (ja) |
-
1991
- 1991-08-27 JP JP21531691A patent/JPH0555563A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6277675B1 (en) | Method of fabricating high voltage MOS device | |
| JP3489871B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| JP2905808B2 (ja) | 半導体デバイスとその製造方法 | |
| KR910002037B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2000260987A (ja) | 半導体装置とその製造方法 | |
| JP3394408B2 (ja) | 半導体装置及びその製造方法 | |
| US20060138567A1 (en) | Semiconductor device and fabricating method thereof | |
| JPS6055665A (ja) | 半導体装置の製造方法 | |
| US7517759B2 (en) | Method of fabricating metal oxide semiconductor device | |
| JPH07201974A (ja) | 半導体装置の製造方法 | |
| US6261885B1 (en) | Method for forming integrated circuit gate conductors from dual layers of polysilicon | |
| US6713331B2 (en) | Semiconductor device manufacturing using one element separation film | |
| US6350641B1 (en) | Method of increasing the depth of lightly doping in a high voltage device | |
| JPH11284178A (ja) | 絶縁ゲートトランジスタ及びその製造方法並びに半導体集積回路装置 | |
| JP3744438B2 (ja) | 半導体装置 | |
| KR100587605B1 (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JPH0555563A (ja) | 半導体装置およびその製造方法 | |
| KR940010543B1 (ko) | 모스 트랜지스터의 제조방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| JPH02105469A (ja) | Ｍｉｓ型半導体装置 | |
| JP4228416B2 (ja) | 半導体装置の製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 |