JPH0554630B2 - - Google Patents

Info

Publication number
JPH0554630B2
JPH0554630B2 JP59102089A JP10208984A JPH0554630B2 JP H0554630 B2 JPH0554630 B2 JP H0554630B2 JP 59102089 A JP59102089 A JP 59102089A JP 10208984 A JP10208984 A JP 10208984A JP H0554630 B2 JPH0554630 B2 JP H0554630B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
output
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59102089A
Other languages
Japanese (ja)
Other versions
JPS60244867A (en
Inventor
Koichi Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10208984A priority Critical patent/JPS60244867A/en
Publication of JPS60244867A publication Critical patent/JPS60244867A/en
Publication of JPH0554630B2 publication Critical patent/JPH0554630B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は複数のアナログ入力電圧のうち、最も
電圧の高い入力電圧または最も低い入力電圧と等
しい電圧を取出せる電圧弁別回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a voltage discrimination circuit that can extract a voltage equal to the highest input voltage or the lowest input voltage among a plurality of analog input voltages.

(従来の技術) 従来の演算増幅器を応用した入力アナログ電圧
の最大値を弁別する電圧弁別回路として第1図に
示すものが知られている。同図において、演算増
幅器A1〜A3の出力はそれぞれダイオードD4〜D6
のアノードにそれぞれ導かれ、そのカソードは共
通接続されて出力端子4に接続されている。この
出力端子4は上記演算増幅器A1〜A3の負入力端
子に保護用抵抗R1〜R3を介して負帰還接続され
ている。この演算増幅器A1〜A3の正入力端子に
は入力端子1〜3からアナログ入力電圧がそれぞ
れ印加される。
(Prior Art) As a voltage discrimination circuit that discriminates the maximum value of an input analog voltage using a conventional operational amplifier, the one shown in FIG. 1 is known. In the figure, the outputs of operational amplifiers A1 to A3 are connected to diodes D4 to D6, respectively.
are respectively led to anodes, and their cathodes are connected in common to the output terminal 4. This output terminal 4 is connected by negative feedback to the negative input terminals of the operational amplifiers A 1 to A 3 via protective resistors R 1 to R 3 . Analog input voltages are applied from input terminals 1 to 3 to the positive input terminals of operational amplifiers A 1 to A 3 , respectively.

ダイオードD4〜D6は負帰還ループ内に挿入さ
れていることになるので、ダイオードの順方向電
圧VFは無視できる。ダイオードD4〜D6のカソー
ドは共通接続されているので、入力1〜3のうち
最も高い電圧が印加されている演算増幅器A1
A3のうちの1つ、例えばA3は電圧フオロワとし
て働く。しかし、残りの演算増幅器A1,A2は正
入力端より負入力端の電位の方が高いため出力は
負電源側に飽和して、その演算増幅器A1,A2
出力端に接続されているダイオードD4,D5は逆
バイアスとなり出力から切離される。これによ
り、多数のアナログ入力電圧の内最大電圧が出力
される。
Since the diodes D 4 to D 6 are inserted in the negative feedback loop, the forward voltage V F of the diodes can be ignored. Since the cathodes of the diodes D 4 to D 6 are commonly connected, the operational amplifier A 1 to which the highest voltage among inputs 1 to 3 is applied
One of A3 , for example A3 , acts as a voltage follower. However, since the potential of the negative input terminal of the remaining operational amplifiers A 1 and A 2 is higher than that of the positive input terminal, the output is saturated to the negative power supply side and is connected to the output terminal of the operational amplifiers A 1 and A 2 . The diodes D 4 and D 5 are reverse biased and disconnected from the output. As a result, the maximum voltage among a large number of analog input voltages is output.

しかし、入力数が多くなつた場合には、1チヤ
ンネル当たりに1個の演算増幅器、1個のダイオ
ード及び1個の抵抗がそれぞれ必要となり、この
回路を集積化する場合にもかなりの規模になり、
コスト高になるという欠点がある。
However, when the number of inputs increases, one operational amplifier, one diode, and one resistor are required for each channel, and even if this circuit is integrated, it will require a considerable scale. ,
It has the disadvantage of high cost.

(発明の目的) 本発明の目的は、上記欠点を除去し、少ない素
子数で構成することができ高密度集積回路化に適
した、高精度の電圧弁別回路を提供することにあ
る。
(Object of the Invention) An object of the present invention is to eliminate the above-mentioned drawbacks, to provide a highly accurate voltage discrimination circuit that can be configured with a small number of elements and is suitable for high-density integrated circuits.

(発明の構成) 本発明による電圧弁別回路は、複数の電圧入力
端子と、複数の第1のトランジスタであつて、
夫々のコレクタは第1の回路節点に共通に接続さ
れた夫々のベースは前記複数の電圧入力端子の対
応するものに接続され夫々のエミツタは第1のダ
イオードを順方向にそれぞれ介して第2の回路節
点に共通に接続された複数の第1のトランジスタ
と、エミツタが第2のダイオードを順方向に介し
て前記第2の回路節点に接続されて前記複数の第
1のトランジスタに対し差動増幅器を構成する第
2のトランジスタと、前記第2の回路節点と電源
との間に接続された定電流源と、前記第1の回路
節点と前記第2のトランジスタのコレクタとに接
続され前記複数の第1のトランジスタと前記第2
のトランジスタとの差動出力をシングルエンド出
力に変換する能動負荷と、前記能動負荷の出力か
ら前記第2のトランジスタのベースに帰還をかけ
る帰還回路と、前記能動負荷の出力から取り出さ
れた出力端子とを含むことを特徴とする。
(Structure of the Invention) A voltage discrimination circuit according to the present invention includes a plurality of voltage input terminals and a plurality of first transistors,
The respective collectors are commonly connected to the first circuit node, the respective bases are connected to corresponding ones of the plurality of voltage input terminals, and the respective emitters are connected to the second voltage input terminal through the first diode in the forward direction, respectively. a plurality of first transistors commonly connected to a circuit node, and a differential amplifier for the plurality of first transistors whose emitters are connected to the second circuit node through a second diode in the forward direction; a constant current source connected between the second circuit node and the power supply; and a constant current source connected between the first circuit node and the collector of the second transistor a first transistor and said second transistor;
an active load that converts a differential output with the transistor into a single-ended output, a feedback circuit that applies feedback from the output of the active load to the base of the second transistor, and an output terminal taken out from the output of the active load. It is characterized by including.

(実施例) 次に、本発明の実施例について図面を用いて説
明する。
(Example) Next, an example of the present invention will be described using the drawings.

第2図は本発明の第1の実施例の回路図であ
る。
FIG. 2 is a circuit diagram of a first embodiment of the present invention.

この実施例は、電圧入力端子1,2にそれぞれ
入力される入力電圧のうち高い方の電圧を出力す
る電圧弁別回路の実施例である。
This embodiment is an embodiment of a voltage discrimination circuit that outputs the higher voltage among the input voltages input to voltage input terminals 1 and 2, respectively.

この第1の実施例は、2個の電圧入力端子1,
2と、コレクタが共通接続されベースが電圧入力
端子1,2にそれぞれ接続された2個の第1のト
ランジスタ群Q1,Q2と、エミツタが第1のトラ
ンジスタ群Q1,Q2のエミツタのすべてにそれぞ
れダイオードD1,D2,D3を介して共通接続して
第1のトランジスタ群Q1,Q2と差動増幅器を構
成する第2のトランジスタQ3と、第2のトラン
ジスタQ3のエミツタと第1のトランジスタ群Q1
Q2のエミツタとの共通接続点N1と負電源端子6
との間に接続する第1の定電流源I1と、第1のト
ランジスタ群Q1,Q2の共通接続されたコレクタ
と第2のトランジスタQ3のコレクタとに接続し
て第1のトランジスタ群と第2のトランジスタと
の差動出力をシングルエンド出力に変換するトラ
ンジスタQ4,Q5から成る能動負荷と、この能動
負荷の出力から第2のトランジスタのベースへ帰
還をかける帰還素子Q6と、能動負荷と帰還素子
との共通接続点N2に接続する出力端子4とを含
んで構成される。尚、コンデンサCFは周波数補
償用であり、5は正電源端子であり、能動負荷と
してのトランジスタQ4,Q5はカレントミラー回
路を構成している。
This first embodiment has two voltage input terminals 1,
2, two first transistor groups Q 1 and Q 2 whose collectors are commonly connected and whose bases are connected to voltage input terminals 1 and 2 , respectively, and whose emitters are the emitters of the first transistor group Q 1 and Q 2. A second transistor Q 3 is commonly connected to all of the transistors through diodes D 1 , D 2 , D 3 respectively to form a differential amplifier with the first transistor group Q 1 , Q 2 , and a second transistor Q 3 emitter and the first transistor group Q 1 ,
Common connection point N1 with emitter of Q2 and negative power supply terminal 6
a first constant current source I 1 connected between the first constant current source I 1 and a first transistor An active load consisting of transistors Q 4 and Q 5 that converts the differential output between the group and the second transistor into a single-ended output, and a feedback element Q 6 that provides feedback from the output of this active load to the base of the second transistor. and an output terminal 4 connected to a common connection point N2 between the active load and the feedback element. Note that capacitor C F is for frequency compensation, 5 is a positive power supply terminal, and transistors Q 4 and Q 5 as active loads constitute a current mirror circuit.

上記実施例の回路において、電圧入力端子1,
2にそれぞれ入力される入力電圧をVIN1,VIN2
すると、|VIN1−VIN2|<VBE+BVEB0(VBE:ベー
ス・エミツタ間順方向電圧、BVEB0:ベース・エ
ミツタ間逆方向耐圧)ならば、D1〜D3は省略す
ることができる。すなわち、D1〜D3は電圧入力
端子1,2間の差動入力電圧範囲を大きくするた
めに挿入されている。
In the circuit of the above embodiment, voltage input terminal 1,
If the input voltages input to 2 are V IN1 and V IN2 , |V IN1 − V IN2 | <V BE + BV EB0 (V BE : Forward voltage between base and emitter, BV EB0 : Reverse voltage between base and emitter. (withstand voltage), D 1 to D 3 can be omitted. That is, D 1 to D 3 are inserted to widen the differential input voltage range between voltage input terminals 1 and 2.

上記の回路構成において、ベースに入力電圧が
印加されるトランジスタQ1,Q2の内、高い入力
電圧の方のトランジスタが活性状態となり、他の
トランジスタは遮断する。そして、トランジスタ
Q1,Q2の内、活性状態となつたトランジスタと
第2のトランジスタQ3とで差動増幅器として働
く。そして、その能動負荷として働くカレントミ
ラー回路のトランジスタQ4,Q5によつてシング
ルエンドに変換され、そのシングルエンド出力は
帰還素子としてのトランジスタQ6のエミツタフ
オロワを介してQ3のベースに帰還される。すな
わち全体として電圧フオロワとして動作するた
め、入力された高い方の電圧がそのまま出力され
る。
In the above circuit configuration, of the transistors Q 1 and Q 2 to which an input voltage is applied to the base, the transistor to which the input voltage is higher is activated, and the other transistors are cut off. And the transistor
The activated transistor of Q 1 and Q 2 and the second transistor Q 3 function as a differential amplifier. Then, it is converted into a single-ended signal by transistors Q 4 and Q 5 of the current mirror circuit that act as active loads, and the single-ended output is fed back to the base of Q 3 via the emitter follower of transistor Q 6 as a feedback element. Ru. That is, since the entire device operates as a voltage follower, the higher input voltage is output as is.

尚、本実施例においては、2チヤンネル入力の
例を示したが必要に応じて、コレクタを共通接続
し、そのエミツタと直列にダイオードのアノード
を接続し、そのカソードを共通接続するトランジ
スタとダイオードの数だけを増やすことにより容
易に入力チヤンネル数を増やすことができる。
又、この回路を集積化する場合には入力段のトラ
ンジスタQ1〜Q3、ダイオードD1〜D3の整合整が
よく、精度の高いものが得られる。
In this embodiment, an example of two-channel input is shown, but if necessary, the collectors of the transistors and diodes can be connected in common, the anodes of diodes are connected in series with their emitters, and the cathodes of transistors and diodes are connected in common. The number of input channels can be easily increased by increasing only the number.
Further, when this circuit is integrated, the input stage transistors Q 1 to Q 3 and diodes D 1 to D 3 are well matched and highly accurate can be obtained.

上記第1の実施例においては、入力アナログ電
圧の最大値を弁別する電圧弁別回路を示したが、
トランジスタの極性と電流源の極性を逆にするこ
とにより全く同様の考え方でアナログ電圧最小値
電圧弁別回路を構成することができる。
In the first embodiment, a voltage discrimination circuit that discriminates the maximum value of the input analog voltage was shown, but
By reversing the polarity of the transistor and the polarity of the current source, an analog voltage minimum value voltage discriminator circuit can be configured in exactly the same way.

第4図は本発明の第2の実施例の回路図であ
る。
FIG. 4 is a circuit diagram of a second embodiment of the present invention.

この実施例は、入力最大値電圧に一定の利得を
有して出力できようにした回路図であり、トラン
ジスタQ6のエミツタとトランジスタQ3のベース
の共通接続を切離し、トランジスタQ6のエミツ
タから直列接続された抵抗R4とR5を介して基準
電位点7に接続される。そして、抵抗R4とR5
直列接続点はトランジスタQ3のベースに接続さ
れる。そしてトランジスタQ6のエミツタと抵抗
R4の接続点が出力端子4となる。上記の回路構
成において、電圧入力端子1,2に入力される電
圧VIN1,VIN2の内、高い方の電圧が(1+R4
R5)倍されて出力端子4に出力される。その他
の回路動作については、第2図の実施例と同様で
ある。
This embodiment is a circuit diagram that allows output with a constant gain for the maximum input voltage.The common connection between the emitter of transistor Q6 and the base of transistor Q3 is disconnected, and the output from the emitter of transistor Q6 is It is connected to the reference potential point 7 via resistors R 4 and R 5 connected in series. The series connection point of resistors R 4 and R 5 is then connected to the base of transistor Q 3 . and the emitter and resistor of transistor Q6
The connection point of R4 becomes output terminal 4. In the above circuit configuration, the higher voltage of the voltages V IN1 and V IN2 input to voltage input terminals 1 and 2 is (1+R 4 /
R 5 ) is multiplied and output to output terminal 4. Other circuit operations are the same as those in the embodiment shown in FIG.

(発明の効果) 以上、説明したように本発明によれば、非常に
少ない素子数で構成でき、高密度集積回路化に適
した低消費電力で高精度の電圧弁別回路を得るこ
とができる。しかも、差動増幅器を構成するそれ
ぞれのトランジスタのエミツタと定電流源との間
に順方向ダイオードを設けることにより、差動入
力電圧範囲を拡大することができる。
(Effects of the Invention) As described above, according to the present invention, it is possible to obtain a voltage discriminator circuit that can be configured with a very small number of elements and has low power consumption and high accuracy, which is suitable for high-density integrated circuits. Moreover, by providing a forward diode between the emitter of each transistor constituting the differential amplifier and the constant current source, the differential input voltage range can be expanded.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の電圧弁別回路の一例の回路
図、第2図、第3図はそれぞれ本発明の第1、第
2の実施例の回路図である。 1,2,3……電圧入力端子、4……出力端
子、5……正電源端子、6……負電源端子、7…
…基準電圧端子、CF……コンデンサ、D1〜D6
…ダイオード、I1,I2……定電流源、Q1〜Q6……
バイポラトランジスタ、R1〜R3……抵抗。
FIG. 1 is a circuit diagram of an example of a conventional voltage discrimination circuit, and FIGS. 2 and 3 are circuit diagrams of first and second embodiments of the present invention, respectively. 1, 2, 3...Voltage input terminal, 4...Output terminal, 5...Positive power supply terminal, 6...Negative power supply terminal, 7...
…Reference voltage terminal, C F …Capacitor, D 1 to D 6
...Diode, I 1 , I 2 ... Constant current source, Q 1 to Q 6 ...
Bipolar transistor, R 1 to R 3 ...resistance.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の電圧入力端子と、複数の第1のトラン
ジスタであつて、夫々のコレクタは第1の回路節
点に共通に接続され夫々のベースは前記複数の電
圧入力端子の対応するものに接続され夫々のエミ
ツタは第1のダイオードを順方向にそれぞれ介し
て第2の回路節点に共通に接続された複数の第1
のトランジスタと、エミツタが第2のダイオード
を順方向に介して前記第2の回路節点に接続され
て前記複数の第1のトランジスタに対し差動増幅
器を構成する第2のトランジスタと、前記第2の
回路節点と電源との間に接続された定電流源と、
前記第1の回路節点と前記第2のトランジスタの
コレクタとに接続され前記複数の第1のトランジ
スタと前記第2のトランジスタとの差動出力をシ
ングルエンド出力に変換する能動負荷と、前記能
動負荷の出力から前記第2のトランジスタのベー
スに帰還をかける帰還回路と、前記能動負荷の出
力から取り出された出力端子とを含むことを特徴
とする電圧弁別回路。
1 a plurality of voltage input terminals and a plurality of first transistors, each collector of which is commonly connected to a first circuit node, each base of which is connected to a corresponding one of the plurality of voltage input terminals; The emitters of the plurality of first diodes are commonly connected to the second circuit node through the first diodes in the forward direction, respectively.
a second transistor whose emitter is connected to the second circuit node through a second diode in the forward direction to form a differential amplifier for the plurality of first transistors; a constant current source connected between the circuit node of and the power source;
an active load that is connected to the first circuit node and the collector of the second transistor and converts a differential output between the plurality of first transistors and the second transistor into a single-ended output; and the active load. A voltage discrimination circuit comprising: a feedback circuit that applies feedback to the base of the second transistor from the output of the active load; and an output terminal taken out from the output of the active load.
JP10208984A 1984-05-21 1984-05-21 Voltage discriminating circuit Granted JPS60244867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10208984A JPS60244867A (en) 1984-05-21 1984-05-21 Voltage discriminating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10208984A JPS60244867A (en) 1984-05-21 1984-05-21 Voltage discriminating circuit

Publications (2)

Publication Number Publication Date
JPS60244867A JPS60244867A (en) 1985-12-04
JPH0554630B2 true JPH0554630B2 (en) 1993-08-13

Family

ID=14318046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10208984A Granted JPS60244867A (en) 1984-05-21 1984-05-21 Voltage discriminating circuit

Country Status (1)

Country Link
JP (1) JPS60244867A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598364A (en) * 1979-01-20 1980-07-26 Nippon Columbia Co Ltd Maximum value detecting circuit
JPS55149866A (en) * 1979-04-03 1980-11-21 Nec Corp Wave peak value detector
JPS5957171A (en) * 1982-09-28 1984-04-02 Toshiba Corp Peak voltage detection circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598364A (en) * 1979-01-20 1980-07-26 Nippon Columbia Co Ltd Maximum value detecting circuit
JPS55149866A (en) * 1979-04-03 1980-11-21 Nec Corp Wave peak value detector
JPS5957171A (en) * 1982-09-28 1984-04-02 Toshiba Corp Peak voltage detection circuit

Also Published As

Publication number Publication date
JPS60244867A (en) 1985-12-04

Similar Documents

Publication Publication Date Title
EP0108428B1 (en) Differential amplifier circuit with rail-to-rail capability
US4642551A (en) Current to voltage converter circuit
US4636744A (en) Front end of an operational amplifier
US3673508A (en) Solid state operational amplifier
JP2953383B2 (en) Voltage-current converter
US4004245A (en) Wide common mode range differential amplifier
KR940011386B1 (en) Push-pull amplifier
JP3162732B2 (en) Amplifier circuit
JP2591301B2 (en) Line characteristic circuit
JPH0554630B2 (en)
US5394080A (en) Universal signal converter using multiple current mirrors
US4524330A (en) Bipolar circuit for amplifying differential signal
US4342966A (en) Power amplifier circuitry
JPS5917885B2 (en) Field effect transistor amplifier circuit
JP3058087B2 (en) Variable gain amplifier
JPH0257372B2 (en)
US5122759A (en) Class-A differential amplifier and method
US5339044A (en) High linearity differential circuit
US4831337A (en) Wideband amplifier
JP2536156B2 (en) Absolute value circuit
US7061300B2 (en) Low supply voltage analog multiplier
GB2035003A (en) Differential amplifier
JP2703953B2 (en) Current amplifier circuit
JPH06169225A (en) Voltage current conversion circuit
JP2781850B2 (en) Variable gain amplifier circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term