JPH055458U - Piezoelectric element drive circuit - Google Patents
Piezoelectric element drive circuitInfo
- Publication number
- JPH055458U JPH055458U JP5951991U JP5951991U JPH055458U JP H055458 U JPH055458 U JP H055458U JP 5951991 U JP5951991 U JP 5951991U JP 5951991 U JP5951991 U JP 5951991U JP H055458 U JPH055458 U JP H055458U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- piezoelectric element
- voltage
- diode
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】
【目的】 圧電素子の電荷を制御するための大電圧が印
加されるトランジスタにおいて、そのコレクタ−ベース
間がショートした場合に、そのベース側に接続されるI
Cに上記大電圧が印加されて破壊されることを防止す
る。
【構成】 トランジスタTR4 のコレクタ−ベース間が
ショートすると、本来トランジスタTR4 に印加されて
いる電圧がそのベースに現れる。従来のごとくベースに
IC1 が直結されていると、このコレクタには抵抗9を
介して高電圧Eが印加されているため、その電圧がIC
1 の出力端子に印加されることになる。すると上記IC
1 が破壊される。そこで本装置では、上記IC1 とトラ
ンジスタTR4 との間にダイオードD5 を介在させ、I
C1 側からベース側にのみ電流を流すことができるよう
にしている。従ってトランジスタTR4 のベースに高電
圧が現れてもその電圧がIC1 の端子に印加されること
はない。
(57) [Abstract] [Purpose] In a transistor to which a large voltage for controlling the electric charge of a piezoelectric element is applied, when the collector-base is short-circuited, I connected to the base side.
It is prevented that the above-mentioned large voltage is applied to C to destroy it. [Structure] When the collector-base of the transistor TR4 is short-circuited, the voltage originally applied to the transistor TR4 appears at its base. When IC1 is directly connected to the base as in the conventional case, since a high voltage E is applied to this collector through the resistor 9, that voltage is IC.
It will be applied to the output terminal of 1. Then the above IC
1 is destroyed. Therefore, in this device, a diode D5 is interposed between the IC1 and the transistor TR4, and
Current is allowed to flow only from the C1 side to the base side. Therefore, even if a high voltage appears at the base of the transistor TR4, that voltage is not applied to the terminal of IC1.
Description
【0001】[0001]
この考案は、例えば圧電型ドット印字装置に組み込まれる圧電素子の駆動回路 に関し、特に圧電素子への充放電回路が損傷を受けた時にその制御回路への電気 の流れを阻止して保護する技術に関するものである。 The present invention relates to a drive circuit for a piezoelectric element incorporated in, for example, a piezoelectric dot printing apparatus, and more particularly to a technology for blocking and protecting the flow of electricity to the control circuit when the charge / discharge circuit for the piezoelectric element is damaged. It is a thing.
【0002】[0002]
従来、例えば、特開平2−131953号公報に示されるような、圧電素子の 駆動回路が知られる。この回路は、圧電型印字ヘッドを備えたドット印字装置に 適用した例で、圧電型印字ヘッドが、m本の印字ワイヤと、各々が1本の印字ワ イヤを駆動するm個のアクチュエーターとを備え、かつm本の印字ワイヤが印字 方向と交差する一直線上に互に近接して並ぶように配置されており、各アクチュ エーターは、多数の圧電素子が積層されて成る積層圧電素子を駆動源とする。そ して図3に示すようにこの圧電素子の駆動回路は、前述のm個のアクチュエータ ーの各々の積層圧電素子を構成する多数の圧電素子Pが互に並列に接続されてお り、図には、1個の圧電素子Pを代表的に示すが、直流電源E、トランジスタT R1 および、コイルLおよび圧電素子Pの順に並んでいる。トランジスタTR1 の順方向は直流電源Eの正極側から圧電素子Pの正極となるべき電極側に向かう 向きと同じである。トランジスタTR1 にはそれを逆方向にバイパスするダイオ ードD1 が接続されている。直流電源Eと、圧電素子Pの間には、トランジスタ TR2 が前記トランジスタTR1 およびコイルLと並列に接続されている。トラ ンジスタTR2 の順方向はTR1 と同じく直流電源Eの正極となるべき電極側に 向かう向きと同じである。トランジスタTR2 にはやはりそれを逆方向にバイパ スするダイオードD2 が接続されている。 Conventionally, for example, a drive circuit for a piezoelectric element is known as disclosed in JP-A-2-131953. This circuit is an example applied to a dot printing device equipped with a piezoelectric print head. The piezoelectric print head has m print wires and m actuators each driving one print wire. In addition, m printing wires are arranged so as to be arranged close to each other on a straight line that intersects the printing direction. Each actuator has a laminated piezoelectric element formed by laminating a large number of piezoelectric elements as a driving source. And As shown in FIG. 3, the piezoelectric element driving circuit includes a large number of piezoelectric elements P constituting the laminated piezoelectric element of each of the above-mentioned m actuators, which are connected in parallel with each other. In the figure, one piezoelectric element P is shown as a representative, but the DC power source E, the transistor TR1, the coil L, and the piezoelectric element P are arranged in this order. The forward direction of the transistor TR1 is the same as the direction from the positive electrode side of the DC power source E toward the electrode side of the piezoelectric element P that should be the positive electrode. A diode D1 for bypassing the transistor TR1 in the reverse direction is connected to the transistor TR1. A transistor TR2 is connected between the DC power source E and the piezoelectric element P in parallel with the transistor TR1 and the coil L. The forward direction of the transistor TR2 is the same as the direction toward the electrode side of the DC power source E which should be the positive electrode, like TR1. Also connected to the transistor TR2 is a diode D2 which bypasses it in the opposite direction.
【0003】 一方、コイルLの直流電源Eの正極と対応する端子側が、トランジスタTR3 を経てアースされている。トランジスタTR3 の順方向はコイルLからアースに 向かう向きと同じである。トランジスタTR3 には、それを逆方向にバイパスす るダイオードD3 が接続されている。圧電素子Pにも、それをバイパスするダイ オードD4 が接続されている。ダイオードD4 の順方向は圧電素子Pの負極とな るべき電極側から正極となるべき電極側に向かう向きと同じである。On the other hand, the terminal side of the coil L corresponding to the positive electrode of the DC power source E is grounded through the transistor TR3. The forward direction of the transistor TR3 is the same as the direction from the coil L to the ground. A diode D3 that bypasses the transistor TR3 in the reverse direction is connected to the transistor TR3. The piezoelectric element P is also connected to a diode D4 that bypasses it. The forward direction of the diode D4 is the same as the direction from the electrode side of the piezoelectric element P to be the negative electrode side to the electrode side to be the positive electrode side.
【0004】 トランジスタTR1 、TR2 およびTR3 の各々は、トランジスタ制御装置6 2によって制御される。この制御装置62は、m個の圧電素子駆動回路60の各 々に対して1個ずつ設けられている。m個の制御装置62は、共通の主制御装置 64に接続されている。主制御装置64は、外部のホストコンピュータから出力 された印字データに基づいて、印字ヘッドが1ピッチ印字方向に移動させられる 毎に、m本の印字ワイヤからドットを印字させるべき印字ワイヤを選択し、その 選択された印字ワイヤに対応する制御装置62の各々にドット印字指令を出力す る。Each of the transistors TR1, TR2 and TR3 is controlled by a transistor controller 62. One controller 62 is provided for each of the m piezoelectric element drive circuits 60. The m control devices 62 are connected to a common main control device 64. Based on the print data output from the external host computer, the main controller 64 selects a print wire from which to print dots from m print wires each time the print head is moved in one pitch print direction. , And outputs a dot print command to each of the control devices 62 corresponding to the selected print wire.
【0005】 ドット印字指令を受けた圧電素子駆動回路60は次のように作動する。 初期状態において、トランジスタTR1 、TR2 およびTR3 はいずれもオフ 状態にあるとして、ドット印字指令の入力に応じて、制御装置62がトランジス タTR1 をオン状態に切り換える。その結果、直流電源Eの電荷がトランジスタ TR1 およびコイルLを経て圧電素子Pに移動し、圧電素子Pが充電されてそれ の電圧VP が上昇する。この電圧上昇に伴って印字ワイヤが非作用位置から印字 用紙に向かって前進する。The piezoelectric element drive circuit 60 that has received the dot printing command operates as follows. In the initial state, the transistors TR1, TR2 and TR3 are all in the OFF state, and the control device 62 switches the transistor TR1 to the ON state in response to the input of the dot print command. As a result, the electric charge of the DC power source E moves to the piezoelectric element P via the transistor TR1 and the coil L, the piezoelectric element P is charged, and its voltage VP rises. As the voltage rises, the print wire advances from the inoperative position toward the print sheet.
【0006】 圧電素子Pの電圧VP が直流電源Eの電圧(以下、電源電圧VE という。)と 等しい大きさになる少し前に、印字ワイヤの先端が印字用紙に押し付けられ、印 字用紙上にドット印字される。圧電素子Pの電圧VP が電源電圧VE と等しい大 きさになった後はダイオードD2 の圧電素子P側の電位が直流電源E側の電位よ り高くなるため、コイルLから圧電素子Pに向かう電流がダイオードD2 および トランジスタTR1 を経てコイルLに還流し、電気エネルギがコイルLに蓄積さ れる。この余分の電気エネルギは圧電素子Pには蓄積されず、圧電素子Pの電圧 VP は電源電圧VE より大きくはならない。この状態で、印字ワイヤを印字用紙 に押し付けることなどによって、圧電素子Pの電気エネルギが消費される。圧電 素子Pの電圧Vr が減少すれば、直流電源Eの電荷がトランジスタTR1 および コイルLを経て圧電素子Pに移動する結果、電圧減少分が補われて、圧電素子P の電圧VP が電源電圧VE に保たれる。Shortly before the voltage VP of the piezoelectric element P becomes equal to the voltage of the DC power source E (hereinafter referred to as the power source voltage VE), the tip of the printing wire is pressed against the printing paper, and the printing paper is printed. Dots are printed. After the voltage VP of the piezoelectric element P becomes equal to the power source voltage VE, the potential of the diode D2 on the piezoelectric element P side becomes higher than the potential on the DC power source E side, so that the coil L moves toward the piezoelectric element P. A current returns to the coil L via the diode D2 and the transistor TR1, and electric energy is stored in the coil L. This extra electric energy is not stored in the piezoelectric element P, and the voltage VP of the piezoelectric element P does not become larger than the power source voltage VE. In this state, the electric energy of the piezoelectric element P is consumed by pressing the printing wire against the printing paper. When the voltage Vr of the piezoelectric element P decreases, the electric charge of the DC power source E moves to the piezoelectric element P through the transistor TR1 and the coil L. As a result, the voltage decrease is compensated for, and the voltage VP of the piezoelectric element P 2 becomes the power supply voltage VE. Kept in.
【0007】 圧電素子Pの電圧VP が電源電圧VE と等しい大きさになった時期を経た一時 期に制御装置62はトランジスタTR1 をオフ状態に、トランジスタTR2 をオ ン状態に切り換える。その結果、コイルL、ダイオードD2 、直流電源Eおよび ダイオードD3 を含む閉回路が形成されて、コイルLの電気エネルギが直流電源 Eに返還され、コイルLの電気エネルギの電気エネルギが0となる。 コイルLの電気エネルギが完全に直流電源Eに返還された時期と同時あるいは その時期を経た一時期であって、ドット印字指令の入力時から所定時間経過時に 圧電素子Pの放電が開始される。すなわち、制御装置62は、トランジスタTR 3 をオン状態におく。その結果、圧電素子P、コイルLおよびトランジスタTR 3 を含む閉回路が形成されて、圧電素子Pの電気エネルギがコイルLに移動し、 圧電素子Pが放電する。At a moment when the voltage VP of the piezoelectric element P becomes equal to the power supply voltage VE, the controller 62 switches the transistor TR1 to the off state and the transistor TR2 to the on state. As a result, a closed circuit including the coil L, the diode D2, the DC power source E and the diode D3 is formed, the electric energy of the coil L is returned to the DC power source E, and the electric energy of the electric energy of the coil L becomes zero. At the same time as the time when the electric energy of the coil L is completely returned to the DC power source E or at the time when the time elapses, the discharge of the piezoelectric element P is started when a predetermined time has elapsed from the input of the dot print command. That is, the control device 62 turns on the transistor TR 3. As a result, a closed circuit including the piezoelectric element P, the coil L, and the transistor TR 3 is formed, the electric energy of the piezoelectric element P moves to the coil L, and the piezoelectric element P is discharged.
【0008】[0008]
しかしながら、トランジスタTR3 が、たとえば放熱の悪化などによってその トランジスタ内部のジャンクション温度が許容値を越えると、トランジスタTR 3 はコレクタ・エミッタ間が短絡的に導通状態となる。そして多くはトランジス タTR3 は不良状態となる。通常これを「ショート・モード」というが、さらに この時まれにベースコレクタ間がショート状態となることがある。もしベースコ レクタ間がショート状態になると、前述のトランジスタTR1 などがオン状態に なった時に、トランジスタTR3 のコレクタに前述の直流電源Eから供給される 高電圧(例えば100V)が掛かるため、トランジスタTR3 のベースにもこの 電圧が加わり、トランジスタ制御装置62のロジック回路にもこの電圧が掛かっ てしまう。そうするとこのロジック回路が破壊され、圧電素子を駆動できなくな るばかりか、ロジック回路の破損に伴う補修費用もかさむという問題があった。 However, when the junction temperature inside the transistor TR3 exceeds the allowable value due to, for example, deterioration of heat dissipation, the transistor TR3 is short-circuited between the collector and the emitter. And in many cases, the transistor TR3 becomes defective. Normally, this is called "short mode", but at this time, the base-collector may occasionally become short-circuited. If the base collectors are short-circuited, the high voltage (for example, 100V) supplied from the DC power source E is applied to the collector of the transistor TR3 when the transistor TR1 or the like is turned on. This voltage is also applied to the base, and this voltage is also applied to the logic circuit of the transistor control device 62. If this happens, this logic circuit will be destroyed, making it impossible to drive the piezoelectric element, and there will be the problem that repair costs will be incurred due to damage to the logic circuit.
【0009】 この考案は、上述した問題点を解決するためになされたものであり、万一トラ ンジスタが不良状態となってもそのトランジスタ制御装置に電気が流れないよう にし、その制御装置の保護を図ると同時にそれ以上の破損を最小限に抑えること のできる圧電素子駆動回路を提供するものである。This invention was made in order to solve the above-mentioned problems, and even if the transistor should be in a defective state, electricity should not flow to the transistor control device, and the control device should be protected. At the same time, a piezoelectric element drive circuit that can minimize further damage is provided.
【0010】[0010]
この目的を達成するためにこの考案の圧電素子の駆動回路は圧電素子への電気 エネルギの供給および除去を行う充放電回路に設けられたスイッチング素子と、 前記スイッチング素子に接続され、前記スイッチング素子のオンオフを制御する 制御回路と、前記スイッチング素子と制御回路との間にスイッチング素子から制 御回路への電気エネルギの流れを阻止する向きに設けられた整流素子とを含むこ とを特徴とする。 In order to achieve this object, the piezoelectric element driving circuit of the present invention comprises a switching element provided in a charging / discharging circuit for supplying and removing electric energy to the piezoelectric element, and a switching element connected to the switching element. A control circuit for controlling on / off, and a rectifying element provided between the switching element and the control circuit in a direction for blocking a flow of electric energy from the switching element to the control circuit.
【0011】[0011]
上記の構成を有するこの考案の圧電素子の駆動回路によれば、充放電回路を介 して圧電素子への電気エネルギの供給あるいは除去によって圧電素子は駆動され るが、その充放電回路に設けられたスイッチング素子が故障してこのスイッチン グ素子に高電圧が印加されたとしても、その電気エネルギがその制御回路へ流れ ることは、前記スイッチング素子とその制御回路との間に設けられる逆向きの整 流素子によって阻止される。したがってそのスイッチング素子の制御回路まで破 損するということは回避される。 According to the piezoelectric element drive circuit of the present invention having the above-described configuration, the piezoelectric element is driven by supplying or removing electric energy to or from the piezoelectric element via the charge / discharge circuit. Even if a switching element fails and a high voltage is applied to this switching element, its electrical energy flows to its control circuit in the reverse direction provided between the switching element and its control circuit. Is blocked by the shunt element of the. Therefore, damage to the control circuit of the switching element is avoided.
【0012】[0012]
以下、この考案を具体化した一実施例を図面を参照して説明する。 図1は、本考案を前述の圧電型印字ヘッドを備えたドット印字装置に適用した 例を示す。図1において、前述の従来技術で説明した構成と同一の構成部分につ いては、同一符号を付してその説明を省略する。 An embodiment embodying the present invention will be described below with reference to the drawings. FIG. 1 shows an example in which the present invention is applied to a dot printing apparatus having the above-mentioned piezoelectric type print head. In FIG. 1, the same components as those described in the above-mentioned prior art are designated by the same reference numerals and the description thereof will be omitted.
【0013】 しかしてこの実施例では、トランジスタ制御回路62の内部構造を詳しく図示 したが、前記各トランジスタTR1 、TR2 およびTR3 のベース側に接続され るオープンコレクタ型インバータIC1 、IC2 およびIC3 が設けられる。そ してトランジスタTR1 とインバータIC1 との間には、抵抗R1 、トランジス タTR4 およびダイオードD5 がトランジスタTR1 側から順に直列に接続され る。その場合前記ダイオードD5 は逆向きに接続されている。トランジスタTR 2 とインバータIC2 との間にも、抵抗R2 、トランジスタTR5 およびダイオ ードD6 がトランジスタTR2 側から順に直列に接続される。前記ダイオードD 6 もやはり逆向きに接続されている。なお、前記トランジスタTR4 およびTR 5 はいずれもそのエミッタ側がアースされ、前記トランジスタTR4 とダイオー ドD5 との接続線とトランジスタTR4 のアース線との間、および前記トランジ スタTR5 とダイオードD6 との接続線とトランジスタTR5 のアース線との間 には、抵抗R3 、R4 がそれぞれ設けられる。そして前記ダイオードD5 とイン バータIC1 との間、および前記ダイオードD6 とインバータIC2 との間には 、低電圧(約5V程度)電源E1 およびE2 が、抵抗R5 、R6 を介して接続さ れる。Although the internal structure of the transistor control circuit 62 is illustrated in detail in this embodiment, open collector type inverters IC1, IC2 and IC3 connected to the base sides of the transistors TR1, TR2 and TR3 are provided. .. A resistor R1, a transistor TR4 and a diode D5 are serially connected in series from the transistor TR1 side between the transistor TR1 and the inverter IC1. The diode D5 is then connected in reverse. A resistor R2, a transistor TR5 and a diode D6 are serially connected from the transistor TR2 side between the transistor TR2 and the inverter IC2. The diode D 6 is also connected in the opposite direction. The emitters of the transistors TR4 and TR5 are both grounded, the connection line between the transistor TR4 and the diode D5 and the ground line of the transistor TR4, and the connection line between the transistor TR5 and the diode D6. Resistors R3 and R4 are provided between the transistor and the ground wire of the transistor TR5. Low voltage (about 5 V) power supplies E1 and E2 are connected between the diode D5 and the inverter IC1 and between the diode D6 and the inverter IC2 through resistors R5 and R6.
【0014】 いま、インバータIC1 に”L”レベルの信号を入力すると、インバータIC 1 はオープンコレクタであるので出力側には何も出力されない。したがって電源 E1 より電流が抵抗R5 、ダイオードD5 、トランジスタTR4 の順で流れ、ト ランジスタTR4 にベース電流が流れるためトランジスタTR4 はオン状態にな る。すると、電源EよりトランジスタTR1 、抵抗R1 、トランジスタTR4 の 順で電流が流れ、トランジスタTR1 にベース電流が流れるためトランジスタT R4 はオン状態になる。Now, when an "L" level signal is input to the inverter IC1, nothing is output to the output side because the inverter IC1 is an open collector. Therefore, a current flows from the power source E1 through the resistor R5, the diode D5, and the transistor TR4 in this order, and the base current flows through the transistor TR4, so that the transistor TR4 is turned on. Then, a current flows from the power source E in the order of the transistor TR1, the resistor R1, and the transistor TR4, and the base current flows through the transistor TR1, so that the transistor TR4 is turned on.
【0015】 一方、インバータIC1 に”H”レベルの信号を入力すると、インバータIC 1 は”L”レベルを出力する。すると、電源E1 より電流が抵抗R5 、インバー タIC1 の順で流れ、インバータIC1 の出力側と抵抗R5 の接合点の電位は零 になる。すると、その接合点からダイオードD5 を介してトランジスタTR4 に ベース電流を与えることができない。そしてトランジスタTR4 内部に残存する 少数キャリヤは抵抗R3 によって除去されるので、トランジスタTR4 はオフ状 態になる。トランジスタTR4 がオフ状態になると、トランジスタTR1 にベー ス電流が流れなくなのでトランジスタTR1 の内部に残存する少数キャリアは抵 抗R9 によって除去され、トランジスタTR1 はオフ状態になる。On the other hand, when the "H" level signal is input to the inverter IC1, the inverter IC1 outputs the "L" level. Then, a current flows from the power source E1 in the order of the resistor R5 and the inverter IC1, and the potential at the junction between the output side of the inverter IC1 and the resistor R5 becomes zero. Then, the base current cannot be applied to the transistor TR4 from the junction via the diode D5. The minority carriers remaining inside the transistor TR4 are removed by the resistor R3, so that the transistor TR4 is turned off. When the transistor TR4 is turned off, the base current does not flow through the transistor TR1, so minority carriers remaining inside the transistor TR1 are removed by the resistor R9, and the transistor TR1 is turned off.
【0016】 一方前記トランジスタTR3 とインバータIC3 との間には、ダイオードD7 がやはり逆方向直列に接続される。そしてトランジスタTR3 とダイオードD7 との接続線とトランジスタTR3 のアース線との間には抵抗R7 が設けられると 共に、ダイオードD7 とインバータIC3 との間には、やはり低電圧(約5V程 度)電源E3 が抵抗R8 を介して接続される。したがってトランジスタTR3 と ダイオードD7 との間の電位はグランドレベルに落とされ、ダイオードD7 の電 位も順方向に保たれるため、ダイオードD7 のトランジスタTR3 側に残留する 電荷はアース線を介してグランドに排出されるようになっている。On the other hand, a diode D7 is also connected in reverse series between the transistor TR3 and the inverter IC3. A resistor R7 is provided between the connection line between the transistor TR3 and the diode D7 and the ground line of the transistor TR3, and a low voltage (about 5V) power supply is provided between the diode D7 and the inverter IC3. E3 is connected through resistor R8. Therefore, the potential between the transistor TR3 and the diode D7 is dropped to the ground level, and the potential of the diode D7 is also kept in the forward direction, so that the electric charge remaining on the transistor TR3 side of the diode D7 is grounded via the ground line. It is supposed to be discharged.
【0017】 なお、前記インバータIC1 、IC2 およびIC3 はそれぞれ主制御装置64 へ接続されている。また、前記トランジスタTR1 とTR2 のベース側と前記直 流電源Eの正極側との間にも抵抗R9 、R10が設けられている。トランジスタT R1 、TR2 に順方向のバイアス電圧を供給するためである。The inverters IC1, IC2 and IC3 are connected to the main controller 64, respectively. Resistors R9 and R10 are also provided between the base sides of the transistors TR1 and TR2 and the positive side of the direct current power source E. This is to supply a forward bias voltage to the transistors TR1 and TR2.
【0018】 しかしてこのように構成された圧電素子駆動回路では、圧電素子の充放電の駆 動制御については、前述の特開平2−131953号公報に説明した通りである のでここでは省略するが、例えば、もしトランジスタTR3 が何らかの理由によ りコレクタ・ベース間がショートモードで不良となったとする。その場合にトラ ンジスタTR1 がオン状態になると電源電圧(この実施例では、100V)がト ランジスタTR3 のベースに生じることとなる。しかしながら、その場合にはダ イオードD7 によりトランジスタTR3 からインバータIC3 への電気の流れが 阻止されるのでインバータIC3 へは高電圧が印加されない。In the piezoelectric element drive circuit configured as described above, however, the charge / discharge driving control of the piezoelectric element is as described in the above-mentioned Japanese Patent Laid-Open No. 2-131953, so it is omitted here. For example, suppose that the transistor TR3 becomes defective in the short mode between the collector and the base for some reason. In that case, when the transistor TR1 is turned on, a power supply voltage (100V in this embodiment) is generated at the base of the transistor TR3. However, in this case, the diode D7 blocks the flow of electricity from the transistor TR3 to the inverter IC3, so that no high voltage is applied to the inverter IC3.
【0019】 同様にトランジスタTR4 のコレクタ・ベース間がショートモードで不良にな ったとするが、その場合にもダイオードD5 によりトランジスタTR4 からイン バータIC1 への電気の流れが阻止され、インバータIC1 へは高電圧が印加さ れない。トランジスタTR5 が不良になった場合もダイオードD6 によりトラン ジスタTR5 からインバータIC2 への電気の流れが阻止されて、インバータI C1 へは高電圧が印加されない。Similarly, suppose that the collector-base of the transistor TR4 becomes defective in the short mode, but in that case as well, the diode D5 blocks the flow of electricity from the transistor TR4 to the inverter IC1 and the inverter IC1 does not. No high voltage is applied. Even when the transistor TR5 becomes defective, the diode D6 blocks the flow of electricity from the transistor TR5 to the inverter IC2, and a high voltage is not applied to the inverter IC1.
【0020】 上記実施例では、いわゆるバイポーラトランジスタの例について説明したが、 電界効果トランジスタ(FET)についても同様のことが言える。 図2は、トランジスタTR3 に代えて、FETを用いた状態を示す。この図で は、FETのゲートに前述のインバータIC3 が接続されるが、その接続回路に やはり前述のダイオードD7 が逆向きの直列に設けられる。In the above-mentioned embodiment, the example of the so-called bipolar transistor has been described, but the same can be said for the field effect transistor (FET). FIG. 2 shows a state in which an FET is used instead of the transistor TR3. In this figure, the above-mentioned inverter IC3 is connected to the gate of the FET, but the above-mentioned diode D7 is also provided in the reverse direction in the connection circuit.
【0021】 しかしてこのFETのドレイン・ソース間がショートし、さらにゲートもショ ート状態になると、図示しない前述のトランジスタTR1 などがオン状態になっ た時に、FETのドレインに前述の直流電源Eから供給される高電圧が掛かり、 FETのゲートにもこの電圧が加わるが、ダイオードD7 によりFETからイン バータIC3 への電気の流れが阻止されて、インバータIC3 へは高電圧が印加 されない。However, if the drain and source of this FET are short-circuited and the gate is also in a short state, when the above-mentioned transistor TR1 (not shown) is turned on, the above-mentioned DC power source E is applied to the drain of the FET. Although a high voltage supplied from the FET is applied to the gate of the FET, the diode D7 blocks the flow of electricity from the FET to the inverter IC3, and the high voltage is not applied to the inverter IC3.
【0022】[0022]
以上説明したことから明かなように、この考案の圧電素子駆動回路によれば、 もし万一スイッチング素子が不良となっても、それ以上破損が広がらない。した がってスイッチング素子の故障等による補修が簡単で装置本体まで廃棄するよう な事態は避けられるため経済的利益は大きい。圧電型ドット印字装置などに好適 なものである。 As is apparent from the above description, according to the piezoelectric element drive circuit of the present invention, even if the switching element becomes defective, the damage will not spread further. Therefore, it is easy to repair due to a failure of the switching element, and it is possible to avoid the situation where the entire device is discarded. It is suitable for piezoelectric dot printing devices.
【図1】本考案の一実施例に係る圧電素子駆動回路の回
路図である。FIG. 1 is a circuit diagram of a piezoelectric element driving circuit according to an embodiment of the present invention.
【図2】本考案の他の実施例に係る圧電素子駆動回路の
回路図である。FIG. 2 is a circuit diagram of a piezoelectric element driving circuit according to another embodiment of the present invention.
【図3】従来の知られている圧電素子駆動回路の回路図
である。FIG. 3 is a circuit diagram of a conventional known piezoelectric element drive circuit.
TR1 〜TR5 トランジスタ(スイッチング素子) D1 〜D7 ダイオード(整流素子) E 直流電源 L コイル P 圧電素子 IC1 インバータ IC2 インバータ IC3 インバータ FET 電界効果トランジスタ TR1 to TR5 Transistor (Switching element) D1 to D7 Diode (Rectifying element) E DC power supply L Coil P Piezoelectric element IC1 Inverter IC2 Inverter IC3 Inverter FET Field effect transistor
Claims (1)
除去を行う充放電回路に設けられたスイッチング素子
と、 前記スイッチング素子に接続され、前記スイッチング素
子のオンオフを制御する制御回路と、 前記スイッチング素子と制御回路との間にスイッチング
素子から制御回路への電気エネルギの流れを阻止する向
きに設けられた整流素子とを含むことを特徴とする圧電
素子の駆動回路。Claims for utility model registration 1. A switching element provided in a charging / discharging circuit for supplying and removing electric energy to and from a piezoelectric element; and a switching element connected to the switching element to control ON / OFF of the switching element. And a rectifying element that is provided between the switching element and the control circuit in a direction that prevents a flow of electrical energy from the switching element to the control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5951991U JPH055458U (en) | 1991-07-03 | 1991-07-03 | Piezoelectric element drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5951991U JPH055458U (en) | 1991-07-03 | 1991-07-03 | Piezoelectric element drive circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH055458U true JPH055458U (en) | 1993-01-26 |
Family
ID=13115598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5951991U Pending JPH055458U (en) | 1991-07-03 | 1991-07-03 | Piezoelectric element drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH055458U (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541840A (en) * | 2010-09-10 | 2013-11-14 | オスラム・シルバニア・インコーポレイテッド | Direct drive type high efficiency LED circuit |
-
1991
- 1991-07-03 JP JP5951991U patent/JPH055458U/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541840A (en) * | 2010-09-10 | 2013-11-14 | オスラム・シルバニア・インコーポレイテッド | Direct drive type high efficiency LED circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002076868A (en) | Semiconductor module, protection circuit, and voltage converter | |
JPH055458U (en) | Piezoelectric element drive circuit | |
US5675481A (en) | Drive signal controlled under-voltage lockout circuit | |
JPH1189215A (en) | Method and device for driving turn-off thyristor | |
US4367025A (en) | Battery-power distribution apparatus | |
JPS63272221A (en) | Temporary current recirculating circuit through power switching transistor driving inductive load | |
JP2578350Y2 (en) | Motor drive circuit | |
JP3099256B2 (en) | Drive device for brushless motor | |
JPH0221693B2 (en) | ||
EP1429439A1 (en) | Reverse battery protection circuit | |
JPH1056782A (en) | Driving method for inverter apparatus | |
JP3627649B2 (en) | Drive device for current control element | |
JP2004148869A (en) | Vehicle power control device | |
JP4124082B2 (en) | Constant voltage power circuit | |
JPH0226813B2 (en) | ||
JP3033862B2 (en) | Switching element malfunction prevention circuit | |
JP3198733B2 (en) | Inverter power transistor drive circuit | |
JP2513544Y2 (en) | Switching regulator | |
JPH05328747A (en) | Switching circuit using power mosfet | |
JPH0746073Y2 (en) | Power converter | |
JPH0274182A (en) | Control circuit of motor | |
JPH0847158A (en) | Short-circuit | |
JP2661331B2 (en) | Power supply circuit for base drive circuit | |
JPS599464Y2 (en) | Protection circuit in switching circuit | |
JP2978183B2 (en) | Self-excited inverter |