JPS599464Y2 - Protection circuit in switching circuit - Google Patents

Protection circuit in switching circuit

Info

Publication number
JPS599464Y2
JPS599464Y2 JP13014979U JP13014979U JPS599464Y2 JP S599464 Y2 JPS599464 Y2 JP S599464Y2 JP 13014979 U JP13014979 U JP 13014979U JP 13014979 U JP13014979 U JP 13014979U JP S599464 Y2 JPS599464 Y2 JP S599464Y2
Authority
JP
Japan
Prior art keywords
transistor
circuit
switching
base
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13014979U
Other languages
Japanese (ja)
Other versions
JPS5544688U (en
Inventor
斉 坂本
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP13014979U priority Critical patent/JPS599464Y2/en
Publication of JPS5544688U publication Critical patent/JPS5544688U/ja
Application granted granted Critical
Publication of JPS599464Y2 publication Critical patent/JPS599464Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は負荷に直列に接続されかつその制御電極に制御
信号を印加されるようにしたスイツチングトランジスタ
を具備するスイッチング回路において、負荷ショート時
、駆動パルス波形の異常時、電源投入の際の直列ショー
ト時(即ちSEPP回路等で上下のトランジスタが両方
ともオン状態になる時)等のように、前記スイッチング
トランジスタのスイッチング飽和電圧が異常を来たした
時に、前記スイッチングトランジスタをオフ状態に切換
え、これによってこのスイッチングトランジスタを過大
電流及び過大電圧から保護するようにした保護回路に関
するものである。
[Detailed Description of the Invention] The present invention provides a switching circuit equipped with a switching transistor connected in series to a load and having a control signal applied to its control electrode. , when the switching saturation voltage of the switching transistor becomes abnormal, such as when a series short occurs when the power is turned on (i.e., when both upper and lower transistors turn on in a SEPP circuit, etc.), the switching transistor This invention relates to a protection circuit that switches the switching transistor to an off state, thereby protecting the switching transistor from excessive current and excessive voltage.

此種のスイッチング回路、特にパワースイッチング回路
は少ない損失で大電力を扱えるが、その保護回路に従来
の如き電流又は電圧又は電力作動型のものを用いると、
正常動作時の動作範囲迄規制されたり、あるいはまた、
前段の回路の異常に起因する不完全スイッチング動作時
の保護が不充分であったりする。
This type of switching circuit, especially a power switching circuit, can handle large amounts of power with little loss, but if a conventional current-, voltage-, or power-operated type protection circuit is used,
The operating range during normal operation may be restricted, or
Protection may be insufficient during incomplete switching operations due to abnormalities in the preceding stage circuit.

本考案は上述の如き欠陥を是正すべく考案されたもので
あって、モータ等の負荷に直列に接続されかつそのベー
スに制御信号が供給されるスイッチングトランジスタ・
と、このスイッチングトランジスタのベースにそのコレ
クタが接続された制御トランジスタと、この制御トラン
ジスタのベース・エミツタ間にその一端を接続されたコ
ンテツサとをそれぞれ具備し、前記スイッチングトラン
ジスタのコレクタ・エミツタ間の電圧を分圧した電圧を
前記制御トランジスタとベースに供給するように構或し
、前記スイッチングトランジスタをオフにするような制
御信号が印加された時に前記制御トランジスタのベース
電位がそのコレクタ電位よりも高くなるように前記分圧
電圧を選定し、これによって、前記コンデンサの蓄積電
荷が前記制御トランジスタのベース・コレクタを介して
放電されるように構或したものである。
The present invention was devised to correct the above-mentioned defects, and is a switching transistor connected in series to a load such as a motor and having a control signal supplied to its base.
, a control transistor whose collector is connected to the base of the switching transistor, and a capacitor whose one end is connected between the base and emitter of the control transistor, and a voltage between the collector and emitter of the switching transistor. The control transistor is configured to supply a divided voltage to the control transistor and its base, and when a control signal that turns off the switching transistor is applied, the base potential of the control transistor becomes higher than its collector potential. The divided voltage is selected so that the charge stored in the capacitor is discharged through the base and collector of the control transistor.

このように構或する事によって、負荷の異常を極めて効
果的に保護し得ると共に、スイッチング回路の内部の異
常等の場合の不完全スイッチングによるスイッチングト
ランジスタ等の破壊も防止し得られかつ異常時に電力損
失が全く増加しないようにしている。
With this structure, it is possible to extremely effectively protect the load from abnormalities, prevent damage to switching transistors, etc. due to incomplete switching in the case of an internal abnormality in the switching circuit, and reduce power consumption in the event of an abnormality. This ensures that losses do not increase at all.

次に本考案の実施例を図面に付き述べると、第1図にお
いて、11はプラス電源端子、12は入力端子、13は
アース端子、22は出力端子である。
Next, an embodiment of the present invention will be described with reference to the drawings. In FIG. 1, 11 is a positive power supply terminal, 12 is an input terminal, 13 is a ground terminal, and 22 is an output terminal.

入力端子12から供給される矩形波入力信号は回路24
のスイッチングトランジスタ1のベースに印加される。
A square wave input signal supplied from the input terminal 12 is connected to the circuit 24.
is applied to the base of the switching transistor 1.

回路24の出力はスイッチングトランジスタ1のコレク
タと抵抗15との接合点41と、スイッチングトランジ
スタ1のエミツタと抵抗9との接合点42とから回路2
3 aおよび回路23 bの入力側に夫々供給される。
The output of the circuit 24 is connected to the circuit 2 from a junction 41 between the collector of the switching transistor 1 and the resistor 15 and a junction 42 between the emitter of the switching transistor 1 and the resistor 9.
3a and the input side of circuit 23b, respectively.

上記回路24の2つの出力は回路23 aおよび23
bの電解コシテ゛ンサ17 a及び17bとこれらに直
列に接続されている抵抗18 a及び18 bとを夫々
介してスイッチングトランジスタ3a及び3bのベース
に夫々印加される。
The two outputs of the circuit 24 are the circuits 23 a and 23
The voltage is applied to the bases of switching transistors 3a and 3b through electrolytic capacitors 17a and 17b and resistors 18a and 18b connected in series thereto, respectively.

トランジスタ3a及び3bの夫々のエミツタと抵抗20
a及び20 bとの接合点43 a及び43 bから
夫々取り出される出力はスイッチングトランジスタ4a
及び4bのベースに夫々印加される。
The emitters of the transistors 3a and 3b and the resistor 20
The outputs taken out from the junctions 43 a and 43 b with the switching transistors 43 a and 20 b, respectively, are connected to the switching transistors 4 a and 20 b.
and 4b, respectively.

トランシスタ4a及ひ’4bはSEPP (Singl
e endedpush−pull)回路を構或してお
り、その出力はトランジスタ4aのエミツタとトランジ
スタ4bのコレクタとの接合点44を経て出力端子22
から取り出される。
Transistors 4a and 4b are SEPP (Singl
The output is sent to the output terminal 22 via a junction 44 between the emitter of the transistor 4a and the collector of the transistor 4b.
taken from.

回路10 aおよび回路10bは夫々保護回路であり、
トランジスタ4a及び4bのコレクタ・エミツタ間の電
圧を抵抗6a,7a及び6b,7bにより夫々分圧して
いる。
The circuit 10a and the circuit 10b are each a protection circuit,
The voltage between the collector and emitter of transistors 4a and 4b is divided by resistors 6a, 7a and 6b, 7b, respectively.

この分圧された電圧の一方は抵抗6aと7aとの接合点
45aからスイッチングトランジスタ2aのベースに印
加され、また他方は抵抗6bと7bとの接合点45 b
からスイッチングトランジスタ2bのベースに印加され
る。
One of the divided voltages is applied to the base of the switching transistor 2a from the junction 45a between the resistors 6a and 7a, and the other is applied from the junction 45b between the resistors 6b and 7b.
to the base of switching transistor 2b.

コンデンサ8a及ひ゛8bはトランジスタ2a及ひ゛2
bのベースに夫々接続され、このために後述する如くト
ランジスタ4a及び4bをオフ状態からオン状態にする
ことを可能ならしめている。
Capacitors 8a and 8b are connected to transistors 2a and 2.
This makes it possible to turn transistors 4a and 4b from an off state to an on state, as will be described later.

トランジスタ2a及び゛2bの夫々のコレクタはトラン
ジスタ3a及び3bのベースに夫々接続され、またトラ
ンジスタ2a及び2bのエミツタは逆トランジスタ動作
を阻止するためにダイオード5a及び5bを介して出力
端子22及びアース端子13に夫々接続されている。
The respective collectors of transistors 2a and 2b are connected to the bases of transistors 3a and 3b, respectively, and the emitters of transistors 2a and 2b are connected to the output terminal 22 and the ground terminal via diodes 5a and 5b to prevent reverse transistor operation. 13, respectively.

トランジスタ4a及び4bの夫々のコレクタとエミツタ
との間に並列に接続されているダイオード21 a及び
2l bは出力端子22に負荷として接続されるモータ
(図示せず)の誘導或分によって生起するバックラッシ
ュを阻止している。
Diodes 21a and 2lb connected in parallel between the respective collectors and emitters of transistors 4a and 4b prevent back-up caused by some induction of a motor (not shown) connected as a load to output terminal 22. It's stopping the rush.

またトランジスタ2a及び2bの夫々のコレクタとダイ
オード5a及び5bの夫々のカソードとの間に並列に接
続されているダイオード19 a及び19 bは上記ダ
イオード21 a ,2l bと同様にバックラッシュ
を阻止している。
Further, diodes 19a and 19b connected in parallel between the respective collectors of transistors 2a and 2b and the respective cathodes of diodes 5a and 5b prevent backlash in the same manner as the diodes 21a and 2lb. ing.

入力端子12から供給される矩形波入力信号は回路24
のトランジスタ1のベースに印加される。
A square wave input signal supplied from the input terminal 12 is connected to the circuit 24.
is applied to the base of transistor 1.

回路24は位相分離の機能を有し、トランジスタ1のコ
レクタと抵抗15との接合点41から回路23aに入力
信号とは逆相の出力を、またトランジスタ1のエミツタ
と抵抗9との接合点42から回路23 bに入力信号と
は同相の出力を夫々供給している。
The circuit 24 has a phase separation function, and outputs an output in phase opposite to the input signal to the circuit 23a from the junction 41 between the collector of the transistor 1 and the resistor 15, and outputs an output having the opposite phase to the input signal from the junction 41 between the collector of the transistor 1 and the resistor 9. The circuits 23b and 23b respectively supply outputs that are in phase with the input signal.

第2A図〜第2D図にはこれらの位相関係が示されてお
り、第2A図は入力信号波形を、第2B図図は接合点4
1から回路23 aに供給される信号波形を、第2C図
は接合点42から回路23 bに供給される信号波形を
夫々示している。
These phase relationships are shown in FIGS. 2A to 2D, where FIG. 2A shows the input signal waveform and FIG. 2B shows the input signal waveform at the junction point 4.
1 to the circuit 23a, and FIG. 2C shows the signal waveform supplied from the junction 42 to the circuit 23b.

時間Aで訃ランジスタ1はオン状態となり、この状態で
は入力信号に応じて時間Bまで保持され、時間Bに至る
とオフ状態に切換わる。
At time A, the transistor 1 enters the on state, and this state is maintained until time B in accordance with the input signal, at which time it is switched to the off state.

時間Bでオフ状態となるトランジスタ1は入力信号に応
じて時間Cまでオフ状態を保持する。
Transistor 1, which is turned off at time B, remains off until time C in response to the input signal.

上記の如くトランジスタ1は入力信号に応じてオン・オ
フ動作を繰り返えす。
As described above, the transistor 1 can repeatedly turn on and off depending on the input signal.

回路23 a及び23bに供給される互いに180゜位
相の異なる回路24の第2B及び第2C図に示す出力は
電解コンテ゛ンサ17 a及び17bにより夫々直流分
を遮断され、これらの交流分のみが抵抗18 a及び1
8 bを介してトランジスタ3a及び3bのベースに夫
々印加される。
The DC components of the outputs shown in FIGS. 2B and 2C of the circuits 24, which are supplied to the circuits 23a and 23b and are 180 degrees out of phase with each other, are blocked by the electrolytic capacitors 17a and 17b, respectively, and only these AC components are passed through the resistor 18. a and 1
8b to the bases of transistors 3a and 3b, respectively.

時間AとBとの間においては、第2B図に示す信号をベ
ースに印加されるトランジスタ3aはオフ状態となり、
また第2C図に示す信号がベースに印加されるトランジ
スタ3bはオン状態となる。
Between times A and B, the transistor 3a to which the signal shown in FIG. 2B is applied to its base is in an OFF state,
Further, the transistor 3b to which the signal shown in FIG. 2C is applied to its base is turned on.

また時間BとCとの間においては、トランジスタ3aは
オン状態に、またトランジスタ3bはオフ状態になる。
Further, between times B and C, transistor 3a is on and transistor 3b is off.

上記の如く第2B図及び第2C図に示す信号に応じてオ
ン・オフ動作を繰り返すトランジスタ3a及び3bの出
力は夫々のエミツタと抵抗20 a ,20 bとの接
合点43 a ,43 bがら夫々取り出されてトラン
ジスタ4 a ,4 bのベースに夫々印加される。
As mentioned above, the outputs of the transistors 3a and 3b, which repeat on and off operations in response to the signals shown in FIGS. 2B and 2C, are output from the junction points 43a and 43b between their respective emitters and the resistors 20a and 20b, respectively. It is taken out and applied to the bases of transistors 4 a and 4 b, respectively.

これらの出力はトランジスタ3a,3bのエミツタ側か
ら取り出されるためにこれらのトランジスタ3 a ,
3 bのベースに印加される波形と同相の波形である。
These outputs are taken out from the emitter sides of transistors 3a and 3b, so these transistors 3a,
This waveform is in phase with the waveform applied to the base of 3b.

トランジスタ4 a ,4 bはこれらのベースに印加
される互いに180゜位相の異なる信号によって次の如
く駆動される。
The transistors 4 a and 4 b are driven by signals applied to their bases that are 180° out of phase with each other as follows.

即ち、時間AとBとの間においては、トランジスタ4a
はオフ状態に、またトランジスタ4bはオン状態になる
That is, between times A and B, the transistor 4a
is turned off, and transistor 4b is turned on.

また時間BとCとの間においては、トランジスタ4aは
オン状態に、またトランジスタ4bはオフ状態になる。
Further, between times B and C, transistor 4a is in an on state, and transistor 4b is in an off state.

トランジスタ4 a ,4 bから成るSEPP回路の
出力はトランジスタ4aのエミツタとトランジスタ4b
のコレクタとの接合点44から取り出され、第2A図に
示す入力側号に対するその位相関係は第2D図に示され
ている。
The output of the SEPP circuit consisting of transistors 4a and 4b is the emitter of transistor 4a and transistor 4b.
Its phase relationship with respect to the input side signal shown in FIG. 2A is shown in FIG. 2D.

SEPP回路の出力は端子22を介して負荷であるモー
タ(図示せず)に接続されている。
The output of the SEPP circuit is connected via a terminal 22 to a motor (not shown) as a load.

以上は正常動作状態における回路動作であるが、負荷の
異常に対する保護と回路内部の異常等による破壊の防止
とが保護回路10 a及び10bによって威されること
を以下に詳述する。
The circuit operation in the normal operating state has been described above, but it will be explained in detail below that the protection circuits 10a and 10b protect against abnormalities in the load and prevent destruction due to abnormalities inside the circuit.

なお保護回路10 aと10 bとはほぼ同様の動作を
行うので、以下において保護回路10 aのみについて
詳述する。
Note that since the protection circuits 10a and 10b operate in substantially the same way, only the protection circuit 10a will be described in detail below.

スイッチングトランジスタ4aのコレクタ・エミツタ間
の電圧を抵抗6aと7aとにより分圧し、その分圧され
た電圧は抵抗5a,7aの接合点45 aからトランジ
スタ2aのベースに印加される。
The voltage between the collector and emitter of switching transistor 4a is divided by resistors 6a and 7a, and the divided voltage is applied to the base of transistor 2a from junction 45a between resistors 5a and 7a.

即ち、トランジスタ4aのコレクタ・エミツタ間の電圧
を抵抗5a,7aによって検出してトランジスタ2aの
ベースに印加している。
That is, the voltage between the collector and emitter of the transistor 4a is detected by the resistors 5a and 7a and applied to the base of the transistor 2a.

抵抗5a,7aとトランジスタ2aのベースとの接合点
45aにその一端を接続されているコンテ゛ンサ8aは
コンデンサ8a及び抵抗5a,7aによって決定される
時定数により充電される。
A capacitor 8a, one end of which is connected to a junction 45a between the resistors 5a, 7a and the base of the transistor 2a, is charged with a time constant determined by the capacitor 8a and the resistors 5a, 7a.

トランジスタ2aのベースには抵抗5a,7aによりト
ランジスタ4aのコレクタ・エミツタ間電圧の分圧され
た電圧が加わっている。
A voltage obtained by dividing the collector-emitter voltage of the transistor 4a is applied to the base of the transistor 2a by resistors 5a and 7a.

そうして.トランジスタ4aの正常動作状態における飽
和電圧よりもや・高いか若しくはそれ以上の電圧が抵抗
5a,7aに加わった場合にはトランジスタ2aがオン
し、またトランジスタ4aの正常動作状態における飽和
電圧が抵抗5a,7aに加わった場合にはトランジスタ
2aがオフするように設定されている。
Then. When a voltage that is slightly higher or higher than the saturation voltage of the transistor 4a in the normal operating state is applied to the resistors 5a and 7a, the transistor 2a is turned on, and the saturation voltage of the transistor 4a in the normal operating state is applied to the resistor 5a. , 7a, the transistor 2a is set to be turned off.

即ち、正常動作状態においては、トランジスタ4aがオ
ンの時にトランジスタ2aがオフに、またトランジスタ
4aがオフの時にトランジスタ2aがオンになる。
That is, in a normal operating state, when transistor 4a is on, transistor 2a is turned off, and when transistor 4a is off, transistor 2a is turned on.

正常動作状態において、第2B図の時間AとBとの間で
は、トランジスタ3a,4aはオフ状態になっているの
で、トランジスタ4aのコレクタ・エミツタ間電圧はそ
の飽和電圧よりも大きく、従ってトランジスタ2aはオ
ンになっている。
In normal operating conditions, between times A and B in FIG. 2B, transistors 3a and 4a are in the off state, so the collector-emitter voltage of transistor 4a is greater than its saturation voltage, and therefore transistor 2a is on.

この状態において、もしコンデンサ8aがなければ、ト
ランジスタ3 a ,4 aをオンするような信号が加
わっても、トランジスタ2aがオンしているためにこの
信号はトランジスタ2aを介して短絡され、トランジス
タ3 a ,4 aは信号のいかんにかかわらずオフ状
態を保持する。
In this state, if there is no capacitor 8a, even if a signal that turns on transistors 3a and 4a is applied, since transistor 2a is on, this signal will be short-circuited through transistor 2a, and transistor 3a will turn on. a, 4a maintains the off state regardless of the signal.

しかしながらコンデンサ8aをトランジスタ2aのベー
スに第1図に示す如く接続することによって、トランジ
スタ3a,4aのオフ状態を解除することが可能となる
However, by connecting the capacitor 8a to the base of the transistor 2a as shown in FIG. 1, it becomes possible to release the off state of the transistors 3a and 4a.

即ち、トランジスタ3a及び4aがオフ状態であるのは
、正常動作状態においては、負側の入力信号によってト
ランジスタ3a及び4aのベースがこれらのエミツタ電
位よりも負側に駆動されているからである。
That is, the reason why transistors 3a and 4a are in the off state is that in a normal operating state, the bases of transistors 3a and 4a are driven to the negative side relative to their emitter potentials by a negative input signal.

またこの場合入力信号が負側であるので、トランジスタ
2aのコレクタ電圧はそのべ−ス電圧よりも低くなる。
Further, in this case, since the input signal is on the negative side, the collector voltage of transistor 2a becomes lower than its base voltage.

従ってオン状態にあるトランジスタ2aのベース・コレ
クタ間を通ってコンテ゛ンサ8aの電荷が流れ得る状態
となる。
Therefore, the charge of the capacitor 8a can flow between the base and collector of the transistor 2a which is in the on state.

このためコンデンサ8aの電荷はトランジスタ2aのベ
ース・コレクタ間、抵抗18a、電解コンテ゛ンサ17
a、抵抗15及び電解コンデンサ16を夫々通って再び
コンテ゛ンサ8aへ至る閉ループにおいて流失してしま
う。
Therefore, the charge of the capacitor 8a is transferred between the base and collector of the transistor 2a, the resistor 18a, and the electrolytic capacitor 17.
a, the resistor 15, and the electrolytic capacitor 16, respectively, and are lost in a closed loop that returns to the capacitor 8a.

故にトランジスタ2aのベース電圧が降下してトランジ
スタ2aはオフ状態になる。
Therefore, the base voltage of transistor 2a drops and transistor 2a turns off.

従ってコンテ゛ンサ8aが抵抗5a,7aとコンテ゛ン
サ8aとによって定まる時定数で再充電される間にトラ
ンジスタ3aのベースに正側の信号が入って来てトラン
ジスタ3 a ,4 aがオン状態になる。
Therefore, while the capacitor 8a is being recharged with a time constant determined by the resistors 5a, 7a and the capacitor 8a, a positive signal enters the base of the transistor 3a, turning on the transistors 3a, 4a.

上記再充電時間はトランジスタ4aのスイッチングタイ
ム以上でかつ安全動作領域内(例えば数十μsec程度
)に定められている。
The recharging time is set to be longer than the switching time of the transistor 4a and within a safe operation range (for example, about several tens of microseconds).

ダイオード5aはコンデンサ8aが放電する際、トラン
ジスタ2aが逆トランジスタ動作するのを防止するため
のものである。
The diode 5a is for preventing the transistor 2a from operating as a reverse transistor when the capacitor 8a is discharged.

なおトランジスタ4aがオン状態にあってそのコレクタ
・エミツタ間の正常動作状態における飽和電圧となって
いると、トランジスタ2aはオフ状態にある。
Note that when the transistor 4a is in an on state and the saturation voltage between its collector and emitter in a normal operating state is reached, the transistor 2a is in an off state.

本考案において問題にすべきは、トランジスタ4a若し
くは4bがオン状態にあって、負荷ショート時あるいは
駆動パルス波形の異常時あるいは電源投入の際の直列シ
ョート時である。
In the present invention, a problem to be considered is when the transistor 4a or 4b is in the on state and the load is short-circuited, the drive pulse waveform is abnormal, or a series short-circuit occurs when the power is turned on.

上記の何れの状態においても、トランジスタ4aの飽和
電圧が異常に増大するために、既述のコンテ゛ンサ8a
の再充電時間経過後ただちにこの保護回路10aが既述
の如く動作する。
In any of the above states, the saturation voltage of the transistor 4a increases abnormally, so that the capacitor 8a described above
Immediately after the recharging time has elapsed, the protection circuit 10a operates as described above.

即ち、抵抗5a,7aによってこの異、常電圧を検出し
て・トランジスタ2aをオンにすることで、トランジス
タ3aのベース電圧をそのエミツタ電圧に対して強制的
に負側に引張り、トランジスタ3 a ,4 aをオン
からオフに引き戻してしまう。
That is, by detecting this abnormal or normal voltage with the resistors 5a and 7a and turning on the transistor 2a, the base voltage of the transistor 3a is forcibly pulled to the negative side with respect to its emitter voltage, and the transistors 3a, 4 A is pulled back from on to off.

またトランジスタ4a及び2aは2安定回路を構或して
いるので、周囲条件のいかなる異常時にも不完全スイッ
チングによる電力破壊が防止される。
Furthermore, since the transistors 4a and 2a constitute a bistable circuit, power destruction due to incomplete switching is prevented even in the event of any abnormality in the ambient conditions.

またこの保護動作は1サイクルごとにリセットされるの
で、異常状態がなくなれば直ちに自動的に正常状態へ復
帰する。
Furthermore, since this protective operation is reset every cycle, the normal state is automatically restored as soon as the abnormal state disappears.

以上は保護回路10 aの動作についてである。The above is about the operation of the protection circuit 10a.

また保護回路10 bは保護回路10 aと全く同様に
動作する。
Further, the protection circuit 10b operates in exactly the same way as the protection circuit 10a.

本考案は上述の如く、負荷の異常を極めて効果的に保護
し得ると共に、異常時に電力損失が全く増加しないので
、パワースイッチング回路に適用するのに最適な保護回
路を適用することが出来る。
As described above, the present invention can extremely effectively protect against load abnormalities, and the power loss does not increase at all in the event of an abnormality, so it is possible to apply a protection circuit that is most suitable for application to a power switching circuit.

またスイッチングトランジスタと制御トランジスタとで
2安定回路を構戊しているので、周囲条件の種々な異常
に対して不完全スイッチングによる電力破壊を防止する
ことが出来る。
Furthermore, since the switching transistor and the control transistor constitute a bistable circuit, it is possible to prevent power destruction due to incomplete switching in response to various abnormalities in the ambient conditions.

また異常時においても制御トランジスタのスイッチング
動作開始後に開始されるコンテ゛ンサの放電が終了した
時に制御トランジスタが再び正常動作状態に復するよう
にしたので、異常状態が無くなれば直ちに自動的に正常
動作状態に復する利点を有する。
In addition, even in the event of an abnormality, the control transistor returns to its normal operating state once the capacitor discharge that starts after the switching operation of the control transistor is completed, so that it automatically returns to its normal operating state as soon as the abnormal state disappears. It has the advantage of recovering.

また基本的にはスイッチングトランジスタ、制御トラン
ジスタ、コンテ゛ンサ及び分圧手段から構戊し得るので
、その回路構或が簡単で動作が確実である。
Furthermore, since it can basically consist of a switching transistor, a control transistor, a capacitor, and a voltage dividing means, its circuit structure is simple and its operation is reliable.

【図面の簡単な説明】[Brief explanation of drawings]

図面はモータを矩形波駆動するためのパワースイッチン
グ回路に本考案を適用した一例を示すものであって、第
1図は結線図、第2図は各部の波形図である。 なお図面に用いられている符号において、1a,1 b
,2a,2b,3a,3bはXイツチングトランシスタ
、12は入力端子、22は出力端子である。
The drawings show an example in which the present invention is applied to a power switching circuit for driving a motor with a rectangular wave. FIG. 1 is a wiring diagram, and FIG. 2 is a waveform diagram of each part. In addition, in the symbols used in the drawings, 1a, 1b
, 2a, 2b, 3a, and 3b are X switching transistors, 12 is an input terminal, and 22 is an output terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 負荷に直列に接続されかつそのベースに制御信号が供給
されるスイッチングトランジスタと、このスイッチング
トランジスタのベースにそのコレクタが接続された制御
トランジスタと、この制御トランジスタのベース・エミ
ツタ間に接続されたコンデンサとをそれぞれ具備し、前
記スイッチングトランジスタのコレクタ・エミツタ間の
電圧を分圧した電圧を前記制御トランジスタのベースに
供給するように構威し、前記スイッチングトランジスタ
をオフにするような制御信号が印加された時に前記制御
トランジスタのベース電位がそのコレクタ電位よりも高
くなるように前記分圧電圧を選定し、これによって、前
記コンデンサの蓄積電荷が前記制御トランジスタのベー
ス・コレクタヲ介して放電されるように構戊したスイッ
チング回路における保護回路。
A switching transistor connected in series to a load and having its base supplied with a control signal, a control transistor whose collector is connected to the base of this switching transistor, and a capacitor connected between the base and emitter of this control transistor. are configured to supply a voltage obtained by dividing the voltage between the collector and emitter of the switching transistor to the base of the control transistor, and a control signal for turning off the switching transistor is applied. The divided voltage is selected such that the base potential of the control transistor is higher than the collector potential of the control transistor, so that the accumulated charge of the capacitor is discharged through the base-collector of the control transistor. Protection circuit in switching circuit.
JP13014979U 1979-09-20 1979-09-20 Protection circuit in switching circuit Expired JPS599464Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13014979U JPS599464Y2 (en) 1979-09-20 1979-09-20 Protection circuit in switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13014979U JPS599464Y2 (en) 1979-09-20 1979-09-20 Protection circuit in switching circuit

Publications (2)

Publication Number Publication Date
JPS5544688U JPS5544688U (en) 1980-03-24
JPS599464Y2 true JPS599464Y2 (en) 1984-03-26

Family

ID=29095492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13014979U Expired JPS599464Y2 (en) 1979-09-20 1979-09-20 Protection circuit in switching circuit

Country Status (1)

Country Link
JP (1) JPS599464Y2 (en)

Also Published As

Publication number Publication date
JPS5544688U (en) 1980-03-24

Similar Documents

Publication Publication Date Title
EP0070158B1 (en) Low dissipation snubber circuit for switching power transistors
JPS599464Y2 (en) Protection circuit in switching circuit
JPH0267818A (en) Inductive load discharge current recirculating circuit having selectable quick mode and slow mode
JPS63272221A (en) Temporary current recirculating circuit through power switching transistor driving inductive load
JP3198733B2 (en) Inverter power transistor drive circuit
JPS585609B2 (en) semiconductor switch circuit
JPS5850675Y2 (en) Television receiver power circuit
RU2023344C1 (en) Power transistor key
JP3416065B2 (en) Driver circuit for semiconductor device
JP3361953B2 (en) Bridge inverter circuit
JPH0139303B2 (en)
JPS591062B2 (en) Gate control circuit of gate turn-off thyristor
JPS604359Y2 (en) Bistable relay control circuit
JPS6349102Y2 (en)
JPH0847158A (en) Short-circuit
JPS60245477A (en) Drive circuit for inverter
JPS5821370B2 (en) Fukaseigiyo Cairo
JPH0274182A (en) Control circuit of motor
JPS5943827Y2 (en) Gate turn-off thyristor overcurrent protection device
JPH0438597Y2 (en)
JPS5915264Y2 (en) Inverter protection device
JPS6125324Y2 (en)
US4065807A (en) DC-to-DC voltage converter employing a common transistor in both switching and multivibrator functions
JPS6338694Y2 (en)
JPH0227633Y2 (en)