JPH0553980A - Bus communication system - Google Patents

Bus communication system

Info

Publication number
JPH0553980A
JPH0553980A JP3212575A JP21257591A JPH0553980A JP H0553980 A JPH0553980 A JP H0553980A JP 3212575 A JP3212575 A JP 3212575A JP 21257591 A JP21257591 A JP 21257591A JP H0553980 A JPH0553980 A JP H0553980A
Authority
JP
Japan
Prior art keywords
register
transmission request
bus
arbitration
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3212575A
Other languages
Japanese (ja)
Inventor
Noriko Kiuchi
典子 木内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP3212575A priority Critical patent/JPH0553980A/en
Publication of JPH0553980A publication Critical patent/JPH0553980A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

PURPOSE:To facilitate state confirmation during communication, error analysis in the case of error and the test of a priority control circuit by holding priority control data in the case of bus transmission. CONSTITUTION:A bus transmitting request is held in a transmitting request register 1, the request of a high priority order is selected from those requests by a priority control part 2, and the result is held in an arbitration register 3. When the transmitting request is completed, the end of the request is held in an end information register 5, and the completed request is erased from the transmitting request register 1. In the case of generating error, a bus communication control part 4 holds the registers 1, 3 and 5. In the case of an arbitration test, the test of the priority control part 2 is executed by spuriously completing the request held in the arbitration register 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、バス通信方式に関し、
特に、アービトレーション情報を保持する機能を有する
バス通信方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus communication system,
In particular, it relates to a bus communication system having a function of holding arbitration information.

【0002】[0002]

【従来の技術】従来のバス通信方式は、アービトレーシ
ョン情報を保持せず、アービトレーション試験を行って
いなかった。また、エラー発生時には、エラー発生後の
レジスタ等を保持せずに、エラー情報を収集していた。
2. Description of the Related Art The conventional bus communication system does not hold arbitration information and does not perform an arbitration test. Further, when an error occurs, error information is collected without holding the registers and the like after the error occurs.

【0003】[0003]

【発明が解決しようとする課題】この従来のバス通信方
式では、アービトレーションの情報の保持機能がなく、
アービトレーション自体の試験が困難であった。また、
エラー発生時には、レジスタ等の保持を行っていなかっ
たので、エラー解析が困難であった。
This conventional bus communication system has no arbitration information holding function,
It was difficult to test the arbitration itself. Also,
When the error occurred, it was difficult to analyze the error because the registers were not held.

【0004】本発明の目的は、通信中の状態確認、エラ
ー時のエラー解析、アービトレーション自体の試験の容
易なバス通信方式を提供することにある。
An object of the present invention is to provide a bus communication system which facilitates the status confirmation during communication, the error analysis at the time of error, and the test of arbitration itself.

【0005】[0005]

【課題を解決するための手段】本発明は、バス送信要求
の情報を保持する送信要求レジスタと、前記送信要求レ
ジスタの情報の中で最も優先順位の高いバス送信要求を
選び出す優先制御回路と、前記優先制御回路によって選
ばれた優先順位の高いバス送信要求と送受信情報等を保
持するアービトレーションレジスタと、前記アービトレ
ーションレジスタに保持されているバス送信要求が終了
した場合に終了したことを保持する終了情報レジスタ
と、終了したバス送信要求を前記送信要求レジスタから
削除する機能を有するバス通信制御回路とを備えてい
る。
According to the present invention, there is provided a transmission request register for holding information of a bus transmission request, a priority control circuit for selecting a bus transmission request having the highest priority among the information of the transmission request register, An arbitration register that holds a high-priority bus transmission request selected by the priority control circuit, transmission / reception information, and the like, and termination information that retains termination when the bus transmission request retained in the arbitration register is terminated. A register and a bus communication control circuit having a function of deleting the completed bus transmission request from the transmission request register.

【0006】また、本発明によれば、前記バス通信制御
回路が、終了したバス送信要求を送信要求レジスタから
削除する機能と、エラー時に送信要求レジスタとアービ
トレーションレジスタと終了情報レジスタの情報を保持
する機能とを有するのが好適である。
Further, according to the present invention, the bus communication control circuit retains the information of the transmission request register, the arbitration register and the termination information register in the function of deleting the completed bus transmission request from the transmission request register. It is preferable to have a function.

【0007】さらに、本発明によれば、バス通信を行う
ことなく、疑似終了信号を受け取ることにより、アービ
トレーションレジスタに保持されているバス送信要求を
疑似的に終了させて優先制御回路の試験を行うアービト
レーション試験制御回路を備えるのが望ましい。
Further, according to the present invention, by receiving the pseudo end signal without performing bus communication, the bus transmission request held in the arbitration register is pseudo ended and the priority control circuit is tested. It is desirable to have an arbitration test control circuit.

【0008】[0008]

【実施例】次に、本発明の実施例について、図面を参照
して説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0009】図1は、本発明のバス通信方式の一実施例
のブロック図である。図1のバス通信方式は、送信要求
レジスタ1、優先制御部2、アービトレーションレジス
タ3、バス通信制御部4、終了情報レジスタ5およびア
ービトレーション試験制御部6により構成されている。
FIG. 1 is a block diagram of an embodiment of the bus communication system of the present invention. The bus communication system of FIG. 1 includes a transmission request register 1, a priority control unit 2, an arbitration register 3, a bus communication control unit 4, an end information register 5 and an arbitration test control unit 6.

【0010】送信要求レジスタ1はバス送信要求の情報
を保持し、優先制御部2は送信要求レジスタ1の中で最
も優先順位の高い要求を選び出し、アービトレーション
レジスタ3は優先制御部2の結果を保持し、終了情報レ
ジスタ5はバス送信の終了状況を保持する。
The transmission request register 1 holds the information of the bus transmission request, the priority control unit 2 selects the request having the highest priority among the transmission request registers 1, and the arbitration register 3 holds the result of the priority control unit 2. Then, the end information register 5 holds the end status of the bus transmission.

【0011】次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.

【0012】バス送信要求を、送信要求レジスタ1に格
納すると、優先制御部2は送信要求レジスタ1の中で最
も優先順位の高いバス送信要求を選び出し、アービトレ
ーションレジスタ3に保持する。
When the bus transmission request is stored in the transmission request register 1, the priority control unit 2 selects the bus transmission request having the highest priority in the transmission request register 1 and holds it in the arbitration register 3.

【0013】バス通信制御部4は、送信要求レジスタ1
にバス送信要求を格納した時点で、バス通信制御部4か
らバスに対してバス送信要求信号7を出力し、バス送信
要求が終了してバスより終了報告信号8を受け取ると、
アービトレーションレジスタ3に保持されているバス送
信要求が終了していることを終了情報レジスタ5に格納
し、送信要求レジスタ1の該当する要求を削除する。
The bus communication control unit 4 includes a transmission request register 1
When the bus transmission request is stored in, the bus communication control unit 4 outputs the bus transmission request signal 7 to the bus, and when the bus transmission request ends and the end report signal 8 is received from the bus,
The completion of the bus transmission request held in the arbitration register 3 is stored in the end information register 5, and the corresponding request in the transmission request register 1 is deleted.

【0014】また、エラー発生時には、バス通信制御部
4がエラー信号9を受け取ると、バス通信制御部4は、
送信要求レジスタ1、アービトレーションレジスタ3お
よび終了情報レジスタ5の情報をエラー発生時点で保持
する。
When the bus communication control unit 4 receives the error signal 9 when an error occurs, the bus communication control unit 4 is
Information of the transmission request register 1, the arbitration register 3, and the end information register 5 is held at the time of error occurrence.

【0015】さらに、アービトレーションの試験時に
は、送信要求レジスタ1にバス送信要求を設定して、ア
ービトレーションレジスタ3に優先順位の高いバス送信
要求を保持し、アービトレーション試験制御部6が疑似
終了信号10を受け取ると、アービトレーションレジス
タ3にライトアクセス等の疑似送信終了を行い、アービ
トレーションレジスタ3に保持されているバス送信要求
を疑似的に終了させ、終了情報レジスタ5に終了したこ
とを保持し、送信要求レジスタ1から終了したバス送信
要求を削除し、アービトレーションレジスタ3には次に
優先順位の高いバス送信要求を保持する。この場合、バ
スへの送信要求は行わない。
Further, during the arbitration test, a bus transmission request is set in the transmission request register 1, a bus transmission request having a high priority is held in the arbitration register 3, and the arbitration test control unit 6 receives the pseudo end signal 10. Then, the pseudo transmission such as write access to the arbitration register 3 is terminated, the bus transmission request retained in the arbitration register 3 is terminated in a pseudo manner, and the termination information register 5 retains the termination, and the transmission request register 1 The bus transmission request that has ended is deleted, and the arbitration register 3 holds the bus transmission request having the next highest priority. In this case, no transmission request is made to the bus.

【0016】このように、本実施例は、送信要求をアー
ビトレーションレジスタに保持することにより、通信中
の状態が確認でき、エラー時には、エラー発生時の情報
を各レジスタに確保しているため、エラー解析が容易で
あり、アービトレーション試験制御部を設けることによ
り、優先制御部の試験を容易に行うことができる。
As described above, according to the present embodiment, by holding the transmission request in the arbitration register, the state during communication can be confirmed, and at the time of error, the information at the time of error occurrence is secured in each register. The analysis is easy, and by providing the arbitration test control unit, the priority control unit can be easily tested.

【0017】[0017]

【発明の効果】以上説明したように本発明は、優先制御
の状況を保持するレジスタを配したため通信中の状況が
確認できる。また、エラー発生時には発生時点の情報を
保持しているためエラー解析が容易である。
As described above, according to the present invention, since the register for holding the status of priority control is arranged, the status during communication can be confirmed. Moreover, when an error occurs, the error analysis is easy because the information at the time of the error is held.

【0018】さらに、優先制御の状況を保持するレジス
タとアービトレーション試験制御部を配したことによ
り、優先制御部の試験が容易になり、診断性能および試
験機能を大幅に向上できる。
Further, by disposing the register for holding the status of the priority control and the arbitration test control section, the test of the priority control section is facilitated, and the diagnostic performance and the test function can be greatly improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 送信要求レジスタ 2 優先制御部 3 アービトレーションレジスタ 4 バス通信制御部 5 終了情報レジスタ 6 アービトレーション試験制御部 7 バス送信要求信号 8 終了報告信号 9 エラー信号 10 疑似終了信号 1 Transmission request register 2 Priority control unit 3 Arbitration register 4 Bus communication control unit 5 End information register 6 Arbitration test control unit 7 Bus transmission request signal 8 End report signal 9 Error signal 10 Pseudo end signal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】バス送信要求の情報を保持する送信要求レ
ジスタと、 前記送信要求レジスタの情報の中で最も優先順位の高い
バス送信要求を選び出す優先制御回路と、 前記優先制御回路によって選ばれた優先順位の高いバス
送信要求と送受信情報等を保持するアービトレーション
レジスタと、 前記アービトレーションレジスタに保持されているバス
送信要求が終了した場合に終了したことを保持する終了
情報レジスタと、 終了したバス送信要求を前記送信要求レジスタから削除
する機能を有するバス通信制御回路とを備えるバス通信
方式。
1. A transmission request register for holding information of a bus transmission request, a priority control circuit for selecting a bus transmission request having the highest priority among the information of the transmission request register, and the priority control circuit. An arbitration register that holds a high-priority bus transmission request and transmission / reception information, an end information register that holds that the bus transmission request held in the arbitration register has ended, and an end bus transmission request And a bus communication control circuit having a function of deleting from the transmission request register.
【請求項2】前記バス通信制御回路が、終了したバス送
信要求を送信要求レジスタから削除する機能と、エラー
時に送信要求レジスタとアービトレーションレジスタと
終了情報レジスタの情報を保持する機能とを有する請求
項1記載のバス通信方式。
2. The bus communication control circuit has a function of deleting the completed bus transmission request from the transmission request register, and a function of holding information of the transmission request register, the arbitration register and the termination information register when an error occurs. The bus communication method described in 1.
【請求項3】バス通信を行うことなく、疑似終了信号を
受け取ることにより、アービトレーションレジスタに保
持されているバス送信要求を疑似的に終了させて優先制
御回路の試験を行うアービトレーション試験制御回路を
備える請求項1または2記載のバス通信方式。
3. An arbitration test control circuit for testing a priority control circuit by artificially ending a bus transmission request held in an arbitration register by receiving a pseudo end signal without performing bus communication. The bus communication system according to claim 1.
JP3212575A 1991-08-26 1991-08-26 Bus communication system Pending JPH0553980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3212575A JPH0553980A (en) 1991-08-26 1991-08-26 Bus communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3212575A JPH0553980A (en) 1991-08-26 1991-08-26 Bus communication system

Publications (1)

Publication Number Publication Date
JPH0553980A true JPH0553980A (en) 1993-03-05

Family

ID=16624974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3212575A Pending JPH0553980A (en) 1991-08-26 1991-08-26 Bus communication system

Country Status (1)

Country Link
JP (1) JPH0553980A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7698486B1 (en) * 2003-03-14 2010-04-13 Marvell International Ltd. Method and apparatus for bus arbitration dynamic priority based on waiting period
US8477074B2 (en) 2008-10-14 2013-07-02 Murata Manufacturing Co., Ltd. Card-type device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7698486B1 (en) * 2003-03-14 2010-04-13 Marvell International Ltd. Method and apparatus for bus arbitration dynamic priority based on waiting period
US8041870B1 (en) 2003-03-14 2011-10-18 Marvell International Ltd. Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors
US8307139B1 (en) 2003-03-14 2012-11-06 Marvell International Ltd. Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors
US9037767B1 (en) 2003-03-14 2015-05-19 Marvell International Ltd. Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors
US8477074B2 (en) 2008-10-14 2013-07-02 Murata Manufacturing Co., Ltd. Card-type device

Similar Documents

Publication Publication Date Title
GB1593674A (en) Data processing unit
US4788492A (en) Logic analyzer
JPH0553980A (en) Bus communication system
US7577878B2 (en) Method for storing or transferring data using time sequencing
JP2003524225A (en) Method and apparatus for handling computer system errors
US4744024A (en) Method of operating a bus in a data processing system via a repetitive three stage signal sequence
US7020600B2 (en) Apparatus and method for improvement of communication between an emulator unit and a host device
CN114444423B (en) Data processing method and system based on verification platform and electronic equipment
SU1550524A1 (en) Device for interfacing processor and external unit
US7673121B2 (en) Circuit for monitoring a microprocessor and analysis tool and inputs/outputs thereof
EP0075625B1 (en) Conversation bus for a data processing system
US20050097414A1 (en) Apparatus and method for performing poll commands using JTAG scans
EP1302857A2 (en) Apparatus and method for an on-board trace recorder unit
CN115081366A (en) Modeling method for burst access of register
SU1497617A1 (en) Device for debugging hardware-software units
SU951314A1 (en) Program debugging device
JPH0376352A (en) Simulating test equipment
CN117572206A (en) Testing system and method capable of comparing across periods
SU1522223A1 (en) Device for inter-set interfacing
CN117939381A (en) Audio detection method and device applied to vehicle
CN117452192A (en) Signal grabbing circuit, waveform calibration method, problem positioning method and device
CN117632685A (en) Data analysis method and device and related equipment
CN117131821A (en) Chip verification method and device, electronic equipment and storage medium
JP3615306B2 (en) Storage device access system
JPS63123252A (en) Diagnosing system for communication control equipment