JPH0553523A - Signal noise reducing circuit - Google Patents

Signal noise reducing circuit

Info

Publication number
JPH0553523A
JPH0553523A JP21852191A JP21852191A JPH0553523A JP H0553523 A JPH0553523 A JP H0553523A JP 21852191 A JP21852191 A JP 21852191A JP 21852191 A JP21852191 A JP 21852191A JP H0553523 A JPH0553523 A JP H0553523A
Authority
JP
Japan
Prior art keywords
capacitor
schmitt trigger
trigger circuit
signal
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21852191A
Other languages
Japanese (ja)
Inventor
Katsuya Sasahara
克也 笹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP21852191A priority Critical patent/JPH0553523A/en
Publication of JPH0553523A publication Critical patent/JPH0553523A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Noise Elimination (AREA)

Abstract

PURPOSE:To guarantee accurate signal transmission by reducing a noise, generated through a cable, by a capacitor and further shortening the rising time and falling time of an electric signal, which become long, by the capacitor. CONSTITUTION:The capacitor 16 which is grounded at one end, a 1st Schmitt trigger circuit 17 which has its input terminal connected to the other terminal of the capacitor 16, and a 2nd Schmitt trigger circuit 18 which has its input terminal connected to the output terminal of the 1st Schmitt trigger circuit 17 are provided; and an enable signal which is sent from a central processing part 11 through a cable 14 is inputted to the connection point between the capacitor 16 and 1st Schmitt trigger circuit 17 and outputted from the output terminal of the Schmitt trigger circuit to a liquid crystal display 19.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、ケーブルを介して電
気信号を入力する電子機器の信号ノイズ低減回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal noise reduction circuit for an electronic device which inputs an electric signal via a cable.

【0002】[0002]

【従来の技術】従来、ケーブルを介して電気信号を入力
する電子機器では、電気信号がケーブルを送信される過
程で発生するノイズにより、誤動作等が生じる虞がある
ため、例えば図3に示すような信号ノイズ低減回路を設
けていた。
2. Description of the Related Art Conventionally, in an electronic device for inputting an electric signal through a cable, there is a possibility that malfunction may occur due to noise generated in the process of transmitting the electric signal through the cable. For example, as shown in FIG. There was a signal noise reduction circuit.

【0003】図3において、1は送信側の中央処理部1
である。この中央処理部1において、ゲートアレイ2の
イネーブル信号出力端子Eoから、表示装置用のイネー
ブル信号が出力される。このイネーブル信号は、ダンピ
ング抵抗3を介してケーブル長L[m]のケーブル4へ
送信される。このケーブル4は、前記中央処理部1から
距離をおいて配置された表示装置部5にイネーブル信号
等の電気信号を送信するために、前記中央処理部1と前
記表示装置部5とを接続している。
In FIG. 3, reference numeral 1 is a central processing unit 1 on the transmitting side.
Is. In the central processing unit 1, the enable signal output terminal Eo of the gate array 2 outputs the enable signal for the display device. This enable signal is transmitted to the cable 4 having the cable length L [m] via the damping resistor 3. This cable 4 connects the central processing unit 1 and the display device unit 5 in order to transmit an electric signal such as an enable signal to the display device unit 5 arranged at a distance from the central processing unit 1. ing.

【0004】前記中央処理部1から送信されたイネーブ
ル信号は、前記ケーブル4を介して前記表示装置部5に
おいて、信号ノイズ低減回路を構成する一端が接地され
たコンデンサ5の他端に入力される。さらにこのコンデ
ンサ5の他端には液晶ディスプレイ7のイネーブル信号
入力端子Eiが接続されている。
The enable signal transmitted from the central processing unit 1 is input via the cable 4 to the other end of the capacitor 5 whose one end constituting the signal noise reduction circuit is grounded in the display device unit 5. .. Further, the enable signal input terminal Ei of the liquid crystal display 7 is connected to the other end of the capacitor 5.

【0005】イネーブル信号は、コンデンサ5の充放電
作用によりケーブル4において発生したノイズが平滑さ
れて、前記液晶ディスプレイ7のイネーブル入力端子E
iに入力されるようになっている。
The enable signal has the noise generated in the cable 4 smoothed by the charging / discharging action of the capacitor 5 and the enable input terminal E of the liquid crystal display 7.
It is designed to be input to i.

【0006】[0006]

【発明が解決しようとする課題】ところで、液晶ディス
プレイにおいて、イネーブル信号の立ち上がり及び立ち
下がりの信号を取り込むには、そのイネーブル信号のレ
ベルがスレショルドレベル範囲を規定時間内に変化しな
ければならない。
In the liquid crystal display, in order to capture the rising and falling signals of the enable signal, the level of the enable signal must change within the threshold level range within a specified time.

【0007】しかし、コンデンサ5の容量が大きい場合
には、イネーブル信号の立ち上がり又は立ち下がりにお
いて、その信号波形をも平滑してしまうので、その立ち
上がり波形及び立ち下がり波形をも滑らかになり、従っ
て立ち上がり時間及び立ち下がり時間が長く延びてしま
う。すると、液晶ディスプレイ7の信号の立ち上がり及
び立ち下がりを取り込む規定時間に、そのイネーブル信
号の立ち上がり時間又は立ち下がり時間が収まらない場
合が生じる虞がある。そのような場合には、イネーブル
信号の立ち下がり及び立ち下がりの信号が取り込まれな
いので、送信側で送信したデータを液晶ディスプレイ7
において正確に表示できないという問題がある。
However, when the capacitance of the capacitor 5 is large, the signal waveform is also smoothed at the rising or falling of the enable signal, so that the rising and falling waveforms are also smoothed, and thus the rising The time and fall time will be extended. Then, there is a possibility that the rise time or fall time of the enable signal may not fall within the specified time for capturing the rise and fall of the signal of the liquid crystal display 7. In such a case, since the falling edge and the falling edge of the enable signal are not taken in, the data transmitted on the transmitting side is transmitted to the liquid crystal display 7.
There is a problem that can not be displayed accurately in.

【0008】また、コンデンサの容量が小さい場合に
は、十分にノイズが平滑できないため、送信側で送信し
たデータを液晶ディスプレイ7において正確に表示でき
ないという問題があった。
Further, when the capacitance of the capacitor is small, there is a problem that the data transmitted on the transmission side cannot be displayed accurately on the liquid crystal display 7 because the noise cannot be sufficiently smoothed.

【0009】そこでこの発明は、ケーブルを介して発生
したノイズをコンデンサにより低減でき、さらにそのコ
ンデンサにより電気信号の長く延びた立ち上がり及び立
ち下がり時間を短くすることができて、正確な信号伝達
を保証する信号ノイズ低減回路を提供することを目的と
する。
Therefore, according to the present invention, the noise generated through the cable can be reduced by the capacitor, and the long rising and falling times of the electric signal can be shortened by the capacitor, so that accurate signal transmission is guaranteed. It is an object of the present invention to provide a signal noise reduction circuit that operates.

【0010】[0010]

【課題を解決するための手段】この発明は、一端が接地
されたコンデンサと、このコンデンサの他端に入力端子
が接続された第1のシュミットトリガ回路と、この第1
のシュミットトリガ回路の出力端子に入力端子が接続さ
れた第2のシュミットトリガ回路とを設け、ケーブルを
介して入力される電気信号をコンデンサと第1のシュミ
ットトリガ回路との接続点に入力し、第2のシュミット
トリガ回路の出力端子から電気信号を出力するものであ
る。
According to the present invention, there is provided a capacitor having one end grounded, a first Schmitt trigger circuit having an input terminal connected to the other end of the capacitor, and the first Schmitt trigger circuit.
And a second Schmitt trigger circuit having an input terminal connected to the output terminal of the Schmitt trigger circuit, and the electric signal input via the cable is input to the connection point between the capacitor and the first Schmitt trigger circuit, An electric signal is output from the output terminal of the second Schmitt trigger circuit.

【0011】[0011]

【作用】このような構成の本発明において、ケーブルを
介して送信された電気信号に発生したノイズは、コンデ
ンサにより平滑される。
In the present invention having such a structure, the noise generated in the electric signal transmitted through the cable is smoothed by the capacitor.

【0012】ノイズが平滑された電気信号は、第1のシ
ュミットトリガ回路により反転され矩形波に変換され、
さらに、第2のシュミットトリガ回路により反転され矩
形波に変換されて出力される。
The electric signal whose noise is smoothed is inverted by the first Schmitt trigger circuit and converted into a rectangular wave,
Further, it is inverted by the second Schmitt trigger circuit, converted into a rectangular wave, and output.

【0013】[0013]

【実施例】以下、この発明の一実施例を図面を参照して
説明する。なお、この実施例においては中央処理部が距
離をおいて配置された表示装置部を制御するものに適用
したもので、図1において、11は中央処理部で、この
中央処理部11においてゲートアレイ12のイネーブル
信号出力端子Eoから、表示装置用のイネーブル信号が
出力される。このイネーブル信号は、ダンピング抵抗1
3を介してケーブル長L[m]のケーブル14へ送信さ
れる。このケーブル14は、前記中央処理部11から距
離をおいて配置された表示装置部15にイネーブル信号
等の電気信号を送信するために、前記中央処理装置11
と前記表示装置部15とを接続している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In this embodiment, the central processing unit is applied to control the display unit arranged at a distance. In FIG. 1, 11 is a central processing unit, and the central processing unit 11 has a gate array. An enable signal output terminal Eo of 12 outputs an enable signal for the display device. This enable signal is applied to damping resistor 1
3 is transmitted to the cable 14 having the cable length L [m]. The cable 14 is used to transmit an electric signal such as an enable signal to the display device section 15 arranged at a distance from the central processing unit 11.
And the display unit 15 are connected to each other.

【0014】前記中央処理部11から送信されたイネー
ブル信号は、前記ケーブル14を介して、前記表示装置
部15において、一端が接地されたコンデンサ16の他
端と第1のシュミットトリガ回路17の入力端子との接
続点に入力される。この第1のシュミットトリガ回路1
7の出力端子は、第2のシュミットトリガ回路18の入
力端子に接続され、この第2のシュミットトリガ回路1
8の出力端子が、液晶ディスプレイ19のイネーブル信
号入力端子Eiに接続されている。
The enable signal transmitted from the central processing unit 11 is input to the other end of the capacitor 16 whose one end is grounded and the first Schmitt trigger circuit 17 in the display unit 15 through the cable 14. It is input to the connection point with the terminal. This first Schmitt trigger circuit 1
The output terminal of the second Schmitt trigger circuit 1 is connected to the input terminal of the second Schmitt trigger circuit 18.
8 output terminals are connected to the enable signal input terminal Ei of the liquid crystal display 19.

【0015】このような構成の本実施例においては、中
央処理部11に設けられたゲートアレイ12のイネーブ
ル信号出力端子Eoから出力されるイネーブル信号は、
例えば、検出点S1においては、図2に示すようにノイ
ズのない信号として出力される。なお、波形aは、ロー
レベルを保つ信号の例であり、波形bは立ち下がりの信
号の例である。もちろんイネーブル信号には、その他に
ハイレベルを保つ信号と立ち上がりの信号とがある。
In this embodiment having such a configuration, the enable signal output from the enable signal output terminal Eo of the gate array 12 provided in the central processing unit 11 is
For example, at the detection point S1, the signal is output as a noise-free signal as shown in FIG. The waveform a is an example of a signal that maintains a low level, and the waveform b is an example of a falling signal. Of course, the enable signal also includes a signal that maintains a high level and a rising signal.

【0016】この出力されたイネーブル信号は、ダンピ
ング抵抗13を介してケーブル14へ送信される。この
ケーブル14においては、ケーブルの周囲の電磁的影響
によりノイズが発生する。このとき、検出点S1での波
形a及び波形bは、検出点S2においては、図2に示す
ように一部に不規則なノイズ波形が見られるようにな
る。
The output enable signal is transmitted to the cable 14 via the damping resistor 13. In this cable 14, noise is generated due to electromagnetic influence around the cable. At this time, as for the waveform a and the waveform b at the detection point S1, an irregular noise waveform is partially seen at the detection point S2 as shown in FIG.

【0017】ケーブル14で発生したノイズは、表示装
置部15に設けられたコンデンサ16により平滑され
て、検出点S3では図2に示すように滑らかになる。そ
の一方で波形bに示すように立ち下がりの信号は、その
傾きが緩やかになって立ち下がり時間が長く延ばされて
いる。
The noise generated in the cable 14 is smoothed by the capacitor 16 provided in the display device section 15, and becomes smooth at the detection point S3 as shown in FIG. On the other hand, as shown in the waveform b, the falling signal has a gentle slope and a long falling time.

【0018】コンデンサ16によりノイズが平滑された
イネーブル信号は、第1のシュミットトリガ回路17の
入力端子に入力され、反転された矩形波に変換されてそ
の出力端子から出力される。検出点S4では図2に示す
ように、波形aは、完全にノイズが消えたハイレベルを
保つ波形になり、波形bも完全にノイズが消え、しか
も、ほぼS1で見られた立ち下がり波形の反転した波形
になっている。
The enable signal whose noise is smoothed by the capacitor 16 is input to the input terminal of the first Schmitt trigger circuit 17, converted into an inverted rectangular wave, and output from the output terminal thereof. At the detection point S4, as shown in FIG. 2, the waveform a becomes a waveform in which noise is completely disappeared and the high level is maintained, and the waveform b is completely depleted in noise. The waveform is inverted.

【0019】そして第2のシュミットトリガ回路18に
より、検出点S5では、図2に示すように、検出点S4
で見られた波形の反転波形がみられ、従って、検出点S
1の波形にほぼ同一の波形が得られることが判る。
Then, by the second Schmitt trigger circuit 18, at the detection point S5, as shown in FIG.
The inverted waveform of the waveform seen in FIG.
It can be seen that almost the same waveform can be obtained for the waveform of 1.

【0020】このように本実施例によれば、コンデンサ
16によりノイズを平滑でき、しかも、イネーブル信号
のコンデンサにより長く延ばされた立ち下がり時間及び
立上がり時間を第1及び第2のシュミットトリガ回路1
7,18により短くすることができる。
As described above, according to the present embodiment, the noise can be smoothed by the capacitor 16, and the fall time and the rise time extended by the capacitor of the enable signal can be used for the first and second Schmitt trigger circuits 1.
It can be shortened by 7,18.

【0021】しかも、コンデンサ16で完全には低減で
きなかったノイズ波形を、第1及び第2のシュミットト
リガ回路17,18を使用したことにより完全にノイズ
を消すことができる。
Moreover, the noise waveform that could not be completely reduced by the capacitor 16 can be completely eliminated by using the first and second Schmitt trigger circuits 17 and 18.

【0022】従って、液晶ディスプレイ19にノイズの
ない信号で、その信号の立ち上がり時間及び立上がり時
間を液晶ディスプレイ19の信号を取り込む規定時間内
にすることができるので、液晶ディスプレイ19では、
送信されたデータに基づいて正確な表示を行わせること
ができる。
Therefore, a signal having no noise on the liquid crystal display 19 allows the rise time and rise time of the signal to be within the specified time for capturing the signal of the liquid crystal display 19.
An accurate display can be made based on the transmitted data.

【0023】また、この信号ノイズ低減回路は、1つの
コンデンサ16と2つのシュミットトリガ回路17,1
8により構成され、さらにコンデンサによるノイズ低減
が完全でなくともシュミットトリガ回路によりノイズが
完全に低減され、コンデンサに大きな容量のコンデンサ
を必要としないので、効果が高く安価なノイズ対策がで
きるという利点がある。
In addition, this signal noise reduction circuit includes one capacitor 16 and two Schmitt trigger circuits 17 and 1.
In addition, even if the noise reduction by the capacitor is not perfect, the noise is completely reduced by the Schmitt trigger circuit and a large capacity capacitor is not required. is there.

【0024】[0024]

【発明の効果】以上詳述したようにこの発明によれば、
ケーブルを介して発生したノイズをコンデンサにより低
減でき、さらにそのコンデンサにより電気信号の長く延
びた立ち上り時間及び立ち下がり時間を短くすることが
できて、正確な信号伝達を保証する信号ノイズ低減回路
を提供できる。
As described in detail above, according to the present invention,
Provides a signal noise reduction circuit that ensures accurate signal transmission by reducing the noise generated via the cable with a capacitor, and further shortening the rise time and fall time of the electrical signal that is extended by the capacitor. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例の要部回路構成を示す図。FIG. 1 is a diagram showing a circuit configuration of a main part of an embodiment of the present invention.

【図2】同実施例の各検出点S1〜S5で検出される信
号波形を示す図。
FIG. 2 is a diagram showing signal waveforms detected at respective detection points S1 to S5 of the same embodiment.

【図3】従来例の要部回路構成を示す図。FIG. 3 is a diagram showing a circuit configuration of a main part of a conventional example.

【符号の説明】[Explanation of symbols]

11…中央処理部、14…ケーブル、16…コンデン
サ、17…第1のシュミットトリガ回路、18…第2の
シュミットトリガ回路、19…液晶ディスプレイ。
11 ... Central processing part, 14 ... Cable, 16 ... Capacitor, 17 ... 1st Schmitt trigger circuit, 18 ... 2nd Schmitt trigger circuit, 19 ... Liquid crystal display.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 一端が接地されたコンデンサと、このコ
ンデンサの他端に入力端子が接続された第1のシュミッ
トトリガ回路と、この第1のシュミットトリガ回路の出
力端子に入力端子が接続された第2のシュミットトリガ
回路とを設け、ケーブルを介して入力される電気信号を
前記コンデンサと前記第1のシュミットトリガ回路との
接続点に入力し、前記第2のシュミットトリガ回路の出
力端子から電気信号を出力することを特徴とする信号ノ
イズ低減回路。
1. A capacitor having one end grounded, a first Schmitt trigger circuit having an input terminal connected to the other end of the capacitor, and an input terminal connected to an output terminal of the first Schmitt trigger circuit. A second Schmitt trigger circuit is provided, and an electric signal input via a cable is input to a connection point between the capacitor and the first Schmitt trigger circuit, and an electric signal is output from an output terminal of the second Schmitt trigger circuit. A signal noise reduction circuit characterized by outputting a signal.
JP21852191A 1991-08-29 1991-08-29 Signal noise reducing circuit Pending JPH0553523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21852191A JPH0553523A (en) 1991-08-29 1991-08-29 Signal noise reducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21852191A JPH0553523A (en) 1991-08-29 1991-08-29 Signal noise reducing circuit

Publications (1)

Publication Number Publication Date
JPH0553523A true JPH0553523A (en) 1993-03-05

Family

ID=16721239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21852191A Pending JPH0553523A (en) 1991-08-29 1991-08-29 Signal noise reducing circuit

Country Status (1)

Country Link
JP (1) JPH0553523A (en)

Similar Documents

Publication Publication Date Title
US9524056B2 (en) Capacitive voltage information sensing circuit and related anti-noise touch circuit
US3676697A (en) Sweep and gate generator
JP2000181591A (en) Information processor provided with lvds interface signal amplitude setting function and lvds interface signal amplitude setting method
JPH0553523A (en) Signal noise reducing circuit
US5708375A (en) Minimum pulse width detector for a measurement instrument
JPH0118361B2 (en)
US20190102040A1 (en) Touch circuit
US3593042A (en) R. f. coupled line receiver with d. c. isolation
JPS6063685A (en) Noise eliminating circuit for coordinate input device
US3400277A (en) Voltage level converter circuit
JPH11274856A (en) Oscillation stop detecting circuit for crystal oscillator
JPH05308244A (en) Signal transmission circuit
JPS62294323A (en) Pulse width identification circuit
JPH0522249B2 (en)
US5301365A (en) Bidirectional clocking apparatus with automatic sensing
SU905994A1 (en) Pulse shaper
JPH05315956A (en) Clock signal generating circuit
KR910009045Y1 (en) Noise detecter circuit
SU647887A2 (en) Television sensor
JPS5882324A (en) Connection detector
JPS617720A (en) Switching signal detecting circuit
KR960004389Y1 (en) Voice synthesis controlling circuit of msx computer and rom pack
JPH09274523A (en) Reset device
JPS61202516A (en) Automatic switching circuit for clock input
JPH05344178A (en) Electric circuit