JPH0553346B2 - - Google Patents
Info
- Publication number
- JPH0553346B2 JPH0553346B2 JP60016356A JP1635685A JPH0553346B2 JP H0553346 B2 JPH0553346 B2 JP H0553346B2 JP 60016356 A JP60016356 A JP 60016356A JP 1635685 A JP1635685 A JP 1635685A JP H0553346 B2 JPH0553346 B2 JP H0553346B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- output
- bit
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2078—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the phase change per symbol period is constrained
- H04L27/2082—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the phase change per symbol period is constrained for offset or staggered quadrature phase shift keying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、４位相状態をもつ“OQPSK”デジ
タル変調器−復調器に使用されるデジタル信号列
の符号化−復号化装置に係る。
タル変調器−復調器に使用されるデジタル信号列
の符号化−復号化装置に係る。
本発明は、より具体的には、英語の術語“off
−set Quadrature Phase Shift Keying（オフセ
ツト直角位相偏移キーイング）”の略称である
“OQPSK”の名称で知られる４位相状態をもつ
変調方式を用いて２進デジタル数値列を伝送する
ために用いられる変調及び復調段の構成に適用さ
れる。
−set Quadrature Phase Shift Keying（オフセ
ツト直角位相偏移キーイング）”の略称である
“OQPSK”の名称で知られる４位相状態をもつ
変調方式を用いて２進デジタル数値列を伝送する
ために用いられる変調及び復調段の構成に適用さ
れる。
デマルチプレクサを用いる“OQPSK”方式で
は、デジタル無線送信機の入力側に変調器を先行
させることは公知である。このデマルチプレクサ
の機能は、変調段の入力に付加される２進数値列
を、該数値列のビツトレートの半分に等しいビツ
トレートを有する２つの数値列に分割し、各２値
信号即ち伝達すべき信号の連続ビツトを２個ずつ
集めることによつて、決まつた周波数の信号を位
相変調するため変調器により４コードによる信号
表示を得ることである。一般に固定周波数信号は
変調器において相互にπ／２だけ位相のずれる２個 の搬送波を形成するようにπ／２だけ移相される。
は、デジタル無線送信機の入力側に変調器を先行
させることは公知である。このデマルチプレクサ
の機能は、変調段の入力に付加される２進数値列
を、該数値列のビツトレートの半分に等しいビツ
トレートを有する２つの数値列に分割し、各２値
信号即ち伝達すべき信号の連続ビツトを２個ずつ
集めることによつて、決まつた周波数の信号を位
相変調するため変調器により４コードによる信号
表示を得ることである。一般に固定周波数信号は
変調器において相互にπ／２だけ位相のずれる２個 の搬送波を形成するようにπ／２だけ移相される。
得られる搬送波は、２個のリング変調器の第１変
調入力にそれぞれ付加され、第２入力には、一方
では数値列の奇数オーダーのビツト（これらのビ
ツトの接続時間は数値列の記号の接続時間の２倍
に延長されている）が、他方では偶数オーダーの
ビツト（同じくこれらのビツトの持続時間も記号
の持続時間の２倍に延長されている）が与えられ
る。リング変調の出力は加算器の入力に付加さ
れ、加算器は偶数と奇数の２つのビツトが結合し
て生じ得る４状態の関数として、固定周波数信号
に対して（2k＋１）π／４だけ位相をずらした周波 数信号Ｆを発生する。
調入力にそれぞれ付加され、第２入力には、一方
では数値列の奇数オーダーのビツト（これらのビ
ツトの接続時間は数値列の記号の接続時間の２倍
に延長されている）が、他方では偶数オーダーの
ビツト（同じくこれらのビツトの持続時間も記号
の持続時間の２倍に延長されている）が与えられ
る。リング変調の出力は加算器の入力に付加さ
れ、加算器は偶数と奇数の２つのビツトが結合し
て生じ得る４状態の関数として、固定周波数信号
に対して（2k＋１）π／４だけ位相をずらした周波 数信号Ｆを発生する。
受信側では、メツセージの４変調位相が位相復
調器の助けをかりて再生される。位相復調器は受
信した位相変調信号と再生された搬送波との第１
の乗算と、受信位相変調信号とπ／２だけ位相をず らされた再生搬送波との第２の乗算とをおこな
う。乗算の結果、変調段の入力に付加された元の
２進数値列が再構成される。
調器の助けをかりて再生される。位相復調器は受
信した位相変調信号と再生された搬送波との第１
の乗算と、受信位相変調信号とπ／２だけ位相をず らされた再生搬送波との第２の乗算とをおこな
う。乗算の結果、変調段の入力に付加された元の
２進数値列が再構成される。
上述のタイプの符号器−復号器を固定の無線局
に使用することは困難ではない。しかし、移動中
継局を設ける場合には、伝達されたメツセージの
記号を再生するためにかなり複雑で費用のかかる
誤り防止装置を設けておく必要がある。何故なら
この場合特に中継局を働かせる際には、再生搬送
波位相に少なくとも90°即ちπ／２rdsの不確定が常 時、さらに変調段に先行する受信段で受信搬送波
の周波数を中間周波数に変換することによる180°
即ちπrdsの不確定がしばしば存在するからであ
る。この変換は実際の位相変調では、中間周波数
が、無線チヤネルにより伝送される搬送波周波数
より高い、あるいは低いヘテロダイン周波数を用
いて得られるか否かに従つて、変調波のスペクト
ルの反転を伴う。
に使用することは困難ではない。しかし、移動中
継局を設ける場合には、伝達されたメツセージの
記号を再生するためにかなり複雑で費用のかかる
誤り防止装置を設けておく必要がある。何故なら
この場合特に中継局を働かせる際には、再生搬送
波位相に少なくとも90°即ちπ／２rdsの不確定が常 時、さらに変調段に先行する受信段で受信搬送波
の周波数を中間周波数に変換することによる180°
即ちπrdsの不確定がしばしば存在するからであ
る。この変換は実際の位相変調では、中間周波数
が、無線チヤネルにより伝送される搬送波周波数
より高い、あるいは低いヘテロダイン周波数を用
いて得られるか否かに従つて、変調波のスペクト
ルの反転を伴う。
本発明はこれらの不都合を是正することを目的
とする。
とする。
即ち、本発明の目的は、受信側で得られた復調
信号が、再生搬送波の位相のずれにより、全て反
転してしまうような場合でも、送信側の２進数値
列からなる信号と同一の信号を得ることを可能に
することにある。
信号が、再生搬送波の位相のずれにより、全て反
転してしまうような場合でも、送信側の２進数値
列からなる信号と同一の信号を得ることを可能に
することにある。
このため、本発明は、４位相状態をもつ
“OQPSK”数値変調器−復調器のための２進数
値信号列（To）の符号化−復号化装置を対象と
しており、この装置は、ビツトレートＤの２進数
値列（To）が、同期化クロツクパルス（Ho）と
位相を合わせて変調器の第１及び第２入力に対し
それぞれビツトレートＤ／２の２つの数値列を供給 する符号器の入力に付加され、更に復調器の出力
側には２進数値列（To）をそのビツトレートＤ
と共に再生するため復号器が配置されており、符
号器が、 − 同期化クロツクパルスHoの周波数を、パル
ス（Ho）の２倍の周期を有する同期化パルス
（Ho／２）を供給するために二分割する回路と、 − 入力にビツトレートＤの数値列（To）のビ
ツトと、数値列（To）の各ビツトToと同期す
る同期化パルス（Ho／２）とが付加され、変調器 の第１入力に接続されている出力がビツトレー
トＤ／２の第１数値列の各ビツトXoを供給し、次 の論理式 Xo＝（T* o＋Ho／２）*Xo-1 が真である時（但し、 − T* oはｎ番目のビツトToの補数、 “＋”は演算子“論理和”、 （To＋Ho／２）*は関数（To＋Ho／２）の補数、 Xo-1は第１数値列の（ｎ−１）番目のビツト、 − 記号は演算子“排他的OR”を表わす）、
各ビツトXoに対し同じ２進値１又は０を与え
るための手段を含む第１論理回路と、 − 入力にビツトレートＤの数値列（To）のビ
ツトToが同様に付加され、変調器の第２入力
に接続されている出力が第２数値列の各ビツト
Yoを供給し、次の式 Yo＝ToXoXo-1Yo-1 が真である時（但し、 − Xo-1及びYo-1はビツトレートＤ／２の第１及び 第２数値列のｎ−１番目のビツトの状態をそれ
ぞれ表す）、各ビツトYoに対し同じ２進値１又
は０を与えるための手段を含む第２論理回路、
とを含んでおり、 復号器内に、復調器によつて復調されたビツト
Xo及びYoで形成される第１及び第２数値列から
ビツトレートＤの数値列（To）を復号器の出力
側に再生させるために、次の式 To＝XoXo-1YoYo-1 が真である時、再生された各ビツトToに対し同
じ２進値１又は０を与えるための手段を含む第３
論理回路とが備えられていることを特徴とする。
“OQPSK”数値変調器−復調器のための２進数
値信号列（To）の符号化−復号化装置を対象と
しており、この装置は、ビツトレートＤの２進数
値列（To）が、同期化クロツクパルス（Ho）と
位相を合わせて変調器の第１及び第２入力に対し
それぞれビツトレートＤ／２の２つの数値列を供給 する符号器の入力に付加され、更に復調器の出力
側には２進数値列（To）をそのビツトレートＤ
と共に再生するため復号器が配置されており、符
号器が、 − 同期化クロツクパルスHoの周波数を、パル
ス（Ho）の２倍の周期を有する同期化パルス
（Ho／２）を供給するために二分割する回路と、 − 入力にビツトレートＤの数値列（To）のビ
ツトと、数値列（To）の各ビツトToと同期す
る同期化パルス（Ho／２）とが付加され、変調器 の第１入力に接続されている出力がビツトレー
トＤ／２の第１数値列の各ビツトXoを供給し、次 の論理式 Xo＝（T* o＋Ho／２）*Xo-1 が真である時（但し、 − T* oはｎ番目のビツトToの補数、 “＋”は演算子“論理和”、 （To＋Ho／２）*は関数（To＋Ho／２）の補数、 Xo-1は第１数値列の（ｎ−１）番目のビツト、 − 記号は演算子“排他的OR”を表わす）、
各ビツトXoに対し同じ２進値１又は０を与え
るための手段を含む第１論理回路と、 − 入力にビツトレートＤの数値列（To）のビ
ツトToが同様に付加され、変調器の第２入力
に接続されている出力が第２数値列の各ビツト
Yoを供給し、次の式 Yo＝ToXoXo-1Yo-1 が真である時（但し、 − Xo-1及びYo-1はビツトレートＤ／２の第１及び 第２数値列のｎ−１番目のビツトの状態をそれ
ぞれ表す）、各ビツトYoに対し同じ２進値１又
は０を与えるための手段を含む第２論理回路、
とを含んでおり、 復号器内に、復調器によつて復調されたビツト
Xo及びYoで形成される第１及び第２数値列から
ビツトレートＤの数値列（To）を復号器の出力
側に再生させるために、次の式 To＝XoXo-1YoYo-1 が真である時、再生された各ビツトToに対し同
じ２進値１又は０を与えるための手段を含む第３
論理回路とが備えられていることを特徴とする。
本発明装置は、変調時に発生した、再生搬送波
の位相の不確定及び無線チヤネルによつて運ばれ
る搬送波より高い、あるいは低いヘテロダイン周
波数を用いて中間周波数を発生させるか否かに応
じて搬送波を使用中間周波数に変換するプロセス
によつてひき起こされる８つの位相のあいまいさ
が解消されるという利点を有する。
の位相の不確定及び無線チヤネルによつて運ばれ
る搬送波より高い、あるいは低いヘテロダイン周
波数を用いて中間周波数を発生させるか否かに応
じて搬送波を使用中間周波数に変換するプロセス
によつてひき起こされる８つの位相のあいまいさ
が解消されるという利点を有する。
従来の装置では、受信側の復調器から出力され
るビツト信号が再生搬送波に位相のずれにより誤
つて復調されると、即ち、「１」が「０」として、
「０」が「１」として復調されると、受信側で得
られる２進数値列は、送信側の２進数値列と全く
異つたものになる。
るビツト信号が再生搬送波に位相のずれにより誤
つて復調されると、即ち、「１」が「０」として、
「０」が「１」として復調されると、受信側で得
られる２進数値列は、送信側の２進数値列と全く
異つたものになる。
本発明の装置は、排他的OR演算“”では、
Ｕ及びＶを２値論理信号とすれば、ＵＶ＝
Ｖが常に成立するということを利用し、送信され
る信号Xo及びYoをそれぞれ他の信号との排他的
論理和の組み合せを用いて符号化したものとして
いるので、再生搬送波の位相のずれにより、復調
信号が反転するような場合でも復号器での復号に
より正しい信号が得られる。更に本発明装置は、
製造が簡単であり、且つ電力消費が少ないという
利点を有する。デマルチプレクス又はマルチプレ
クス機能と符号化又は復号化機能とを本発明符号
器−復号器に集約することによつて単純化が実現
された。本発明を変調器−復調器に用いることに
より、符号化−復号化装置と変調及び復調装置と
の間にインターフエースの数をかなり低減するこ
とができる。
Ｕ及びＶを２値論理信号とすれば、ＵＶ＝
Ｖが常に成立するということを利用し、送信され
る信号Xo及びYoをそれぞれ他の信号との排他的
論理和の組み合せを用いて符号化したものとして
いるので、再生搬送波の位相のずれにより、復調
信号が反転するような場合でも復号器での復号に
より正しい信号が得られる。更に本発明装置は、
製造が簡単であり、且つ電力消費が少ないという
利点を有する。デマルチプレクス又はマルチプレ
クス機能と符号化又は復号化機能とを本発明符号
器−復号器に集約することによつて単純化が実現
された。本発明を変調器−復調器に用いることに
より、符号化−復号化装置と変調及び復調装置と
の間にインターフエースの数をかなり低減するこ
とができる。
本発明のその他の特徴及び利点については、例
として示した添付図面を参照する以下の説明によ
つて理解されるであろう。
として示した添付図面を参照する以下の説明によ
つて理解されるであろう。
第１図に点線の矩形で囲まれた参照符号１で示
した本発明符号器は、符号器の入力に付加される
ビツトレートＤのデジタル信号の２進数値列
（To）を同期化するためのクロツクパルス（Ho）
を二分割する回路２と、反転増幅器４、NOR回
路５、排他的OR回路６、遅延回路７を含む第１
論理回路３と、排他的OR回路９、遅延回路１
０、排他的OR回路１１を含む第２論理回路８と
により構成される。符号器１により符号化される
デジタル信号２進数値列（To）は一方では反転
増幅器４の入力に、他方では排他的OR回路９の
第１入力に付加される。NORゲート５は、２つ
の入力を有し、その第１入力は反転増幅器４の出
力に接続し、第２入力は二分割回路２の出力に接
続する。２入力排他的ORゲート６は、その第１
入力がNOR回路５の出力に接続している。また、
排他的OR回路６の第２入力は、入力デジタル信
号２進数値列（To）のビツトの持続時間Ｑだけ
出力の状態が遅延する遅延回路７を介して排他的
OR回路６の出力に接続する。排他的OR回路６
の出力はデジタル信号の２進数値列（Yo）を生
成し、符号器１の第１出力を形成する。
した本発明符号器は、符号器の入力に付加される
ビツトレートＤのデジタル信号の２進数値列
（To）を同期化するためのクロツクパルス（Ho）
を二分割する回路２と、反転増幅器４、NOR回
路５、排他的OR回路６、遅延回路７を含む第１
論理回路３と、排他的OR回路９、遅延回路１
０、排他的OR回路１１を含む第２論理回路８と
により構成される。符号器１により符号化される
デジタル信号２進数値列（To）は一方では反転
増幅器４の入力に、他方では排他的OR回路９の
第１入力に付加される。NORゲート５は、２つ
の入力を有し、その第１入力は反転増幅器４の出
力に接続し、第２入力は二分割回路２の出力に接
続する。２入力排他的ORゲート６は、その第１
入力がNOR回路５の出力に接続している。また、
排他的OR回路６の第２入力は、入力デジタル信
号２進数値列（To）のビツトの持続時間Ｑだけ
出力の状態が遅延する遅延回路７を介して排他的
OR回路６の出力に接続する。排他的OR回路６
の出力はデジタル信号の２進数値列（Yo）を生
成し、符号器１の第１出力を形成する。
排他的ORゲート９は２つの入力を有し、第１
入力は符号化すべき信号のビツト列を受取り、第
２入力は遅延回路１０を介してゲート出力に接続
する。排他的ORゲート１１も同じく２つの入力
を有し、その第１入力は排他的OR回路９の出力
に、第２入力は第１論理回路３の排他的ORゲー
ト６の出力に接続する。排他的ORゲート１１の
出力は符号器１の第２出力を構成し、符号器１の
入力に付加されるビツト列Toのビツトレートの
半分に等しいＤ／２のビツトレートの第２の２進数 値列Xoを伝達する。
入力は符号化すべき信号のビツト列を受取り、第
２入力は遅延回路１０を介してゲート出力に接続
する。排他的ORゲート１１も同じく２つの入力
を有し、その第１入力は排他的OR回路９の出力
に、第２入力は第１論理回路３の排他的ORゲー
ト６の出力に接続する。排他的ORゲート１１の
出力は符号器１の第２出力を構成し、符号器１の
入力に付加されるビツト列Toのビツトレートの
半分に等しいＤ／２のビツトレートの第２の２進数 値列Xoを伝達する。
本発明復号器を第２図の点線の矩形で囲み符号
１２で示した。復号器１２は排他的OR回路１３
を含み、回路１３の出力は一方では排他的ORゲ
ート１４の第１入力に直接に接続し、他方では遅
延回路１５を介して排他的ORゲート１３の第２
入力に接続する。遅延回路１５の遅延時間は数値
列Toのビツトの持続時間Ｑに相当する。符号器
１の出力１２で得られる数値列（Xo）及び（Yo）
は、受信側復号器１２内で排他的OR回路１３の
第１及び第２入力にそれぞれ付加される。排他的
OR回路１４の出力は送信側符号器１の入力に付
加される数値列（To）を再生する。
１２で示した。復号器１２は排他的OR回路１３
を含み、回路１３の出力は一方では排他的ORゲ
ート１４の第１入力に直接に接続し、他方では遅
延回路１５を介して排他的ORゲート１３の第２
入力に接続する。遅延回路１５の遅延時間は数値
列Toのビツトの持続時間Ｑに相当する。符号器
１の出力１２で得られる数値列（Xo）及び（Yo）
は、受信側復号器１２内で排他的OR回路１３の
第１及び第２入力にそれぞれ付加される。排他的
OR回路１４の出力は送信側符号器１の入力に付
加される数値列（To）を再生する。
本発明符号器−復号器装置の機能を以下に第３
図及び第４図のタイミングダイアグラムを用いて
説明する。
図及び第４図のタイミングダイアグラムを用いて
説明する。
対３図のダイアグラムは、反転増幅器４及びゲ
ート９の入力に付加される２進数値列（To）に
対して符号器１の及ぼす作用を説明している。数
値列（To）のビツトは持続時間Ｑを有し、二分
割回路２及びNORゲート５の入力にそれぞれ付
加される同期化クロツク信号（Ho）及び（Ho／２） と位相を合わせて付与される。信号（Ao）及び
（Bo）はゲート９及び５の出力にそれぞれ得られ
る信号である。信号（Ao）又は（Bo）のビツト
Ao又はBoのそれぞれは、次の式 Ao＝Ao-1To 及び Bo＝（Ho／２＋T* o）* が真である時、２進値１又は０をとる。
ート９の入力に付加される２進数値列（To）に
対して符号器１の及ぼす作用を説明している。数
値列（To）のビツトは持続時間Ｑを有し、二分
割回路２及びNORゲート５の入力にそれぞれ付
加される同期化クロツク信号（Ho）及び（Ho／２） と位相を合わせて付与される。信号（Ao）及び
（Bo）はゲート９及び５の出力にそれぞれ得られ
る信号である。信号（Ao）又は（Bo）のビツト
Ao又はBoのそれぞれは、次の式 Ao＝Ao-1To 及び Bo＝（Ho／２＋T* o）* が真である時、２進値１又は０をとる。
（但しAo及びBoはクロツクの時点Hoにおける
ゲート９及び５の出力状態を示し、Ao-1はクロ
ツクの時点Ho-1におけるゲート９の出力状態を
示し、記号は演算子“排他的OR”を示し、記
号＊は演算子“補数”を示す。） 数値列（Xo）及び（Yo）のビツトXo及びYo
は、次の式 Xo＝Xo-1（H*／２＋T* o）*及び Yo＝AoXo が真である時、２進値１又は０をとる。
ゲート９及び５の出力状態を示し、Ao-1はクロ
ツクの時点Ho-1におけるゲート９の出力状態を
示し、記号は演算子“排他的OR”を示し、記
号＊は演算子“補数”を示す。） 数値列（Xo）及び（Yo）のビツトXo及びYo
は、次の式 Xo＝Xo-1（H*／２＋T* o）*及び Yo＝AoXo が真である時、２進値１又は０をとる。
第１図の符号器によつて符号化された数値列
（Xo）及び（Yo）に対して第２図の復号器１２が
与える作用を第２図に示す。図示の信号（Co）
は、数値列（Xo）及び（Yo）に加えられる演算
“排他的OR”に対応して排他的ORゲート１３か
ら出力される信号であり、各ビツトCoは、次の
式 Co＝XoYo が真である時、２進値１又は０となる。
（Xo）及び（Yo）に対して第２図の復号器１２が
与える作用を第２図に示す。図示の信号（Co）
は、数値列（Xo）及び（Yo）に加えられる演算
“排他的OR”に対応して排他的ORゲート１３か
ら出力される信号であり、各ビツトCoは、次の
式 Co＝XoYo が真である時、２進値１又は０となる。
図示の数値列（To）は、ビツトCo＝Co-1に加
えられる演算“排他的OR”から生じる排他的
ORゲート１４の出力に得られる信号であり、各
ビツトToは、次の式 To＝CoCo-1 が真である時、２進値１又は０をとる。
えられる演算“排他的OR”から生じる排他的
ORゲート１４の出力に得られる信号であり、各
ビツトToは、次の式 To＝CoCo-1 が真である時、２進値１又は０をとる。
第２図から分るように、ゲート１４から発する
信号（To）は符号器１の入力に与えられる数値
列（To）に良く一致する。これを、式を用いて
説明する。
信号（To）は符号器１の入力に与えられる数値
列（To）に良く一致する。これを、式を用いて
説明する。
第２図の回路において、
Co＝XoYo
Co-1＝Xo-1Yo-1
Co-1は、遅延回路１５の出力である。
排他的ORゲート１４の出力は、
CoCo-1＝XoYoXo-1Yo-1
である。
ここで第３頁に記載の式
Yo＝ToXoXo-1Yo-1を用いるとCoCo-1
＝Xo（ToXoXo-1Yo-1）Xo-1Yo-1 排他的論理和の一般的性質ＵＵ＝０を用いる
とCoCo-1＝XoXoXo-1Xo-1Yo-1Yo-1
To＝０００To＝０To＝To 以上により、CoCo-1が送信側のToに等しい
ことが分る。
＝Xo（ToXoXo-1Yo-1）Xo-1Yo-1 排他的論理和の一般的性質ＵＵ＝０を用いる
とCoCo-1＝XoXoXo-1Xo-1Yo-1Yo-1
To＝０００To＝０To＝To 以上により、CoCo-1が送信側のToに等しい
ことが分る。
本発明符号器−復号器をOQPSK変調チヤネル
に適用した例を第５図及び第６図に示す。第５図
は無線送信変調器を表す。数値列（Xo）及び
（Yo）を送出する本発明符号器１の出力はリング
変調器１６及び１７の第１入力に直接に接続し、
第２出力は発振器１９によつて励起される断続器
（カプラ）１８の同位相出力及び直角位相出力に
それぞれ接続する。変調器１６及び１７の出力は
加算回路２０の第１及び第２入力にそれぞれ接続
し、加算回路の出力は帯域フイルタ２１の入力に
接続する。帯域フイルタ２１は図示しない無線送
信機の入力段に変調された信号（MP）を伝達す
る。
に適用した例を第５図及び第６図に示す。第５図
は無線送信変調器を表す。数値列（Xo）及び
（Yo）を送出する本発明符号器１の出力はリング
変調器１６及び１７の第１入力に直接に接続し、
第２出力は発振器１９によつて励起される断続器
（カプラ）１８の同位相出力及び直角位相出力に
それぞれ接続する。変調器１６及び１７の出力は
加算回路２０の第１及び第２入力にそれぞれ接続
し、加算回路の出力は帯域フイルタ２１の入力に
接続する。帯域フイルタ２１は図示しない無線送
信機の入力段に変調された信号（MP）を伝達す
る。
受信側復調器を第６図に示す。第５図のフイル
タ２１から発生し、無線送信機の送信段を通過し
た位相変調信号は第６図の復調器に受信され、２
個の復調器２２，２３のそれぞれの第１入力に付
加される。復調器２２，２３は、電圧制御発振器
１２に駆動される断続器（カプラ）２４の同位相
出力及び直角位相出力によつて第２入力で励起さ
れる。復調器２２，２３は本発明復号器１２の各
入力に対し復調された数値列（Xo）及び（Yo）
を付加し、数値列（To）は復号器１２の出力に
再生される。
タ２１から発生し、無線送信機の送信段を通過し
た位相変調信号は第６図の復調器に受信され、２
個の復調器２２，２３のそれぞれの第１入力に付
加される。復調器２２，２３は、電圧制御発振器
１２に駆動される断続器（カプラ）２４の同位相
出力及び直角位相出力によつて第２入力で励起さ
れる。復調器２２，２３は本発明復号器１２の各
入力に対し復調された数値列（Xo）及び（Yo）
を付加し、数値列（To）は復号器１２の出力に
再生される。
本発明は以上説明した具体例に限定されない。
本発明は、上述の符号器１及び復号器１２の構
造及び機能面で等価の他の論理構造を用いた他の
変形例にも適用される。これらの構造は符号器１
及び復号器１２を構成する回路機能をもつ論理等
価物を検討することにより得られるであろう。
造及び機能面で等価の他の論理構造を用いた他の
変形例にも適用される。これらの構造は符号器１
及び復号器１２を構成する回路機能をもつ論理等
価物を検討することにより得られるであろう。
第１図及び第２図は本発明の符号化−復号化装
置の説明図、第３図は第１図の符号器の機能を示
すタイミングダイアグラム、第４図は第２図の復
号器の機能を示すタイミングダイアグラム、第５
図及び第６図は本発明符号化−復号化装置を４位
相変調器−復調器の構成に応用した例を示す説明
図である。 １……符号器、２……二分割回路、３……第１
論理回路、４……反転増幅器、５……NOR回路、
６，９，１１，１３，１４……排他的OR回路、
７，１０，１５……遅延回路、１２……復号器。
置の説明図、第３図は第１図の符号器の機能を示
すタイミングダイアグラム、第４図は第２図の復
号器の機能を示すタイミングダイアグラム、第５
図及び第６図は本発明符号化−復号化装置を４位
相変調器−復調器の構成に応用した例を示す説明
図である。 １……符号器、２……二分割回路、３……第１
論理回路、４……反転増幅器、５……NOR回路、
６，９，１１，１３，１４……排他的OR回路、
７，１０，１５……遅延回路、１２……復号器。
Claims (1)
- 【特許請求の範囲】 １ ４位相状態形、“OQPSK”デジタル変調器
−復調器のための２進数値信号列の符号化−復号
化装置であつて、ビツトレートＤの２進数値列
（To）が、同期化クロツクパルス（Ho）と位相を
合わせて変調器の第１及び第２入力に対しそれぞ
れビツトレートＤ／２の２つの数値列を供給する符 号器の入力に付加され、更に復調器の出力側には
２進数値列（To）をそのビツトレートＤと共に
再生するために復号器が配置されており、符号器
が、 − 同期化クロツクパルスHoの周波数を、パル
ス（Ho）の２倍の周期を有する同期化パルス
（Ho／２）を供給するために二分割する回路と、 − 入力にビツトレートＤの数値列（To）のビ
ツトと、数値列（To）の各ビツトToと同期す
る同期化パルス（Ho／２）とが付加され、変調器 の第１入力に接続されている出力がビツトレー
トＤ／２の第１数値列の各ビツトXoを供給し、次 の論理式 Xo＝（T* o＋Ho／２）*Xo-1 が真である時（但し、 − T* oはｎ番目のビツトToの補数、 −“＋”は演算子“論理和”、 （To＋Ho／２）*は関数（To＋Ho／２）の補数、 Xo-1は第１数値列の（ｎ−１）番目のビツト、 − 記号は演算子“排他的OR”を表わす）、
各ビツトXoに対し同じ２進値１又は０を与え
るための手段を含む第１論理回路と、 − 入力にビツトレートＤの数値列（To）のビ
ツトToが同様に付加され、変調器の第２入力
に接続されている出力が第２数値列の各ビツト
Yoを供給し、次の式 Yo＝ToXoXo-1Yo-1 が真である時（但し、 − Xo-1及びYo-1はビツトレートＤ／２の第１及び 第２数値列のｎ−１番目のビツトの状態をそれ
ぞれ表す）、各ビツトYoに対し同じ２進値１又
は０を与えるための手段を含む第２論理回路、
とを含んでおり、 復号器内に、復調器によつて復調されたビツト
Xo及びYoで形成される第１及び第２数値列から
ビツトレートＤの数値列（To）を復号器の出力
側に再生させるために、次の式 To＝XoXo-1YoYo-1 が真である時、再生された各ビツトToに対し同
じ２進値１又は０を与えるための手段を含む第３
論理回路とが備えられていることを特徴とする符
号化−復号化装置。 ２ 第１論理回路が、 − ビツトレートＤの数値列（To）の各ビツト
Toが入力に付加される反転回路と、 − ２つの入力を備え、第１入力が反転回路の第
１出力に接続し、第２入力が二分割回路の出力
に接続するNOR論理回路と、 − ２つの入力を備え、第１入力が前記NOR回
路の出力に接続し、第２入力が、入力数値信号
列（To）の１ビツトの時間の遅延状態を該第
２入力に伝達する遅延回路を介してその出力に
接続し、出力が第１論理回路の出力を構成する
第１の排他的OR回路と、 を含むことを特徴とする特許請求の範囲第１項に
記載の装置。 ３ 第２論理回路が、２つの入力を備え、ビツト
レートＤの数値列（To）の各ビツトToがその第
１入力に同様に付加される第２の排他的OR回路
を含んでおり、その第２入力は数値列（To）の
１ビツトToの時間の遅延状態を該第２入力に伝
達する遅延回路を介してその出力に接続し、該第
２論理回路が更に、２つの入力を備え、その第１
入力が前記２の排他的OR回路の出力に、第２入
力が第１論理回路の出力に接続する第３の排他的
OR回路を含んでいることを特徴とする特許請求
の範囲第２項に記載の装置。 ４ 復号器が、２つの入力を備え、その第１入力
が変調器により変調されたビツトXoの形成する
ビツトレートＤ／２の第１数値列を受取り、第２入 力が変調器により変調されたビツトYoの形成す
る第２数値列を受取る第４の排他的OR回路を含
んでおり、該復号器が更に、２つの入力を備え、
その第１入力が第４の排他的OR回路の出力に直
接に接続し、第２入力が入力数値列（To）の１
ビツトの時間の第４の排他的OR回路の遅延状態
を伝達する遅延回路を介して第４の排他的OR回
路の出力に接続する第５の排他的OR回路を含ん
でおり、第５の排他的OR回路の出力が復号器の
出力を構成することを特徴とする特許請求の範囲
第３項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8401466 | 1984-01-31 | ||
| FR8401466A FR2559006B1 (fr) | 1984-01-31 | 1984-01-31 | Dispositif de codage-decodage d'un train de signaux numeriques binaires pour modulateur-demodulateur numerique " oqpsk " a quatre etats de phase |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180359A JPS60180359A (ja) | 1985-09-14 |
| JPH0553346B2 true JPH0553346B2 (ja) | 1993-08-09 |
Family
ID=9300624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016356A Granted JPS60180359A (ja) | 1984-01-31 | 1985-01-30 | ４位相状態形“ｏｑｐｓｋ”デジタル変調器‐復調器のための２進数値信号列の符号化‐復号化装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4680775A (ja) |
| JP (1) | JPS60180359A (ja) |
| FR (1) | FR2559006B1 (ja) |
| GB (1) | GB2153637B (ja) |
| IT (1) | IT1182390B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736170A (en) * | 1987-05-08 | 1988-04-05 | Rca Corporation | Unbalanced quarternary PSK modulator using unbalanced quadrature coupler |
| DE3728020A1 (de) * | 1987-08-22 | 1989-03-02 | Spectrospin Ag | Verfahren zum vermindern des anteils an stoersignalen im ausgangssignal eines mischers und zur durchfuehrung des verfahrens ausgebildeter mischer |
| US4940954A (en) * | 1988-04-12 | 1990-07-10 | General Electric Company | Unbalanced quadrature PSK modulator-limiter |
| US5084903A (en) * | 1989-02-28 | 1992-01-28 | First Pacific Networks | Modulation and demodulation system employing AM-PSK and QPSK communication system using digital signals |
| US5025455A (en) * | 1989-11-30 | 1991-06-18 | The United States Of America As Represented By The Administer, National Aeronautics And Space Administration | Phase ambiguity resolution for offset QPSK modulation systems |
| US4968956A (en) * | 1989-12-04 | 1990-11-06 | Trw Inc. | Microwave phase modulator having a quadrature path with phase offset |
| US5381449A (en) * | 1990-06-12 | 1995-01-10 | Motorola, Inc. | Peak to average power ratio reduction methodology for QAM communications systems |
| FR2711464B1 (fr) * | 1993-10-19 | 1995-12-22 | Telediffusion Fse | Modulateur numérique à débit variable et son utilisation en radiodiffusion FM. |
| US6593827B2 (en) * | 2001-11-16 | 2003-07-15 | Lockheed Martin Corporation | Modulating array transmitter autocalibration method and system |
| US7301967B2 (en) * | 2002-12-13 | 2007-11-27 | The United States Of America As Represented By The Secretary Of The Air Foece | Method and apparatus for processing custom time division multiplexed signals |
| US7233632B1 (en) | 2003-08-21 | 2007-06-19 | L-3 Communications Corporation | Symbol timing correction for a phase modulated signal with mutually interfering symbols |
| US7263139B1 (en) | 2003-08-22 | 2007-08-28 | L-3 Communications Corporation | Phase correction for a phase modulated signal with mutually interfering symbols |
| KR101022239B1 (ko) | 2011-01-10 | 2011-03-16 | 삼성탈레스 주식회사 | Ｏｑｐｓｋ 변조 기법을 적용한 ｄｖｂ-ｒｃｓ 방식의 위성 단말 및 이를 이용한 송신 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3371279A (en) * | 1963-09-03 | 1968-02-27 | Automatic Elect Lab | Coherent recovery of phase-modulated dibits |
| US3522537A (en) * | 1966-07-25 | 1970-08-04 | Western Union Telegraph Co | Vestigial sideband transmission system having two channels in quadrature |
| JPS5250487B2 (ja) * | 1972-02-04 | 1977-12-24 | ||
| US3924186A (en) * | 1974-02-07 | 1975-12-02 | Ncr Co | Staggered quadriphase differential encoder and decoder |
| JPS537762B2 (ja) * | 1974-08-14 | 1978-03-22 | ||
| US4092491A (en) * | 1977-04-04 | 1978-05-30 | Bell Telephone Laboratories, Incorporated | Differential encoding and decoding scheme for digital transmission systems |
| US4267591A (en) * | 1979-04-17 | 1981-05-12 | Cincinnati Electronics Corporation | QPSK Suppressed carrier with rotating reference phase |
| FR2486741B1 (fr) * | 1980-07-11 | 1988-03-11 | Telecommunications Sa | Procede et dispositif pour lever l'ambiguite de phase dans une liaison a modulation de phase quadrivalente |
| US4530094A (en) * | 1982-09-28 | 1985-07-16 | Ael Microtel, Limited | Coding for odd error multiplication in digital systems with differential coding |
-
1984
- 1984-01-31 FR FR8401466A patent/FR2559006B1/fr not_active Expired
-
1985
- 1985-01-29 US US06/696,130 patent/US4680775A/en not_active Expired - Fee Related
- 1985-01-30 IT IT8567084A patent/IT1182390B/it active
- 1985-01-30 JP JP60016356A patent/JPS60180359A/ja active Granted
- 1985-01-30 GB GB08502293A patent/GB2153637B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| IT8567084A1 (it) | 1986-07-30 |
| US4680775A (en) | 1987-07-14 |
| JPS60180359A (ja) | 1985-09-14 |
| GB8502293D0 (en) | 1985-02-27 |
| FR2559006B1 (fr) | 1986-05-02 |
| GB2153637B (en) | 1987-05-28 |
| IT8567084A0 (it) | 1985-01-30 |
| GB2153637A (en) | 1985-08-21 |
| FR2559006A1 (fr) | 1985-08-02 |
| IT1182390B (it) | 1987-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3924186A (en) | Staggered quadriphase differential encoder and decoder | |
| JPH0553346B2 (ja) | ||
| US3128343A (en) | Data communication system | |
| CA1123957A (en) | Apparatus and method for generating a high-accuracy 7-level correlative signal | |
| US3984777A (en) | Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave | |
| US3601544A (en) | Baseband frequency multiplexing scheme | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| US3349182A (en) | Phase-modulated frequency division multiplex system | |
| JPS5845222B2 (ja) | フクシンカデ−タ モデム | |
| US4500856A (en) | Simplified minimum shift keying modulator | |
| JPS58131850A (ja) | デイジタル通信伝送装置 | |
| CA1132270A (en) | Digital multi-level multi-phase modulation communication system | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| GB1173607A (en) | Methods of Multiplexing Sampled Data and Apparatus Therefor. | |
| JPS60208132A (ja) | 暗号化兼解読方式 | |
| JPH0730601A (ja) | データ受信装置 | |
| CA2121195A1 (en) | Digital Signal Transmission Device for Improvement of Anti-Multipath Feature, a Method of the Same and Digital Signal Transmission Waveform | |
| JP2890936B2 (ja) | ワード同期方式 | |
| GB1511343A (en) | Asynchronous quadriphase communication system | |
| KR890000590B1 (ko) | 디지탈 무선통신 장치에 있어서의 송신장치 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| Mantakas et al. | Voice encryption in multichannel paths | |
| TW223212B (en) | Acquisition and tracking of independent quadrature modulated bitstreams | |
| JPH01305737A (ja) | 副信号伝送装置 | |
| JPS6151667A (ja) | Ｐｃｍオ−デイオサ−ビスシステム |