JPH0553141A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JPH0553141A
JPH0553141A JP21742691A JP21742691A JPH0553141A JP H0553141 A JPH0553141 A JP H0553141A JP 21742691 A JP21742691 A JP 21742691A JP 21742691 A JP21742691 A JP 21742691A JP H0553141 A JPH0553141 A JP H0553141A
Authority
JP
Japan
Prior art keywords
liquid crystal
thin film
display device
active matrix
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21742691A
Other languages
Japanese (ja)
Other versions
JP2509024B2 (en
Inventor
健一 ▲梁▼井
Kenichi Yanai
Tsutomu Tanaka
田中  勉
Tatsuya Kakehi
達也 筧
Hiroshi Ogata
公士 大形
Kenichi Oki
賢一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21742691A priority Critical patent/JP2509024B2/en
Priority to US07/916,361 priority patent/US5369512A/en
Priority to EP92306667A priority patent/EP0526076B1/en
Priority to DE69214053T priority patent/DE69214053D1/en
Priority to KR1019920013239A priority patent/KR960014824B1/en
Publication of JPH0553141A publication Critical patent/JPH0553141A/en
Application granted granted Critical
Publication of JP2509024B2 publication Critical patent/JP2509024B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To provide the active matrix type liquid crystal display device which compensates a DC voltage level shift by the compensation capacity of a small element area, and also, can suppress a crosstalk, can realize the manufacture yield at a low cost even in the case of a large screen, and moreover, can execute a beautiful full color display. CONSTITUTION:In the active matrix type liquid crystal display device of an opposed matrix format, plural scan bus lines 1, a thin film transistor 2, a display electrode 3, and a reference potential supply bus line 4 are formed on one of two pieces of substrates placed opposingly by interposing a liquid crystal between them, a gate of the thin film transistor 2, one of its source and drain, and the other are connected to the scan bus line 1, the display electrode 3, and the reference potential supply bus line 4, respectively, and in the other of two pieces of substrates, plural stripe-like data bus lines 5 opposed to the display electrode 3 are formed, and this device is constituted so as to add the compensation capacity 6 consisting of a ferroelectric thin film to each display electrode 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、各画素に対応した薄膜
トランジスタ(TFT)のスイチング作用により液晶セ
ルへの電圧書き込みと保持動作を行うアクティブマトリ
クス型液晶表示装置に関し、特に、対向マトリクス形式
のアクティブマトリクス型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device for writing and holding a voltage in a liquid crystal cell by a switching action of a thin film transistor (TFT) corresponding to each pixel. The present invention relates to a matrix type liquid crystal display device.

【0002】アクティブマトリクス型液晶表示装置は、
単純マトリクス型液晶表示装置と同様に薄型であるた
め、ラップトップ型パーソナルコンピュータやワードプ
ロセッサ, 或いは, ポータブルテレビ等の各種表示装置
として幅広く使用されている。すなわち、アクティブマ
トリクス型液晶表示装置は、画素対応に設けた薄膜トラ
ンジスタにより該各画素を独立的に駆動するものである
ため、表示容量の増大に伴ってライン数が増加した場合
でも、単純マトリクス型液晶表示装置のように、駆動デ
ューティの低下に基づくコントラストの低下や視野角の
減少の問題が生じない。そのため、アクティブマトリク
ス型液晶表示装置は、陰極線管(CRT)と同程度の品
質のカラー表示が可能となり、フラットディスプレイ装
置としての用途が拡がっている。
An active matrix type liquid crystal display device is
Since it is as thin as a simple matrix liquid crystal display device, it is widely used as various display devices for laptop personal computers, word processors, portable televisions and the like. That is, since the active matrix type liquid crystal display device drives each pixel independently by the thin film transistor provided corresponding to the pixel, even if the number of lines is increased as the display capacity is increased, the simple matrix type liquid crystal display device is used. Unlike the display device, there is no problem of a decrease in contrast and a decrease in viewing angle due to a decrease in drive duty. Therefore, the active matrix type liquid crystal display device is capable of color display with the same quality as that of a cathode ray tube (CRT), and its application as a flat display device is expanding.

【0003】しかし、アクティブマトリクス型液晶表示
装置は、画素対応にスイッチング素子として薄膜トラン
ジスタ等を設ける必要があるため、製造工程が複雑とな
り、大画面の表示装置を製造する場合には、大型の製造
装置を必要とする。さらに、製造設備費が高くなると共
に製造歩留りが低下することになり、アクティブマトリ
クス型液晶表示装置は非常に高価なものとなっている。
そのため、実用化されている現在のアクティブマトリク
ス型液晶表示装置は、比較的小さいものに限られてい
る。
However, in the active matrix type liquid crystal display device, it is necessary to provide a thin film transistor or the like as a switching element for each pixel, and therefore the manufacturing process becomes complicated, and when manufacturing a large screen display device, a large manufacturing device is required. Need. Further, the manufacturing equipment cost increases and the manufacturing yield decreases, so that the active matrix type liquid crystal display device becomes very expensive.
Therefore, the current active matrix type liquid crystal display device which has been put into practical use is limited to a relatively small one.

【0004】また、アクティブマトリクス型液晶表示装
置の構造の複雑さから生じる製造歩留りの低下等を改善
するために、スキャンバスラインとデータバスラインと
を別々の基板上に形成し、同一基板上におけるバスライ
ンの交差を無くした対向マトリクス形式のアクティブマ
トリクス型液晶表示装置が提案されており、より一層の
表示品質の向上が要望されている。
Further, in order to improve the reduction in manufacturing yield caused by the complexity of the structure of the active matrix type liquid crystal display device, the scan bus lines and the data bus lines are formed on different substrates, and the scan bus lines and the data bus lines are formed on the same substrate. There has been proposed an active matrix type liquid crystal display device of an opposed matrix type which eliminates the intersection of bus lines, and further improvement in display quality has been demanded.

【0005】[0005]

【従来の技術】従来、同一の基板上にスキャンバスライ
ンとデータバスラインとを直交するようにして形成し、
その交点に薄膜トランジスタを介して表示電極を接続し
た構成を有するアクティブマトリクス型液晶表示装置が
提供されている。しかし、このようなアクティブマトリ
クス型液晶表示装置は、同一基板上にスキャンバスライ
ンとデータバスラインとが交差して形成されるため、該
交差個所において絶縁不良や短絡等が生じたり、また、
交差個所の段差によって上層のバスラインに断線が生じ
る場合がある。さらに、下層のバスラインおよび絶縁体
層を厚く形成するにも限度があるため、下層のバスライ
ンの抵抗を小さくすることが容易ではなく、また、絶縁
体層を厚く形成できないため、交差個所における短絡を
完全に防止することは困難であった。
2. Description of the Related Art Conventionally, scan bus lines and data bus lines are formed on the same substrate so as to be orthogonal to each other,
There is provided an active matrix liquid crystal display device having a structure in which display electrodes are connected to the intersections via thin film transistors. However, in such an active matrix type liquid crystal display device, since scan bus lines and data bus lines are formed on the same substrate so as to intersect with each other, insulation failure, short circuit or the like may occur at the intersecting points, or
There may be a break in the upper bus line due to the step at the intersection. Further, since there is a limit to the formation of the lower bus line and the insulating layer thick, it is not easy to reduce the resistance of the lower bus line, and since the insulating layer cannot be formed thick, it is possible to avoid It was difficult to prevent short circuits completely.

【0006】そこで、スキャンバスラインおよびデータ
バスラインを、液晶を介在して対向配置した一方と他方
のガラス等の基板上に形成した対向マトリクス形式のア
クティブマトリクス型液晶表示装置が提案されている。
図9は従来の対向マトリクス形式のアクティブマトリク
ス型液晶表示装置のパネル部分を示す分解斜視図であ
り、図10は図9に示すアクティブマトリクス型液晶表
示装置の等価回路を示す図である。
Therefore, there has been proposed an active matrix type liquid crystal display device of the opposed matrix type in which the scan bus lines and the data bus lines are formed on one substrate and the other substrate made of glass or the like, which are opposed to each other with a liquid crystal interposed therebetween.
9 is an exploded perspective view showing a panel portion of a conventional opposed matrix type active matrix type liquid crystal display device, and FIG. 10 is a diagram showing an equivalent circuit of the active matrix type liquid crystal display device shown in FIG.

【0007】図9に示されるように、対向マトリクス形
式のアクティブマトリクス型液晶表示装置は、液晶(図
示しない)を挟むようにして一方のガラス基板89と他方
のガラス基板80とを対向させたもので、該一方のガラス
基板(TFT基板)89 上には、スキャンバスライン81,
薄膜トランジスタ83, 液晶セル84を構成する表示電極84
a,および, 基準電位供給バスライン88(図10ではアー
スとして示す)が形成され、該他方のガラス基板(対向
基板)80 上には、ストライプ状のデータバスライン82が
形成されている。ここで、ストライプ状のデータバスラ
イン82と表示電極84a との間には液晶が封入され、これ
により液晶セル84が構成される。この液晶セル84は、デ
ータバスライン82と薄膜トランジスタ83のドレイン(ま
たは、ソース)86との間に接続され、薄膜トランジスタ
83のゲート85はスキャンバスライン81に接続され、そし
て、薄膜トランジスタ83のソース(または、ドレイン)
87は基準電位供給バスライン88に接続される。
As shown in FIG. 9, an opposed matrix type active matrix liquid crystal display device is one in which one glass substrate 89 and the other glass substrate 80 are opposed to each other with a liquid crystal (not shown) interposed therebetween. On the one glass substrate (TFT substrate) 89, the scan bus line 81,
Thin film transistor 83, display electrode 84 constituting liquid crystal cell 84
a and a reference potential supply bus line 88 (shown as ground in FIG. 10) are formed, and a striped data bus line 82 is formed on the other glass substrate (counter substrate) 80. Here, a liquid crystal is sealed between the stripe-shaped data bus line 82 and the display electrode 84a, whereby a liquid crystal cell 84 is formed. The liquid crystal cell 84 is connected between the data bus line 82 and the drain (or source) 86 of the thin film transistor 83,
The gate 85 of 83 is connected to the scan bus line 81, and the source (or drain) of the thin film transistor 83.
87 is connected to the reference potential supply bus line 88.

【0008】上述した構成により、データバスライン82
とスキャンバスライン81とは液晶を介して直交配置され
ることになるが、同一基板上で交差するものではないた
め、交差個所に絶縁体層を形成する必要がなくなり構成
を簡単にすることができる。さらに、データバスライン
82とスキャンバスライン81との間で短絡が生じることが
ないため、同一の基板上にスキャンバスラインとデータ
バスラインとを直交して形成し該各交点に薄膜トランジ
スタを介して表示電極を接続した構成を有する従来の一
般形式のアクティブマトリクス型液晶表示装置に比較し
て、表示欠陥を減少して製造歩留りを向上させることが
できる。
With the above structure, the data bus line 82
The scan bus line 81 and the scan bus line 81 are arranged orthogonally through the liquid crystal, but since they do not intersect on the same substrate, it is not necessary to form an insulating layer at the intersection, and the configuration can be simplified. it can. In addition, the data bus line
Since a short circuit does not occur between the 82 and the scan bus line 81, the scan bus line and the data bus line are formed orthogonally on the same substrate, and the display electrode is connected to each intersection through the thin film transistor. It is possible to reduce display defects and improve the manufacturing yield, as compared with the conventional general type active matrix type liquid crystal display device having the configuration.

【0009】ところで、従来の一般形式のアクティブマ
トリクス型液晶表示装置に比較して、対向マトリクス形
式のアクティブマトリクス型液晶表示装置はクロストー
クが大きくなることが知られている。すなわち、対向マ
トリクス形式のアクティブマトリクス型液晶表示装置に
おいては、薄膜トランジスタがオフ状態であっても、デ
ータバスラインに順次印加されるデータ電圧が液晶セル
に対して並列的な静電容量(薄膜トランジスタのゲート
が接続されているスキャンバスラインと液晶セルを構成
する表示電極との間の静電容量、および、該表示電極と
データバスラインとの間, または,該表示電極と基準電
位供給バスラインとの間, すなわち, 薄膜トランジスタ
のソース・ドレイン間における静電容量)を介して印加
されることになるため、他のセルに対するデータ電圧に
よって液晶セル電圧が変動し、その結果、表示品質が低
下するという欠点があった。
By the way, it is known that the crosstalk is larger in the counter matrix type active matrix type liquid crystal display device than in the conventional general type active matrix type liquid crystal display device. That is, in the opposed matrix type active matrix liquid crystal display device, even when the thin film transistor is in an off state, the data voltage sequentially applied to the data bus line is parallel to the liquid crystal cell (the thin film transistor gate capacitance). Between the scan bus line connected to the display electrode and the display electrode forming the liquid crystal cell, and between the display electrode and the data bus line, or between the display electrode and the reference potential supply bus line. Voltage, that is, the capacitance between the source and drain of the thin film transistor), the liquid crystal cell voltage fluctuates due to the data voltage for other cells, and as a result, the display quality deteriorates. was there.

【0010】また、従来の一般形式のアクティブマトリ
クス型液晶表示装置は、蓄積容量を付加して容量結合比
を小さくすることが可能であるが、対向マトリクス形式
のアクティブマトリクス型液晶表示装置は、このような
蓄積容量を付加することができないため、容量結合比を
小さくすることは困難である。さらに、蓄積容量を付加
することが困難であることから、薄膜トランジスタ(83)
のゲート(85)に接続されたスキャンバスライン(81)を選
択した直後の直流電圧レベルシフトのために残像現象が
大きくなる欠点があり、特に、静止画像の場合には焼き
付き現象が生じて表示品質が低下することにもなってい
る。
Further, the conventional general type active matrix type liquid crystal display device can add a storage capacitor to reduce the capacitive coupling ratio, but the opposed matrix type active matrix type liquid crystal display device has this capacity. Since it is not possible to add such a storage capacitance, it is difficult to reduce the capacitive coupling ratio. Furthermore, since it is difficult to add storage capacitance, the thin film transistor (83)
There is a drawback that the afterimage phenomenon becomes large due to the DC voltage level shift immediately after selecting the scan bus line (81) connected to the gate (85) of It is also supposed to reduce the quality.

【0011】そこで、本発明者達は、クロストークを低
減し、且つ、直流電圧レベルシフト(DCレベルシフ
ト)を補償して表示品質を改善することの可能なアクテ
ィブマトリクス型液晶表示装置を提案した(特願平2−
218966号:図11参照)。
Therefore, the present inventors have proposed an active matrix type liquid crystal display device capable of reducing crosstalk and compensating for a DC voltage level shift (DC level shift) to improve display quality. (Patent application 2-
218966: see FIG. 11).

【0012】[0012]

【発明が解決しようとする課題】図11は関連技術とし
てのアクティブマトリクス型液晶表示装置の一例を示す
図である。図11に示されるように、特願平2−218966
号で提案したアクティブマトリクス型液晶表示装置に
は、高い製造歩留まりと残像のない美しい表示を実現で
きる方式として、残像の原因となる直流電圧レベルシフ
トを補償するために補償用薄膜トランジスタ(TFT)
が設けられている。すなわち、液晶を介在して対向配置
した2枚の基板の一方(TFT基板89)には、複数のス
キャンバスライン11',12',薄膜トランジスタ21,22,表示
電極3, および, 基準電位供給バスライン4が形成さ
れ、また、2枚の基板の他方(対向基板80)には、表示
電極3と対向するストライプ状の複数のデータバスライ
ン5が形成されている。ここで、スキャンバスライン1
1' および12' は、基準電位供給バスライン4の両側に
平行に設けられている。
FIG. 11 is a diagram showing an example of an active matrix type liquid crystal display device as a related technique. As shown in FIG. 11, Japanese Patent Application No. 2-218966
In the active matrix type liquid crystal display device proposed in No. 1, a thin film transistor (TFT) for compensation is used as a method capable of realizing a high manufacturing yield and a beautiful display without an afterimage in order to compensate for a DC voltage level shift that causes an afterimage.
Is provided. That is, one of the two substrates (TFT substrate 89) arranged to face each other with the liquid crystal interposed therebetween has a plurality of scan bus lines 11 ', 12', thin film transistors 21, 22, display electrodes 3, and a reference potential supply bus. Lines 4 are formed, and a plurality of stripe-shaped data bus lines 5 facing the display electrodes 3 are formed on the other of the two substrates (counter substrate 80). Where scan bus line 1
1'and 12 'are provided in parallel on both sides of the reference potential supply bus line 4.

【0013】薄膜トランジスタ21は、所定の液晶セルを
選択駆動するためのものであり、また、薄膜トランジス
タ22は、直流電圧レベルシフトを補償するためのもので
ある。すなわち、薄膜トランジスタ21のゲートは、スキ
ャンバスライン11'(Si ) に接続され、薄膜トランジス
タ22のゲートは、該薄膜トランジスタ21のゲートが接続
されたスキャンバスライン11'(Si ) の1つ上のライン
を駆動するためのスキャンバスライン12'(Si-1) に接
続されている。さらに、薄膜トランジスタ21,22 のドレ
イン(または、ソース)は表示電極3(液晶セルPi )
に接続され、また、薄膜トランジスタ21,22 のソース
(または、ドレイン)は基準電位供給バスライン4に接
続されている。そして、薄膜トランジスタ22により、薄
膜トランジスタ21のゲート選択終了時に生ずる表示電極
電位の変動を補償するようになっており、スキャンバス
ラインの駆動波形をアドレス用のパルスと補償用のパル
スとで構成することにより動作させるようになってい
る。このような構成をとることにより、TFT基板にバ
スラインの交差がないため高い歩留まりが、直流電圧レ
ベルシフトの補償がないため残像のない美しい表示が実
現できるようになっている。
The thin film transistor 21 is for selectively driving a predetermined liquid crystal cell, and the thin film transistor 22 is for compensating a DC voltage level shift. That is, the gate of the thin film transistor 21 'is connected to the (S i), the gate of the thin film transistor 22, scan bus line 11 gates are connected to the thin film transistor 21' scan bus lines 11 on one of the (S i) It is connected to the scan bus line 12 '(S i-1 ) for driving the line. Further, the drains (or sources) of the thin film transistors 21 and 22 are connected to the display electrode 3 (liquid crystal cell P i ).
And the sources (or drains) of the thin film transistors 21 and 22 are connected to the reference potential supply bus line 4. Then, the thin film transistor 22 is adapted to compensate for the fluctuation of the display electrode potential that occurs at the end of the gate selection of the thin film transistor 21, and by configuring the drive waveform of the scan bus line with an address pulse and a compensation pulse. It is designed to work. With such a structure, it is possible to realize a high display because there is no intersection of bus lines on the TFT substrate, and a beautiful display without afterimage because there is no compensation for the DC voltage level shift.

【0014】図12は図11に示すアクティブマトリク
ス型液晶表示装置の等価回路を示す図である。同図に示
されるように、通常アドレス用として機能するTFT
(薄膜トランジスタ21)に関する容量をCGS A , 直流電
圧レベルシフト補償用として機能するTFT(薄膜トラ
ンジスタ22)に関する容量をCGS C とすると、補償電圧
C は、 VC =(CGS A *VA ) /CGS C と表される。
FIG. 12 is a diagram showing an equivalent circuit of the active matrix type liquid crystal display device shown in FIG. As shown in the figure, a TFT that functions as a normal address
Assuming that the capacitance related to (thin film transistor 21) is C GS A and the capacitance related to the TFT (thin film transistor 22) that functions for DC voltage level shift compensation is C GS C , the compensation voltage V C is V C = (C GS A * V A ) / C GS C

【0015】対向マトリクスでは、TFTがオフ状態の
蓄積期間中に他の表示セルにデータが書き込まれること
によるクロストークの大きさは、結合定数α α=(CGS C +CGS A +CRS)/(CLC+CGS C +CGS A +CRS) に比例することになる。このため、補償用電圧の低電圧
化のため補償用容量を大きくすると、これに伴いクロス
トークが大きくなり、美しいフルカラー表示が実現でき
なくなるという問題が生じることになる。
In the counter matrix, the magnitude of crosstalk due to data being written in another display cell during the accumulation period in which the TFT is in the OFF state is determined by the coupling constant α α = (C GS C + C GS A + C RS ) / It will be proportional to (C LC + C GS C + C GS A + C RS ). For this reason, when the compensation capacitance is increased to reduce the compensation voltage, crosstalk increases accordingly, which causes a problem that a beautiful full-color display cannot be realized.

【0016】本発明は、上述した従来のアクティブマト
リクス型液晶表示装置が有する課題に鑑み、小さい素子
面積の補償容量により直流電圧レベルシフトを補償する
と共にクロストークの抑制を可能とし、大画面でも低コ
ストで高い製造歩留まりを実現でき、しかも、美しいフ
ルカラー表示が可能なアクティブマトリクス型液晶表示
装置を提供することを目的とする。
In view of the problems of the above-described conventional active matrix type liquid crystal display device, the present invention can compensate the DC voltage level shift by the compensation capacitance of a small element area and suppress the crosstalk, and can reduce the crosstalk even in a large screen. It is an object of the present invention to provide an active matrix type liquid crystal display device which can realize a high manufacturing yield at a cost and can perform beautiful full color display.

【0017】[0017]

【課題を解決するための手段】図1は本発明に係るアク
ティブマトリクス型液晶表示装置の原理を示す図であ
る。図1(a) に示されるように、本発明によれば、液晶
を介在して対向配置した2枚の基板の一方に、複数のス
キャンバスライン1, 薄膜トランジスタ2, 表示電極
3, および, 基準電位供給バスライン4が形成され、前
記薄膜トランジスタ2のゲートが前記スキャンバスライ
ン1に、ソースおよびドレインの何れか一方が前記表示
電極3に、他方が前記基準電位供給バスライン4にそれ
ぞれ接続され、前記2枚の基板の他方に、前記表示電極
3と対向するストライプ状の複数のデータバスライン5
が形成された対向マトリクス形式のアクティブマトリク
ス型液晶表示装置であって、前記各表示電極3に対して
強誘電薄膜からなる補償容量6を付加するようにしたこ
とを特徴とするアクティブマトリクス型液晶表示装置が
提供される。ここで、補償容量(6)は、前記薄膜トラ
ンジスタのゲート選択終了時或いは終了直後に、該補償
容量の強誘電薄膜における自発分極を反転させることに
より、該薄膜トランジスタのゲート選択終了時に生じる
前記表示電極の電位の変動を補償するようになってい
る。
FIG. 1 is a diagram showing the principle of an active matrix type liquid crystal display device according to the present invention. As shown in FIG. 1 (a), according to the present invention, a plurality of scan bus lines 1, thin film transistors 2, display electrodes 3, and a reference electrode are provided on one of two substrates which are opposed to each other with a liquid crystal interposed therebetween. A potential supply bus line 4 is formed, a gate of the thin film transistor 2 is connected to the scan bus line 1, one of a source and a drain is connected to the display electrode 3, and the other is connected to the reference potential supply bus line 4, respectively. A plurality of stripe-shaped data bus lines 5 facing the display electrodes 3 are provided on the other of the two substrates.
And a compensation capacitor 6 made of a ferroelectric thin film is added to each display electrode 3 in the opposed matrix type active matrix liquid crystal display device. A device is provided. Here, the compensation capacitance (6) is generated at the end of gate selection of the thin film transistor by inverting the spontaneous polarization in the ferroelectric thin film of the compensation capacitance at or immediately after the completion of gate selection of the thin film transistor. It is designed to compensate for potential fluctuations.

【0018】[0018]

【作用】本発明のアクティブマトリクス型液晶表示装置
によれば、各表示電極3に対して設けられた補償容量6
により、薄膜トランジスタ2のゲート選択終了時に生ず
る表示電極電位の変動が補償されるようになっている。
この補償容量6は、薄膜トランジスタ2のゲート選択終
了時或いは終了直後に、該補償容量6の強誘電薄膜にお
ける自発分極を反転させることにより、薄膜トランジス
タ2のゲート選択終了時に生じる前記表示電極の電位の
変動を補償するようになっている。
According to the active matrix type liquid crystal display device of the present invention, the compensation capacitor 6 provided for each display electrode 3 is provided.
As a result, the fluctuation of the display electrode potential that occurs when the gate selection of the thin film transistor 2 is completed is compensated.
The compensation capacitor 6 inverts the spontaneous polarization in the ferroelectric thin film of the compensation capacitor 6 at the end of the gate selection of the thin film transistor 2 or immediately after the completion of the gate selection, so that the potential of the display electrode fluctuates at the end of the gate selection of the thin film transistor 2. To compensate.

【0019】すなわち、本発明のアクティブマトリクス
型液晶表示装置によれば、各表示電極3に強誘電薄膜か
らなる補償容量6を付加し、該強誘電薄膜の自発分極を
反転することにより直流電圧レベルシフトの補償が行わ
れる。ここで、強誘電薄膜の自発分極の単位面積あたり
の自発分極の大きさをPS とすると、自発分極の反転に
より誘起される電荷量は2PS Sとなる(ここで、Sは
補償容量6の面積)。また、ゲート選択終了時に生じる
直流電圧レベルシフトは、−CGS A *VA の電荷が実効
的に表示電極に誘起されることにより生じるので、 2PS S=CGS A *VA が成立するように補償容量6を設計すれば、直流電圧レ
ベルシフトの補償を行うことができる。ここで、強誘電
薄膜(強誘電体)において、自発分極により誘起される
電荷量は大きいため、小さな素子面積により直流電圧レ
ベルシフトの補償を行うことができる。
That is, according to the active matrix type liquid crystal display device of the present invention, a compensation capacitor 6 made of a ferroelectric thin film is added to each display electrode 3, and the spontaneous polarization of the ferroelectric thin film is inverted to thereby obtain a DC voltage level. Shift compensation is performed. Here, when the magnitude of the spontaneous polarization per unit area of the spontaneous polarization of the ferroelectric thin film is P S , the amount of charge induced by the inversion of the spontaneous polarization is 2P S S (where S is the compensation capacitance 6 Area). Further, the DC voltage level shift that occurs at the end of gate selection is caused by effectively inducing the charge of −C GS A * V A in the display electrode, so that 2P S S = C GS A * V A is established. By designing the compensation capacitor 6 as described above, the DC voltage level shift can be compensated. Here, in the ferroelectric thin film (ferroelectric material), the amount of electric charge induced by spontaneous polarization is large, so that it is possible to compensate the DC voltage level shift with a small element area.

【0020】さらに、薄膜トランジスタ2のゲートが選
択されていない蓄積期間中において、補償容量6の容量
は、通常の常誘電体と同様に電圧変動に対して電荷を誘
起するが、この電荷量は補償容量6の素子面積を小さく
形成することができるため、従来方式の補償素子である
通常容量の場合に比べて、遥かに小さくすることが可能
であり、クロストークを低減することができる。
Further, during the storage period in which the gate of the thin film transistor 2 is not selected, the capacitance of the compensation capacitance 6 induces a charge with respect to voltage fluctuation like a normal paraelectric material, but this charge amount is compensated. Since the element area of the capacitor 6 can be made small, it can be made much smaller than in the case of a normal capacitor which is a conventional compensating element, and crosstalk can be reduced.

【0021】そして、本発明のアクティブマトリクス型
液晶表示装置によれば、次のフレームでも同様に補償が
行われるため、自発分極の向きを元の状態にリセットし
ておくことが必要になるが、このリセット動作は、図1
(c) に示されるように、該当する薄膜トランジスタ2が
選択される直前に補償動作時とは反対方向のパルスを加
えることにより行われる。このように、薄膜トランジス
タ2が選択される直前にリセットを行えば、該リセット
動作により生じる補償容量6の強誘電薄膜における自発
分極の変動は、液晶に印加される実効電圧に対して殆ど
影響を与えないことになる。
Further, according to the active matrix type liquid crystal display device of the present invention, since compensation is similarly performed in the next frame, it is necessary to reset the direction of spontaneous polarization to the original state. This reset operation is shown in FIG.
As shown in (c), this is performed by applying a pulse in the direction opposite to that in the compensation operation immediately before the corresponding thin film transistor 2 is selected. Thus, if the thin film transistor 2 is reset just before being selected, the fluctuation of the spontaneous polarization in the ferroelectric thin film of the compensation capacitor 6 caused by the reset operation has almost no effect on the effective voltage applied to the liquid crystal. There will be no.

【0022】以上のように、本発明のアクティブマトリ
クス型液晶表示装置によれば、各表示電極に強誘電薄膜
からなる補償容量を付加し、該強誘電薄膜の自発分極を
反転して直流電圧レベルシフトの補償を行うことによっ
て、該補償容量の値を直流電圧レベルシフトの補償動作
期間には大きく、それ以外の期間(アドレス用の薄膜ト
ランジスタのゲートが選択されていない蓄積期間)には
小さくするようになっている。このように、本発明のア
クティブマトリクス型液晶表示装置においては、直流小
さい素子面積の補償容量により直流電圧レベルシフトを
補償すると共にクロストークの抑制を可能とし、大画面
でも低コストで高い製造歩留まりを実現でき、しかも、
美しいフルカラー表示が可能なアクティブマトリクス型
液晶表示装置を提供することができる。
As described above, according to the active matrix type liquid crystal display device of the present invention, a compensation capacitor made of a ferroelectric thin film is added to each display electrode, the spontaneous polarization of the ferroelectric thin film is inverted, and a DC voltage level is obtained. By performing shift compensation, the value of the compensation capacitance is made large during the compensation operation period of the DC voltage level shift and is made small during the other period (accumulation period when the gate of the thin film transistor for address is not selected). It has become. As described above, in the active matrix type liquid crystal display device of the present invention, it is possible to compensate the DC voltage level shift and suppress the crosstalk by the compensation capacitor having a small DC element area, and to achieve a high manufacturing yield at a low cost even on a large screen. It ’s possible, and yet
It is possible to provide an active matrix type liquid crystal display device capable of beautiful full color display.

【0023】[0023]

【実施例】以下、図面を参照して本発明に係るアクティ
ブマトリクス型液晶表示装置の実施例を説明する。図2
は本発明のアクティブマトリクス型液晶表示装置の基本
的な構成例を示す図であり、対向マトリクス形式のアク
ティブマトリクス型液晶表示装置の一方の基板上のパタ
ーンを示すものである。
Embodiments of the active matrix type liquid crystal display device according to the present invention will be described below with reference to the drawings. Figure 2
FIG. 3 is a diagram showing a basic configuration example of an active matrix type liquid crystal display device of the present invention, showing a pattern on one substrate of an opposed matrix type active matrix type liquid crystal display device.

【0024】図2に示されるように、本実施例のアクテ
ィブマトリクス型液晶表示装置において、液晶を介在し
て対向配置された2枚の基板の一方(図9中のTFT基
板89)には、複数のスキャンバスライン11,12,薄膜トラ
ンジスタ2, 表示電極3, 基準電位供給バスライン4,
および, 補償容量6が形成されている。また、2枚の基
板の他方(図9中の対向基板80)には、表示電極3と対
向するストライプ状の複数のデータバスライン5が形成
されている。ここで、スキャンバスライン11および12
は、基準電位供給バスライン4の両側に平行に設けられ
ている。また、基準電位供給バスライン4は、全てに共
通接続されており、例えば、1 水平走査期間毎に異なる
二つのレベルの何れかに切り替えられるようになってい
る。
As shown in FIG. 2, in the active matrix type liquid crystal display device of this embodiment, one of the two substrates (TFT substrate 89 in FIG. 9) which are opposed to each other with the liquid crystal interposed therebetween is A plurality of scan bus lines 11 and 12, a thin film transistor 2, a display electrode 3, a reference potential supply bus line 4,
And the compensation capacitance 6 is formed. A plurality of stripe-shaped data bus lines 5 facing the display electrodes 3 are formed on the other of the two substrates (counter substrate 80 in FIG. 9). Where scan bus lines 11 and 12
Are provided in parallel on both sides of the reference potential supply bus line 4. Further, the reference potential supply bus line 4 is commonly connected to all, and can be switched to one of two different levels for each horizontal scanning period, for example.

【0025】薄膜トランジスタ2は、所定の液晶セルを
選択駆動するためのものであり、また、補償容量6は、
直流電圧レベルシフトを補償するためのものである。す
なわち、薄膜トランジスタ2のゲートは、スキャンバス
ライン11(Si ) に接続され、補償容量6の一方の端子
は、該薄膜トランジスタ2のゲートが接続されたスキャ
ンバスライン11 (Si )の1つ上のラインを駆動するた
めのスキャンバスライン12 (Si-1)に接続されている。
さらに、薄膜トランジスタ2のドレイン(または、ソー
ス)は表示電極3(液晶セルPi ) に接続され、また、
薄膜トランジスタ2のソース(または、ドレイン)は基
準電位供給バスライン4に接続されている。そして、補
償容量6の他方の端子は、表示電極3(液晶セルPi )
に接続されている。ここで、補償容量6は、2つの電極
で強誘電薄膜を挟むようにして形成されている。
The thin film transistor 2 is for selectively driving a predetermined liquid crystal cell, and the compensation capacitor 6 is
This is for compensating for the DC voltage level shift. That is, the gate of the thin film transistor 2 is connected to the scan bus line 11 (S i ), and one terminal of the compensation capacitor 6 is located above the scan bus line 11 (S i ) to which the gate of the thin film transistor 2 is connected. Is connected to the scan bus line 12 (S i-1 ) for driving the line.
Further, the drain (or source) of the thin film transistor 2 is connected to the display electrode 3 (liquid crystal cell P i ), and
The source (or drain) of the thin film transistor 2 is connected to the reference potential supply bus line 4. The other terminal of the compensation capacitor 6 is connected to the display electrode 3 (liquid crystal cell P i ).
It is connected to the. Here, the compensation capacitor 6 is formed such that the ferroelectric thin film is sandwiched by two electrodes.

【0026】図3は図2に示すアクティブマトリクス型
液晶表示装置におけるタイミング図であり、i−1列の
液晶セルPi-1 を駆動するためのスキャンバスラインS
i-1(液晶セルPi の表示電極3に接続される補償容量6
の一方の端子が接続されるスキャンバスライン12)の電
圧波形、および、i列の液晶セルPi を駆動するための
スキャンバスラインSi ( 液晶セルPi の表示電極3に
接続される薄膜トランジスタ2のゲートが接続されるス
キャンバスライン11) の電圧波形を示すものである。ま
た、図4は本発明のアクティブマトリクス型液晶表示装
置における補償容量を説明するための図である。
FIG. 3 is a timing diagram in the active matrix type liquid crystal display device shown in FIG. 2, and the scan bus line S for driving the liquid crystal cell P i-1 of the i-1 column.
i-1 (compensation capacitance 6 connected to the display electrode 3 of the liquid crystal cell P i
Voltage waveform of the scan bus line 12 to which one terminal is connected, and the scan bus line S i for driving the liquid crystal cell P i in the i-th column (thin film transistor connected to the display electrode 3 of the liquid crystal cell P i ) The voltage waveform of the scan bus line 11) to which the second gate is connected is shown. FIG. 4 is a diagram for explaining the compensation capacitance in the active matrix type liquid crystal display device of the present invention.

【0027】図3に示されるように、i列の液晶セルP
i を駆動するためのスキャンバスラインSi の電圧波形
は、i−1列の液晶セルPi-1 を駆動するためのスキャ
ンバスラインSi-1 の電圧波形と同様な形状で、所定の
(クロック信号に応じた)タイミングだけ遅れたものと
なっている。すなわち、アクティブマトリクス型液晶表
示装置における各コラムラインの駆動信号は、クロック
信号に応じて順次選択されて所定レベルに変化するよう
になっている。ここで、スキャンバスラインS i-1 の電
圧波形は、i−1列の液晶セルPi-1 を駆動するため
に、i列の液晶セルPi を駆動するスキャンバスライン
i がオン電圧Vg(VON) まで立ち上がる直前に電圧V
g(VON) となり、且つ、スキャンバスラインSi がオフ
電圧VOFF に立ち下がった直後に、反転して負の電圧−
Vcgとなる。すなわち、スキャンバスラインSi-1 は、
スキャンバスラインSi がオン電圧Vg に立ち上がる直
前に電圧Vg となるが、これはi−1列の液晶セルP
i-1 を駆動するだけでなく、補償容量6を構成する強誘
電体の自発分極をリセットするためにも使用される。ま
た、スキャンバスラインSi がオフ電圧VOFF に立ち下
がった直後に、スキャンバスラインSi-1 が電圧−Vcg
となることにより、補償容量6を構成する強誘電体の自
発分極を反転してゲート選択終了時に生じる液晶セルP
i の直流電圧レベルシフトを補償するようになってい
る。
As shown in FIG. 3, the liquid crystal cell P in the i-th column is
iScan bus line S for drivingiVoltage waveform
Is the liquid crystal cell P in the i-1 columni-1For driving
Bus line Si-1 With the same shape as the voltage waveform of
That the timing is delayed (according to the clock signal)
Is becoming That is, the active matrix type liquid crystal display
The drive signal for each column line in the device
It is selected sequentially according to the signal and changes to a predetermined level.
It has become. Here, the scan bus line S i-1 Electric power
The pressure waveform is the liquid crystal cell P of the i-1th column.i-1To drive
And the liquid crystal cell P in the i-th columniScan bus line to drive
SiTurn on voltage Vg (VONJust before rising up to)
g (VON), And the scan bus line SiIs off
Voltage VOFFImmediately after falling to the negative voltage
It becomes Vcg. That is, the scan bus line Si-1 Is
S canvas line SiIs immediately raised to ON voltage Vg
The voltage becomes Vg before, which is the liquid crystal cell P of the i-1th column.
i-1Not only to drive the
It is also used to reset the spontaneous polarization of an electric body. Well
And scan bus line SiIs the off voltage VOFFDown to
Immediately after the scan, the scan bus line Si-1 Is the voltage-Vcg
Therefore, the ferroelectric substance that composes the compensation capacitor 6 becomes
Liquid crystal cell P which is generated at the end of gate selection by reversing polarization.
iTo compensate for the DC voltage level shift of
It

【0028】ここで、図4(c) に示されるように、電圧
Vg は、補償容量6に使用する強誘電体の正の抗電力V
I + よりも高い電圧とされ、また、電圧−Vcgは、補償
容量6に使用する強誘電体の負の抗電力VI - よりも低
い電圧とされている。従って、補償容量6は、電圧Vg
および電圧−Vcgが印加される度に、該補償容量6を構
成する強誘電体の分極(自発分極)が反転することにな
る。
Here, as shown in FIG. 4C, the voltage Vg is the positive coercive power V of the ferroelectric substance used for the compensation capacitor 6.
The voltage is higher than I + , and the voltage −Vcg is lower than the negative coercive power V I of the ferroelectric used for the compensation capacitor 6. Therefore, the compensation capacitor 6 has a voltage Vg
Every time the voltage -Vcg is applied, the polarization (spontaneous polarization) of the ferroelectric substance forming the compensation capacitor 6 is inverted.

【0029】すなわち、図4(a) に示されるように、ス
キャンバスラインSi-1 が正の抗電力VI + よりも高い
電圧Vg になると、液晶セルPi に接続された補償容量
6を構成する強誘電体には、図4(c) のヒステリシス曲
線におけるAAを介して正の自発分極(残留分極)Ps
が誘起されて保持される。この状態において、スキャン
バスラインSi が電圧Vg になると、薄膜トランジスタ
2がオン状態となり液晶セルPi が選択されて所定のデ
ータが書き込まれる。
That is, as shown in FIG. 4A, when the scan bus line S i-1 has a voltage Vg higher than the positive coercive power V I +, the compensation capacitance 6 connected to the liquid crystal cell P i is used. The ferroelectric substance that composes the structure has a positive spontaneous polarization (residual polarization) Ps through AA in the hysteresis curve of FIG. 4 (c).
Is induced and held. In this state, when the scan bus line S i becomes the voltage Vg, the thin film transistor 2 is turned on, the liquid crystal cell P i is selected, and predetermined data is written.

【0030】さらに、スキャンバスラインSi が立ち下
がって電圧VOFF になると、その直後に、図4(b) に示
されるように、スキャンバスラインSi-1 が負の抗電力
I - よりも低い電圧電圧−Vcgになり、その結果、補
償容量6を構成する強誘電体には、図4(c) のヒステリ
シス曲線におけるBBを介して負の自発分極−Ps が誘
起されて保持される。すなわち、補償容量6を構成する
強誘電体の自発分極が反転し、この自発分極の反転によ
り2PS Sの電荷量が誘起されることになる(ここで、
Sは補償容量6の面積)。
Further, the scan bus line SiIs falling
Voltage VOFFThen, immediately after that, as shown in Fig. 4 (b).
Scan bus line Si-1 Has negative anti-power
VI -Lower voltage -Vcg, resulting in
For the ferroelectric material that composes the compensation capacitor 6, the hysteresis of Fig. 4 (c) is used.
Negative spontaneous polarization -Ps is induced via BB in the cis curve.
Raised and held. That is, the compensation capacitor 6 is configured.
The spontaneous polarization of the ferroelectric substance is inverted, and this spontaneous polarization is inverted.
2PSThe amount of electric charge of S will be induced (where
(S is the area of the compensation capacitor 6.)

【0031】ところで、前述したように、スキャンバス
ラインSi が立ち下がって電圧VOF F になると薄膜トラ
ンジスタ2がオフ(ゲート選択終了時)になり、該ゲー
ト選択終了時に直流電圧レベルシフト(−CGS A *VA
の電荷)が生じることになる。そして、本実施例のアク
ティブマトリクス型液晶表示装置においては、この直流
電圧レベルシフトを、補償容量6を構成する強誘電体の
自発分極の反転により誘起される2PS Sの電荷量で補
償するようになっている。また、補償容量6の強誘電体
の自発分極は、スキャンバスラインSi-1 が液晶セルP
i が駆動される直前に電圧Vg となることでリセットさ
れるが、これは、薄膜トランジスタ2が選択される直前
にリセットを行えば、該リセット動作により生じる補償
容量6の強誘電薄膜における自発分極の変動が液晶に印
加される実効電圧に対して殆ど影響を与えないようにす
ることができるからである。
By the way, as described above, when the scan bus line S i falls to the voltage V OF F , the thin film transistor 2 is turned off (at the end of the gate selection), and at the end of the gate selection, the DC voltage level shift (−C) is performed. GS A * V A
Charge) is generated. Then, in the active matrix type liquid crystal display device of the present embodiment, this DC voltage level shift is compensated by the charge amount of 2P S S induced by the inversion of the spontaneous polarization of the ferroelectric substance forming the compensation capacitor 6. It has become. Further, the spontaneous polarization of the ferroelectric substance of the compensation capacitor 6 shows that the scan bus line S i-1 has the liquid crystal cell P.
The voltage Vg is reset immediately before i is driven, which is reset. However, if the reset is performed immediately before the thin film transistor 2 is selected, the spontaneous polarization of the ferroelectric thin film of the compensation capacitor 6 caused by the reset operation is generated. This is because it is possible to make the variation hardly affect the effective voltage applied to the liquid crystal.

【0032】以上において、補償容量6の容量値は、自
発分極の反転時以外は、通常の容量と同程度の値(或い
は、素子を小さく形成できる分だけ小さい値)であるた
め、クロストークの影響を殆ど受けることがない。そし
て、本実施例のアクティブマトリクス型液晶表示装置で
は、ゲート選択終了時に、液晶セルPi における直流電
圧レベルシフトを補償容量6を構成する強誘電体(強誘
電薄膜)の自発分極の反転による2PS Sの電荷量で補
償するようになっているため、補償容量6を小さい素子
面積の容量により構成することができる。また、このこ
とは、直流電圧レベルシフトの補償を行うための補償電
圧の低電圧化を行えることにも対応する。
In the above, the capacitance value of the compensation capacitor 6 is the same value as the normal capacitance (or the value that is small enough to make the device small) except when the spontaneous polarization is inverted, so that the crosstalk is suppressed. Hardly affected. In the active matrix type liquid crystal display device of the present embodiment, when the gate selection is completed, the DC voltage level shift in the liquid crystal cell P i is 2P due to the inversion of the spontaneous polarization of the ferroelectric substance (ferroelectric thin film) forming the compensation capacitor 6. Since the compensation is performed by the charge amount of S S, the compensation capacitance 6 can be configured by a capacitance having a small element area. This also corresponds to the fact that the compensation voltage for compensating for the DC voltage level shift can be lowered.

【0033】また、スキャンバスライン11および12は基
準電位供給バスライン4の両側に平行に設けられてお
り、スキャンバスライン11 (Si ) には液晶セルPi
薄膜トランジスタ2のゲートが接続され、スキャンバス
ライン12 (Si-1)には液晶セルPi の補償容量6の一方
の端子が接続されているが、これらの構成は、他に様々
に変形され得るのはいうまでもない。
The scan bus lines 11 and 12 are provided in parallel on both sides of the reference potential supply bus line 4, and the gate of the thin film transistor 2 of the liquid crystal cell P i is connected to the scan bus line 11 (S i ). , One terminal of the compensation capacitor 6 of the liquid crystal cell P i is connected to the scan bus line 12 (S i-1 ), but it goes without saying that these configurations can be variously modified. ..

【0034】図5〜図8は、本発明のアクティブマトリ
クス型液晶表示装置の一実施例の製造工程例を説明する
ための図である。まず、図5(a) 〜(c) に示されるよう
に、ガラス基板8(TFT基板)の上に透明電極として
ITOをスパッタ法により50nm形成する。次に、図5
(c) に示されるように、アドレス用の薄膜トランジスタ
2のオーミックコンタクト層(ソース21およびドレイン
22) としてN+ a-Si(アモルファスシリコン)をプラズ
マCVD法により30nm形成した後、レジストにより所定
のレジストパターン(プリソース・ドレインパターン)
を形成して、N+ a-Siだけを該レジストパターンに従っ
てエッチング処理して、薄膜トランジスタ2のソース電
極21およびドレイン電極22を形成する。ここで、補償容
量6は、図5(b) に示されるように、該補償容量の一方
の電極61は、液晶セルの表示電極3と一体的に透明電極
(ITO)により形成される。また、この段階では、電
極61の上部にN+ a-Si 62 が形成されている。
5 to 8 are views for explaining an example of the manufacturing process of one embodiment of the active matrix type liquid crystal display device of the present invention. First, as shown in FIGS. 5A to 5C, ITO is formed as a transparent electrode to a thickness of 50 nm on the glass substrate 8 (TFT substrate) by a sputtering method. Next, FIG.
As shown in (c), the ohmic contact layer (source 21 and drain) of the thin film transistor 2 for addressing is used.
22) As a result, N + a-Si (amorphous silicon) is formed to a thickness of 30 nm by a plasma CVD method, and then a predetermined resist pattern (pre-resource / drain pattern) is formed by a resist.
Then, only N + a-Si is etched according to the resist pattern to form the source electrode 21 and the drain electrode 22 of the thin film transistor 2. Here, in the compensation capacitor 6, as shown in FIG. 5B, one electrode 61 of the compensation capacitor is formed by a transparent electrode (ITO) integrally with the display electrode 3 of the liquid crystal cell. At this stage, N + a-Si 62 is formed on the electrode 61.

【0035】次に、図6(c) に示されるように、薄膜ト
ランジスタ2の半導体層23としてa-SiをプラズマCVD
法により30nm形成し、さらに、第一層目の絶縁体層(ゲ
ート絶縁膜層)24 としてSiN をプラズマCVD法により
50nm形成した後、素子分離のパターニングを行う。続い
て、図7(c) に示されるように、第二層目の絶縁体層
(ゲート絶縁膜層) 9(24)としてSiN を250nm 形成し、
コンタクトホールのパターニングを行う。そして、図8
(c) に示されるように、Al(アルミニウム)をスパッタ
法により形成した後、スキャンバスライン11および基準
電位供給バスライン4のパターニングを行う。ここで、
参照符号40はITOで形成され, 薄膜トランジスタ2の
ソース21と基準電位供給バスライン4とを接続するため
の導体部であり、また、スキャンバスライン11の一部
は、薄膜トランジスタ2のゲート25として使用するよう
になっている。
Next, as shown in FIG. 6C, plasma CVD of a-Si is performed as the semiconductor layer 23 of the thin film transistor 2.
To a thickness of 30 nm by the CVD method, and SiN was used as the first insulating layer (gate insulating film layer) 24 by the plasma CVD method.
After forming 50 nm, patterning for element isolation is performed. Then, as shown in FIG. 7 (c), SiN is formed to a thickness of 250 nm as a second insulating layer (gate insulating film layer) 9 (24),
Contact hole patterning is performed. And FIG.
As shown in (c), after forming Al (aluminum) by the sputtering method, the scan bus line 11 and the reference potential supply bus line 4 are patterned. here,
Reference numeral 40 is formed of ITO and is a conductor portion for connecting the source 21 of the thin film transistor 2 and the reference potential supply bus line 4, and a part of the scan bus line 11 is used as the gate 25 of the thin film transistor 2. It is supposed to do.

【0036】一方、補償容量6は、まず、図6(b) およ
び図7(b) に示されるように、ガラス基板8上に電極61
を形成した後、図8(b) に示されるように、強誘電体物
質の薄膜(強誘電薄膜)63を形成し、さらに、スキャン
バスライン12(64)のパターニングを行う。すなわち、例
えば、VDF(Vinylidene Fluoride) とTrFE(Trifl
uoroethylene) とのコポリマ(copolymer) をスピンコー
トにより 150nm塗布した後、145 ℃でアニールし徐冷す
ることにより強誘電層63を形成する。続いて、パターニ
ングにより補償素子(補償容量6)部分以外の強誘電体
層を除去した後、Al(アルミニウム)をスパッタ法によ
り形成し、スキャンバスライン12のパターニングを行
う。これにより、補償容量6の制御用バスライン(64)
は、前段のスキャンバスラインに接続されることにな
る。ここで、スキャンバスライン12の一部は、補償容量
6の上部電極64として使用されるようになっており、ま
た、補償容量6の下部電極61は、表示電極3に接続され
ている。
On the other hand, as shown in FIGS. 6 (b) and 7 (b), the compensating capacitor 6 is first provided with an electrode 61 on the glass substrate 8.
8B, a thin film of a ferroelectric substance (ferroelectric thin film) 63 is formed, and the scan bus line 12 (64) is patterned. That is, for example, VDF (Vinylidene Fluoride) and TrFE (Trifl
A ferroelectric layer 63 is formed by applying a copolymer of uoroethylene and spin coat to a thickness of 150 nm, annealing at 145 ° C. and slowly cooling. Then, after removing the ferroelectric layer other than the compensation element (compensation capacitor 6) portion by patterning, Al (aluminum) is formed by the sputtering method, and the scan bus line 12 is patterned. As a result, the control bus line (64) for the compensation capacitor 6
Will be connected to the scan bus line in the previous stage. Here, a part of the scan bus line 12 is adapted to be used as the upper electrode 64 of the compensation capacitor 6, and the lower electrode 61 of the compensation capacitor 6 is connected to the display electrode 3.

【0037】以上のようにして製造されたアクティブマ
トリクス型液晶表示装置に対して、図3に示されるよう
な波形の電圧をスキャンバスラインSi-1(12),Si (11)
に印加することにより、補償動作期間には補償容量6の
容量値を大きくして液晶セルの直流電圧レベルシフトを
補償すると共に、蓄積期間には補償容量6の容量値を小
さくしてクロストークを抑えることができる。
For the active matrix type liquid crystal display device manufactured as described above, the scan bus lines S i-1 (12) and S i (11) are applied with a voltage having a waveform as shown in FIG.
To increase the capacitance value of the compensation capacitor 6 during the compensation operation period to compensate for the DC voltage level shift of the liquid crystal cell, and reduce the capacitance value of the compensation capacitor 6 during the accumulation period to reduce crosstalk. Can be suppressed.

【0038】[0038]

【発明の効果】以上、詳述したように、本発明のアクテ
ィブマトリクス型液晶表示装置によれば、各表示電極に
強誘電薄膜からなる補償容量を付加し、該強誘電薄膜の
自発分極を反転して直流電圧レベルシフトの補償を行う
ことによって、小さい素子面積の補償容量により直流電
圧レベルシフトを補償すると共にクロストークの抑制を
可能とし、大画面でも低コストで高い製造歩留まりを実
現でき、しかも、美しいフルカラー表示が可能なアクテ
ィブマトリクス型液晶表示装置を提供することができ
る。
As described above in detail, according to the active matrix type liquid crystal display device of the present invention, a compensation capacitor made of a ferroelectric thin film is added to each display electrode to invert the spontaneous polarization of the ferroelectric thin film. Then, by compensating for the DC voltage level shift, it is possible to compensate the DC voltage level shift by the compensation capacitance of a small element area and suppress crosstalk, and realize a high manufacturing yield at a low cost even on a large screen. It is possible to provide an active matrix type liquid crystal display device capable of beautiful full color display.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るアクティブマトリクス型液晶表示
装置の原理を示す図である。
FIG. 1 is a diagram showing the principle of an active matrix type liquid crystal display device according to the present invention.

【図2】本発明のアクティブマトリクス型液晶表示装置
の基本的な構成例を示す図である。
FIG. 2 is a diagram showing a basic configuration example of an active matrix type liquid crystal display device of the present invention.

【図3】図2に示すアクティブマトリクス型液晶表示装
置におけるタイミング図である。
FIG. 3 is a timing diagram in the active matrix liquid crystal display device shown in FIG.

【図4】本発明のアクティブマトリクス型液晶表示装置
における補償容量を説明するための図である。
FIG. 4 is a diagram for explaining a compensation capacitance in the active matrix type liquid crystal display device of the present invention.

【図5】本発明のアクティブマトリクス型液晶表示装置
の一実施例の製造工程例を説明するための図(その1)
である。
FIG. 5 is a diagram (No. 1) for explaining an example of the manufacturing process of the embodiment of the active matrix type liquid crystal display device of the present invention.
Is.

【図6】本発明のアクティブマトリクス型液晶表示装置
の一実施例の製造工程例を説明するための図(その2)
である。
FIG. 6 is a view for explaining an example of the manufacturing process of the embodiment of the active matrix type liquid crystal display device of the present invention (Part 2).
Is.

【図7】本発明のアクティブマトリクス型液晶表示装置
の一実施例の製造工程例を説明するための図(その3)
である。
FIG. 7 is a diagram (No. 3) for explaining an example of the manufacturing process of the embodiment of the active matrix liquid crystal display device of the present invention.
Is.

【図8】本発明のアクティブマトリクス型液晶表示装置
の一実施例の製造工程例を説明するための図(その4)
である。
FIG. 8 is a view for explaining an example of the manufacturing process of the embodiment of the active matrix type liquid crystal display device of the present invention (Part 4).
Is.

【図9】従来の対向マトリクス形式のアクティブマトリ
クス型液晶表示装置のパネル部分を示す分解斜視図であ
る。
FIG. 9 is an exploded perspective view showing a panel portion of a conventional opposed matrix type active matrix type liquid crystal display device.

【図10】図9に示すアクティブマトリクス型液晶表示
装置の等価回路を示す図である。
10 is a diagram showing an equivalent circuit of the active matrix liquid crystal display device shown in FIG.

【図11】関連技術としてのアクティブマトリクス型液
晶表示装置の一例を示す図である。
FIG. 11 is a diagram showing an example of an active matrix type liquid crystal display device as a related technique.

【図12】図11に示すアクティブマトリクス型液晶表
示装置の等価回路を示す図である。
12 is a diagram showing an equivalent circuit of the active matrix liquid crystal display device shown in FIG.

【符号の説明】[Explanation of symbols]

1,11,12…スキャンバスライン 2…薄膜トランジスタ(TFT) 3…表示電極 4…基準電位供給バスライン 5…データバスライン 6…補償容量 1, 11, 12 ... Scan bus line 2 ... Thin film transistor (TFT) 3 ... Display electrode 4 ... Reference potential supply bus line 5 ... Data bus line 6 ... Compensation capacitance

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大形 公士 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 沖 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koji Ogata 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Kenichi Oki 1015, Kamedotachu, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited Within

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 液晶を介在して対向配置した2枚の基板
の一方に、複数のスキャンバスライン(1),薄膜トラン
ジスタ(2),表示電極(3),および, 基準電位供給バス
ライン(4) が形成され、前記薄膜トランジスタのゲー
トが前記スキャンバスラインに、ソースおよびドレイン
の何れか一方が前記表示電極に、他方が前記基準電位供
給バスラインにそれぞれ接続され、前記2枚の基板の他
方に、前記表示電極と対向するストライプ状の複数のデ
ータバスライン(5)が形成された対向マトリクス形式
のアクティブマトリクス型液晶表示装置であって、 前記各表示電極に対して強誘電薄膜からなる補償容量
(6)を付加するようにしたことを特徴とするアクティ
ブマトリクス型液晶表示装置。
1. A plurality of scan bus lines (1), thin film transistors (2), display electrodes (3), and a reference potential supply bus line (4 ) Is formed, the gate of the thin film transistor is connected to the scan bus line, one of the source and the drain is connected to the display electrode, and the other is connected to the reference potential supply bus line, and the other of the two substrates is connected. A counter-matrix active matrix liquid crystal display device in which a plurality of stripe-shaped data bus lines (5) opposed to the display electrodes are formed, and a compensation capacitor formed of a ferroelectric thin film for each of the display electrodes. An active matrix type liquid crystal display device characterized in that (6) is added.
【請求項2】 前記補償容量(6)は、前記薄膜トラン
ジスタのゲート選択終了時或いは終了直後に、該補償容
量の強誘電薄膜における自発分極を反転させることによ
り、該薄膜トランジスタのゲート選択終了時に生じる前
記表示電極の電位の変動を補償するようにしたことを特
徴とする請求項1のアクティブマトリクス型液晶表示装
置。
2. The compensation capacitance (6) is generated at the end of gate selection of the thin film transistor by inverting the spontaneous polarization in the ferroelectric thin film of the compensation capacitance at or immediately after the end of gate selection of the thin film transistor. 2. The active matrix type liquid crystal display device according to claim 1, characterized in that a variation in the potential of the display electrode is compensated.
【請求項3】 前記薄膜トランジスタ(2)のゲート選
択電圧は、前記表示電極の電圧に対して、少なくとも、
前記補償容量(6)の強誘電薄膜の自発分極が反転する
電圧よりも大きく設定されていることを特徴とする請求
項2のアクティブマトリクス型液晶表示装置。
3. The gate selection voltage of the thin film transistor (2) is at least with respect to the voltage of the display electrode,
3. The active matrix type liquid crystal display device according to claim 2, wherein the compensation capacitor (6) is set to have a voltage larger than a voltage at which spontaneous polarization of the ferroelectric thin film is inverted.
【請求項4】 前記補償容量(6)は、該補償容量が接
続された表示電極が選択される直前に該補償容量の強誘
電薄膜における自発分極をさらに反転させてリセットを
行うようにしたことを特徴とする請求項2のアクティブ
マトリクス型液晶表示装置。
4. The compensation capacitance (6) is reset by further inverting the spontaneous polarization in the ferroelectric thin film of the compensation capacitance immediately before the display electrode to which the compensation capacitance is connected is selected. The active matrix type liquid crystal display device according to claim 2.
【請求項5】 前記補償容量(6)の一方の電極は前記
表示電極に接続され、該補償容量(6)の他方の電極は
スキャン順位前方のスキャンバスラインに接続されてい
ることを特徴とする請求項1のアクティブマトリクス型
液晶表示装置。
5. One of the electrodes of the compensation capacitor (6) is connected to the display electrode, and the other electrode of the compensation capacitor (6) is connected to a scan bus line in front of the scan order. The active matrix liquid crystal display device according to claim 1.
JP21742691A 1991-07-24 1991-08-28 Active matrix liquid crystal display device Expired - Fee Related JP2509024B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP21742691A JP2509024B2 (en) 1991-08-28 1991-08-28 Active matrix liquid crystal display device
US07/916,361 US5369512A (en) 1991-07-24 1992-07-21 Active matrix liquid crystal display with variable compensation capacitor
EP92306667A EP0526076B1 (en) 1991-07-24 1992-07-21 Active matrix liquid crystal display apparatus
DE69214053T DE69214053D1 (en) 1991-07-24 1992-07-21 Active matrix type liquid crystal display device
KR1019920013239A KR960014824B1 (en) 1991-07-24 1992-07-24 Active matrix liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21742691A JP2509024B2 (en) 1991-08-28 1991-08-28 Active matrix liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH0553141A true JPH0553141A (en) 1993-03-05
JP2509024B2 JP2509024B2 (en) 1996-06-19

Family

ID=16704030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21742691A Expired - Fee Related JP2509024B2 (en) 1991-07-24 1991-08-28 Active matrix liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2509024B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028784A1 (en) * 1997-11-28 1999-06-10 Matsushita Electric Industrial Co., Ltd. Reflection-type display device and image device using reflection-type display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217823A (en) * 1989-02-20 1990-08-30 Toshiba Corp Production of liquid crystal display device
JPH03168617A (en) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd Method for driving display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217823A (en) * 1989-02-20 1990-08-30 Toshiba Corp Production of liquid crystal display device
JPH03168617A (en) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd Method for driving display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028784A1 (en) * 1997-11-28 1999-06-10 Matsushita Electric Industrial Co., Ltd. Reflection-type display device and image device using reflection-type display device

Also Published As

Publication number Publication date
JP2509024B2 (en) 1996-06-19

Similar Documents

Publication Publication Date Title
JP2734444B2 (en) Liquid crystal display
JPH0134392B2 (en)
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
JP3292520B2 (en) Liquid crystal display
JP3194873B2 (en) Active matrix type liquid crystal display device and driving method thereof
JP2509024B2 (en) Active matrix liquid crystal display device
JP3213072B2 (en) Liquid crystal display
JP2960268B2 (en) Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display
JPH06265939A (en) Liquid crystal display device
JP2509017B2 (en) Active matrix liquid crystal display device
JP2755683B2 (en) Active matrix liquid crystal display
JP2000131713A (en) Liquid crystal display device
JPH01291216A (en) Active matrix type liquid crystal display device
JPH11194365A (en) Liquid crystal display element and liquid crystal display device
JP3281763B2 (en) Driving method of liquid crystal display device
JPH1184417A (en) Active matrix type display element and its driving method
JPH0289030A (en) Thin film transistor matrix
JP2516462B2 (en) Active matrix liquid crystal display device
JP2881030B2 (en) Liquid crystal display
JP3319562B2 (en) Liquid crystal display
CN217061411U (en) Liquid crystal display device having a plurality of pixel electrodes
JP2646588B2 (en) Active matrix array
JPH06118910A (en) Method for driving liquid crystal display device
JPH05110100A (en) Active matrix type liquid crystal display device
JP2000164873A (en) Liquid-crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960206

LAPS Cancellation because of no payment of annual fees