JPH05506342A

JPH05506342A - 誘導負荷用スイッチ

Info

Publication number: JPH05506342A
Application number: JP91507459A
Authority: JP
Inventors: アイゼンバート，ギュラ; ギアーリッグズ，ジョン
Original assignee: ノバ　コーポレイション　オブ　アルバータ
Priority date: 1990-04-17
Filing date: 1991-04-12
Publication date: 1993-09-16
Also published as: EP0525042A1; WO1991016765A1; AU7678091A

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】

誘導負荷用スイッチ技術の分野本発明はスイッチ、より詳しくいうと、誘導負荷に用いるスイッチに関する。技術的背景磁気軸受けなどの誘導負荷に用いる高速スイッチはこの分野では既知である。従来のスイッチのスイッチイング速度は最高１７ＫＨｚが限度であり、高価な冷液冷却システムが必要であった。液冷システムの費用の問題を克服するために、空気冷却スイッチが開発されている。しかし空気冷却スイッチもスイッチイング速度の上限が押えられている。用途によってはこの種の従来のスイッチで十分であるが、高速圧縮機用などの多くの用途では、より高いスイッチイング速度が望ましく、または必要である。従って本発明の目的は、従来の装置の持つ欠点を除きまたは軽減する、誘導負荷用の新しいスイッチを提供することである。発明の開示本発明の一実施態様では、次のものを含む誘導負荷用のスイッチを提供する。即ち、第１および第２端子を備える誘導負荷用スイッチであって、前記第１端子と電源の高電圧端子との間を接続する第１半導体スイッチ手段と、前記第２端子と前記電源の低電圧端子とに接続する第２半導体スイッチ手段と、第１整流要素を含み前記第２端子から前記高電圧端子へ伸びる複数の第１電流通路と、第２整流要素を含み前記第１端子から前記低電圧端子へ伸びる複数の第２電流通路と、前記第１および第２に流通路に配設されまた前記誘導負荷と前記整流要素の間に結合されて、前記第１および第２スイッチ手段を動作させて前記誘導負荷を前記電源から切り離したときに前記各第１および第２整流要素を通る逆回復電流を抑制するため、また前記逆電流のために発生する前記スイッチ内のエネルギーを消散するための手段とを含み、前記第１および第２スイッチ手段と、前記第１および第２スイッチ手段と直列回路を形成する前記誘導負荷とは、制御信号に応答して前記第１および第２端子を前記高電圧および低電圧端子にそれぞれ接続しまた切り離すことを特徴とする。逆回復電流を抑制する手段が第１および第２整流要素に直列に接続された誘導要素の形をとり、エネルギーを消散する手段か電流通路に連結したエネルギー抑制通路（ｃｈｏｋｅ　ｅｎｅｒｇｙ　ｐａｔｈ）の形をとることか望ましい。望ましくは、電流通路か複数の第１および第２整流要素を含み、各整流要素かそれぞれの端子に並列に接続される。またエネルギー抑制通路が、第３整流要素と抵抗要素とを直列に接続したものを含むことが望ましい。半導体スイッチが電界効果トランジスタであって、従ってトランジスタを動作させて負荷を電源に接続するときに誘導子がダイオードを通る逆回復電流のピークを電界効果トランジスタが完全導通になるのに十分な時間制御することか望ましい。本発明の他の実施態様は、高電圧端子と低電圧端子を備えた電源と、誘導負荷と、前記高電圧および低電圧端子の間に前記誘導負荷を接続しまた切り離すスイッチであって、前記第１端子と電源の高電圧端子との間に接続される第１半導体スイッチ手段と、前記第２端子と前記電源の低電圧端子との間に接続される第２半導体スイッチ手段と、第１整流要素を含み前記第２端子から前記高電圧端子へ伸びる複数の第１電流通路と、第２整流回路を含み前記第１端子から前記低電圧端子へ伸びる複数の第２電流通路と、前記第１および第２電流通路に配設されまた前記誘導負荷と前記整流要素の間に結合されて、前記第１および第２スイッチ手段を動作させて前記誘導負荷を前記電源から切り離したときに前記各第１および第２整流要素を通る逆回復電流を抑制するため、また前記逆電流のために発生する前記スイッチ内のエネルギーを消散するための手段と含み、前記第１および第２スイッチ手段と、前記第１および第２スイッチ手段と直列回路を形成する前記誘導負荷が、制御信号に応答して前記第１および第２端子を前記高電圧および低電圧端子にそれぞれ接続しまた切り離すものであるスイッチと、を備える誘導回路である。半導体スイッチ手段は４０ＫＨｚに達する、あるいはこれを越えるスイッチイング速度で動作することかでき、誘導負荷は磁気軸受けの形であることか望ましい。本発明の利点は、並列の電流通路に誘導子を設けることにより、ダイオードを通るピーク逆回復電流か減少して、トランジスタが完全導通になるまで遅れることである。この動作により、スイッチ内の漂遊インダクタンスおよび静電容量によって起こる振動がトランジスタスイッチのゲートへ及ぼす影響を減らし、スイッチ内の全振動エネルギーを減少することができる。更に、エネルギー抑制通路中の抵抗とダイオードは抵抗制動子として働き、電流通路の誘導子に蓄えられたエネルギーと振動エネルギーを急速に消散させる。更に、電流通路中のダイオードを通るピーク逆回復電流が減少し遅れるので、また発生する振動エネルギーはエネルギー抑制通路によって適切に制動されるので、スイッチ中の電力の消散は従来のスイッチに比べて減少する。このため本発明のスイッチは従来のスイッチよりもスイッチイング速度か大きくてき、しかも空気冷却システムを使うことができる。図面の簡単な説明本発明の実施態様を添付図を参照して例示によって説明する。第１図は、従来のＨブリッジスイッチの略図である。第２囚は、本発明のスイッチの略図である。本発明を実施する最適モード第１図に誘導負荷１２と共に用いる従来技術のＨブリッジスイッチ１０を示す。理解しやすくするために、従来のスイッチか持つ限界と問題を示しながら、スイッチ１０とその動作について簡単に説明する。図に示すようにスイＩ４、Ｉ６を含む。ＦＥＴＩ４のドレン端子は電源１８の正の端子１８＋に接続され、そのソース端子は誘導負荷１２の一方の端子に接続される。ＦＥＴ１６のドレン端子は該負荷の他方の端子に接続され、そのソース端子は電源１８の負の端子Ｉ８“に接続される。従ってＦＥＴ１４．１６にゲート信号を送ると、誘導負荷１２は電源１８の両端に接続されて付勢されＨブリッジを構成するために１対のダイオード２０と２２を接続する。ダイオード２０の陽極は負の端子１８−に接続され、その陰極は誘導負荷１２の一方の端子に接続される。ダイオード２２の陽極は誘導負荷１２の他方の端子に接続され、その陰極は電源１８の正の端子１８”に接続される。配線とダイオード２０．２２のリード誘導による漂遊インダクタンスを表わす誘導子Ｌｓが示されており、各誘導子はひとつのダイオードと直列になる。またそれぞれダイオード２０．２２の静電容量を表わすコンデンサＣｓが示されており、各コンデンサＣｓは各ダイオードと並列に、そして漂遊インダクタンスＬｓと直列になる。従って、ブリッジスイッチ１０の各辺にある漂遊インダクタンスＬｓと漂遊静電容量Ｃｓは共振回路を形成し、付勢されると固在周波数で振動する。スイッチ１０の動作について述べると、時１１ｆｆＴ／２の間（これはスイッチの使用率に等しい）ゲート信号がＦＥＴＩ４．１６にゲートドライバ（図示せず）から与えられてＰＥＴは導通する。これにより誘導負荷１２は電源１８の端子間に接続される。しかしゲート信号をＦＥＴに与えると、ＦＥＴ１４　、１６は以下に述べるように、完全に導通の状態に達する前に一連の過渡段階を通る。詳細にいうと、ゲート信号を与える間、ＦＥＴ１４．１６のゲートは充電され、ゲートしきい値に達すると、ＦＥＴはゲートの電荷に比例した電流を通し始める。電源からの電流が最大可能電流に達した後に、各ＦＥＴのドレン・ソースＭｔ圧は、主としてドレン・ゲート間静電容量（第１図にＣｇｄで示す）とゲートドライバの可能電流出力によって決まる速度で下り始める。見かけのゲート静電容量は、ドレン・ソース間電圧かゲート・ソース間電圧に近付くと増加し、ドレン電圧の変化速度は減少する。このようにしてドレン電圧は、負荷電流とＦＥＴの静的な導通抵抗によって決まる最終完全導通値まで低下する。この動作により、ＦＥＴ１４．１６ヘゲ一ト信号を与えてがらＦＥＴ１４．１６が最終完全導通状態に達するまでには明らかに時間おくれがある。更に、電流が大きいということはドレン電圧が高いからなので、この一連の段階の間に、ドレン電圧がその最終導通値に達する前にＦＥＴ内で大きい電力消散が起こる。従ってこの電力消散を抑制するには、ＦＥＴのスイッチイング速度をできるだけ速くすることか望ましい。ＦＥＴ１４．１６が完全導通になると、矢印２４で示す電流ｒが負荷Ｉ２を流れ、次式のように増加する。Ｔ／２　零　Ｅ／Ｌ　＝　Δ　Ｉただし、Ｅは電源電圧であり、Ｌは負荷１２のインダクタンスである。Ｔ／２時間経つと、次のＴ／２時間はゲート信号はＦＥＴＩ４．１６に与えられない。するとＦＥＴは非導通になり、前にＦＥＴが導通ずる場合について述べたのと同じだが逆順の一連の過渡段階を通る。このＦＥＴ１４　、２６の動作により、誘導負荷Ｉ２は電源■８から切り離される。このとき、誘導負荷Ｉ２はその中を通る電流

【を保持しようとして、その端子間に電圧を発生する。負荷１２が電圧を発生すると、ダイオード２ｏ、２２はこの電圧によって順方向にバイアスされて導通し、電流か電源の負の端子１８−から正の端子１８″″に流れる。ダイオード２０．２２が導通して電流か流れると、ブリッジスイッチ１０の辺の漂遊静電容量Ｃｓ効果的に除去されて、漂遊インダクタンスＬｓとのエネルギーの交換は極めて小さくなる。誘導負荷１２を通るこの電流は前と同じ値のΔＩたけ減少し、この過程が繰り返される。負荷１２を通る電流を増やしたい場合は、所望の電流レベルになるまでデユーティサイクルを適当に調整する。この後デユーティサイクルは５０％に戻り、ＦＥＴ１４．１６の導通と非導通の時間は同じになる。この状態では、リップルの少ない定常状態の一方向電流が誘導負荷１２を流れる。非導通時間Ｔ／２が終るとゲート信号がＦＥＴ１４．１６に再び与えられ、ＦＥＴは導通になって前に述べた一連の過渡段階を通る。ゲート信号がＦＥＴに再び与えられたときは、ダイオードをスイッチ１０から切り離してブリッジスイッチＩＯの辺を開回路にすることが望ましい。しかしＦＥＴが非導通中にダイオード２０．２２が導通すると電荷が残り、この電荷か消えるまではダイオードの導通を止めることができない。電荷が消えるまでは、ダイオードは短絡回路を形成する。ダイオードが短絡回路を形成中も、ゲート信号を与えることによりＦＥＴ１４．１６が電流を通すことができるので、電源の正の端子１８“から負の端子１８−まで２つの電流通路が形成される。一方の電流通路はＦＥＴＩ４とダイオード２０で構成され、他方の電流通路はダイオード２２とＦＥＴｌ６で構成される。もちろんこのために、ＦＥＴ１４　、＋６にはそれぞれ大きな逆回復電流が流れる。ダイオード２０．２２から電荷が消えると、ダイオードを通る逆回復電流は急速にゼロまで低下する。ＦＥＴか導通ずるときのダイオード２ｏ、２２の動作ＦＥＴが最終完全導通状態に達するまでの遅れによって、スイッチ１０の動作に問題か生じる。詳しくいうと、ＦＥＴが導通ずる間、ダイオード２ｏ、２２が非導通になり始めるとき、ＦＥＴ１４．１６は１００ナノ秒（ｎｓ）以内に全定格電流を流すことかできる。このときＦＥＴのドレンはまだ高い。ＦＥＴが負荷電流を流してから５０ｎｓ以内に残留電荷か消えて、ダイオード２０．２２を通る逆回復電流はゼロになる。このとき、ダイオードを流れる逆回復電流にょる漂遊インダクタンスＬｓに蓄えられたエネルギーは振動的に漂遊静電容量Ｃｓと交換され、その周波数はＧｏないし１５ｏメガヘルツ（ＭＨｚ）程度になる。スイッチ１ｏは抑制力が小さいため、ゲート・ドレン間静電容量Ｃｇｄを通してゲートに結合されているＦＥＴＩ４．１６のドレンに大きな振動が発生する。このためドレン電流変調によってＦＥＴ内に大きな電力消散が起こり、またゲート電圧が大きく振れてＦＥＴ１４　、１６を、従ってブリッジスイッチｌｏを破壊する可能性がある。ブリッジスイッチＩＯはこのような動作をするので、スイッチ内の漂遊インダクタンスおよび漂遊静電容量をすべて取り除いて、共振回路がその中にできないようにすることが望ましい。しかしこれは不可能である。またこれらの漂遊値の小さいスイッチ１０を設計することはできるが、大きな逆回復電流に伴ってスイッチ内で大きな電力損失が起こるという問題は残る。従来のスイッチ１０に関連する問題を解決するため、第２図に１００で示す本発明のスイ・ソチを提供する。スイ、ツチ１００は１対の電界効果トランジスタ（ＦＥＴ）　ＱＩとＱ２を備える。これらのＦＥＴは向かい合って配設され、磁気軸受けのような誘導負荷１０２と直列に接続される。図に見るように、ＦＥＴ　Ｑ、のドレン端子Ｄ１は正の電源線に接続される。ＰＥＴ　（Ｌのソース端子Ｓ１は、誘導負荷１０２の一方の端子り、に伸びる導線１０６に接続される。導線１０８は誘導負荷１０２の他方の端子Ｌｔから伸びてＰＥＴ　（ｈのドレン端子り、に接続される。ＦＥＴ　Ｑ２のソース端子Ｓ２は負の電源導線１１０に接続される。ＦＥＴ　ＱＩとＱ２のゲート端子Ｇ、とＧ、は、それぞれゲートドライバ１１２に接続され、各ドライバは光フアイバーケーブル１１６を通して制御器！１４からゲート駆動信号を受ける。複数の並列の電流通路１２０が導線１０６と負の電源導線１１０の間にわたされている。各電流通路１２０は直列に接続される誘導子１２２とフリーホイーリング（ｆｒｅｅ〜ｗｈｅｅｌｉｎｇ）ダイオード１２４を含む。ダイオード１２４と誘導子１２２は、各ダイオード１２４の陽極が導線＋１０に接続し、各ダイオードの陰極か誘導子１２２の一方の端子に接続するように配列される。誘導子１２２の他方の端子は導線１０６に接続される。エネルギー抑制通路１２６が各電流通路１２０に付属し、抵抗器＋３０に直列に接続されるダイオード１２８を含む。各エネルギー制碑通路のダイオード１２８と抵抗器１３０は、ダイオード１２８の陽極か対応する電流通路１２０に誘導子１２２とダイオード１２４の接続点で接続されるように配設される。各ダイオード１２８の陰極は抵抗器１３０の一方の端子に接続され、抵抗器１３０の他方の端子は導線１０４に接続される。同様に複数の電流通路１３２が、導線１０８と正の電源導線１０４の間にわたされる。各電流通路１３２も、フリーホイーリングダイオード１３６に直列に接続される誘導子１３４を含む。ダイオード１３６と誘導子１３４は、各ダイオード１３６の陽極が誘導子１３４の一方の端子に接続し、各ダイオードの陰極が導線１０４に接続するように配列される。誘導子１３４の他方の端子は導線ｌＯ８に接続される。各電流通路１３２に対応してエネルギー抑制通路１３８があり、抵抗器１４２と直列に接続されるダイオード１４０を含む。各エネルギー抑制通路１３８のダイオード１４０と抵抗器１４２は、ダイオード１４０の陰極が対応する電流通路１３２と誘導子１３４とダイオード１３６の接続点で、接続されるように配設される。各ダイオード１４０の陽極は抵抗器１４２の一方の端子に接続され、抵抗器】４２の他方の端子は導線１１０に接続される。図示していないが、従来のスイッチで示した漂遊インダクタンスと漂遊静電容量が、ダイオード１２４．１３６および配線のために、スイッチ１００の各辺にも存在することは明かである。電源Ｅの正すなわち高電圧端子ε１は正の電源導線１０４に接続され、電源Ｅの負すなわち低電圧端子Ｅ−は電源バー（図示せず）を通して負の電源導線１１０に接続される。このため、ＦＥＴ　ＱＩと９２が以下に述べるようにゲートされると、誘導負荷１０２を通って電流が流れる。多くの場合電源は一般にスイッチ１００から離れた所にあるので、導線１０４と１０８を電源Ｅに接続するにはケーブル（図示せず）が用いられる。各半サイクル毎に全負荷電流の逆転によってスイッチ１００内に発生する大きなリップル電流の大部分を処理するため、導線１０４に接続する電源バーには大きなコンデンサ（図示せず）が接続される。更に３つの小さな等個直列抵抗（ＥＳＲ）および小さな等個直列インダクタンス（ＥＳＬ）コンデンサ（図示せず）が、電源バー全体に分布している。これらの大きなコンデンサと小さなコンデンサは導線１０４上の過度のリップル電流を押え、またスイッチ１００から伸びるケーブルを絶縁することによってケーブルのインダクタンスがスイッチ１００に形成される漂遊共振回路に寄与しないようにする。スイッチ１００が初めは働いていないとしてスイッチ１００の動作を説明する。誘導負荷１０２を付勢するため、制ｗＪ器１１４はＦＥＴ　Ｑ、とＱ２用にゲート駆動命令を発生し、これかオプティカルファイバー１１６を通してドライバ１１２に伝えられる。するとゲートドライバ１１２はゲート信号を各ＰＥＴに送り、ＦＥＴ　Ｑ、とＱ、は実質的に同時に作動して、ＦＥＴ１４．１６に関して前に述べた一連の過渡段階を通る。スイッチが５０％のデユーティサイクルで稼働しているとすれば、ゲート信号は時間Ｔ／２の聞咎ＦＥＴに送られる。ＦＥＴ　Ｑ、と９２か完全導通状態に達すると、ＦＥＴはそれぞれのドレン端子とソース端子の闇に閉回路を形成し、誘導負荷１０２を導線１０４　、１０６．１０８．１１０を通して電源Ｅの正と負の端子の間に接続する。これにより電流が電源端子間に矢印１４４の方向に流れて誘導負荷を付勢する。時１１１Ｔ／２の後、スイッチ１００を開いて誘導負荷を電源Ｅから時ｆ！ｆｆＴ／２だけ分離する必要かあり、制碑器１１４はゲート駆動命令を除去する。これにより、ドライバ１１２がＦＥＴ　ＱＩとＱ２のゲート端子に与えるゲートバイアスはなくなる。ゲートバイアスがなくなるとＦＥＴ　ＱＩと９２は非導通になり、ＦＥＴＩ４と１６に関して前に述べたように、それぞれのソースとドレン端子間の回路は開く。ＦＥＴ　Ｑ、と９２が誘導負荷１０２を電源Ｅから切り離すと、誘導負荷はその端子間に電圧を発生して自分の中を流れる電流を保持しようとする。誘導負荷が電圧を発生すると、それぞれ２組の電流通路１２０　、１３２内のダイオード１２４．１３６は導通し、電流が正の端子Ｅ″に逆流する。電源Ｅに逆流する電流は、従来のスイッチに関して前に述へたと同じ様にして減少する。２回目のＴ／２時間が過ぎ、ＦＥＴ　Ｑ、とＱ、が再び動作して誘導負荷１０２を再付勢すると、ダイオード１２４と１３６がすぐ非導通になり、またＰＥＴ　ＱＩとＱ、がすぐ完全導通状態になることが望ましい。しかしＰＥＴ　ＱＩ、　（ｈがドライバ１１２によって再びゲートされると、ＰＥＴはそれぞれのドレン端子とソース端子の間に閉回路を作るが、ドレン電圧が低いので完全導通状態に達するには遅れが生じ、一方導通になることによって全定格電流が流れる。更にダイオード１２４　、１３６には残留電荷があり、これを除去して非導通にしなければならない。この遅れとダイオードの動作から考えて、大きなゲート電圧の振れを抑え、また遅れの間にＦＥＴ　Ｑｌとダイオード１２４およびダイオード１３Ｇと９２を通して電源端子Ｅ２とＥ−の間にそれぞれ大きな逆回復電流が流れるのを抑えることが大切である。さもないとこれらの条件のために、ＦＥＴ　ＱｌやＱ２、従ってスイッチ１００が故障しまたは破壊する可能性があるからである。電荷をダイオードから除くために生じる遅れの間にダイオード１２４．１３６を通る逆回復電流を減少させるため、誘導子１２２．１３４を電流通路＋３２に入れる。電流が電流通路１２０　、１３２を流れて、ＦＥＴが非導通の状態のときに誘導負荷１０２を流れる電流を保持すると、各誘導子１３４内に矢印１４６の方向の電流か発生する。ダイオード１２４゜１３６の電荷を除き、次にそれらを通って逆回復電流か流れるまでの間、誘導子１３４はその端子間に電圧を発生させて、その中を通る電流を矢印１４６の方向に保持しようとする。誘導子１３４が発生するこの初期電圧は、逆回復電流が電流通路を流れるのを妨げる。適当な値の誘導子を選ぶことにより、逆回復電流のピークはＦＥＴ　ＱｌとＱ２が実質的に完全導通の状態になるまで実質的に遅らせることかできる。更に各誘導子１２２．１３４はダイオード１２４．１３６を流れる電流の変化速度を抑え、従って各ダイオード１２４．１３６を流れるピーク逆回復電流は減少する。これによりＰＥＴ　Ｑ、と０２従ってスイッチ１００内の電力の消散は減少する。更にスイッチ１００内を流れるピーク逆回復電流はＦＥＴ　ＱｌとＱ、が完全導通になるまで遅れるので、ＦＥＴのゲートへの振動の影響は非常に小さくなる。更に多重電流通路が並列に接続されるので、スイッチ１００内の漂遊インダクタンスは更に減少し、従って漂遊によって生じるスイッチ内の振動エネルギーは減少する。逆回復電流により誘導子１２２．１３４に蓄えられるエネルギーと、ダイオード１２４　、１３４および誘導子１２２．１３４の漂遊静電容量および漂遊インダクタンスによって各電流通路内に形成される共振回路に関連する振動エネルギーとを消散するために、エネルギー抑制通路１２６　、１３８を設ける。エネルギー抑制通路は誘導子１２２．１３４に蓄えられたエネルギーを、高速の低容量ダイオード１２８．１４０を通してそれぞれ抵抗器１３０　、１４２に落とす。更にエネルギー抑制通路は抵抗制動子として働き、漂遊により形成される共振回路中に起こる振動を最小にする。ＦＥＴ　Ｑ２が非導通になったときにこのＦＥＴを流れる電流の変化速度が大きいため、ＦＥＴ　Ｑ２のドレン電圧は電源電圧Ｅよりも高くなるが、この電圧のオーバーシュートは誘導子１２２．１３４の値を適当に選ぶことにより抑えることができ、またこれによりダイオード１２４．１３６を流れる逆回復電流は、ＰＥＴ　Ｑ、、Ｑ２か完全導通状態に達するまて遅れる。本スイッチは磁気軸受けの形の誘導負荷を通る５０アンペア以上の電流を通せることが分かっており、１６０ボルトの電源εに接続しまた４０ＫＨｚのスイッチイング速度で動作しても、安価な空気冷却システムしか必要としない。本スイッチの利点は、スイッチ内の逆回復電流が妨げられ、またＦＥＴが完全導通状態になるまでピーク逆回復電流が遅れるので、スイッチ内の電力消散が減少することである。これにより空気冷却システムしか要求しないにもかかわらず、スイッチは従来のスイッチイング速度を超えるスイッチイング速度で作動することができる。更に多重の電流通路が漂遊インダクタンスとピーク逆電流を減少させるので、スイッチ内の振動エネルギーは減少する。２個のＰＥＴ　Ｑ、とＱ、をそれぞれ１個ずつにブリッジスイッチ１００の各辺に配設して示したが、複数のＦＥＴを並列にして、各ドレン端子を結合して単一の入力端子を形成し、各ソース端子を結合して単一の出力端子を形成して用いてもよい。このようにＦＥＴを並列にすることは、特に高電力用に適している。２組の並列ＦＥＴを用いる場合には、ドライバ１１２は各組の各ＦＥＴにゲート信号を送る。産業上の利用性本スイッチを磁気軸受は用のスイッチに関連して説明してきたか、本スイッチはまた厄介な誘導負荷によって拘束される他の応用にも用いることができる。本スイッチについてはＦＥＴを用いて説明したが、この技術に精通した人には、バイポーラ接合トランジスタ（ＢＪＴ）などの他の半導体スイッチも用いられることは明かである。本技術に精通した人には、今豊隋求の範囲に規定した範囲から逸脱することなく本発明に修正や変更を加えることができることも明かである。ＦＩＧ−１要　約　書を含む。負荷端子（Ｌｌ、　Ｌ２）の両側に配設される複数の電１３４）を含む。エネルギー抑制通路が各電流通路に関連し、抵抗器（１３０，１４２）に直列に接続されるダイオード（１２８゜１４０）を含む。電流通路にある誘導子（１２２，１３４）はダイオード（１２４，１３６）を通る逆回復電流を抑制し、エネルギー子間に接続する最に発生するスイッチ内の振動エネルギーを消散させる。国際屓査誓失国際調査報告

Claims

【特許請求の範囲】

１．第１および第２端子を備えた誘導負荷用スイッチであって、前記第１端子と電源の高電圧端子との間を接続する第１半導体スイッチ手段と、前記第２端子と前記電源の低電圧端子とに接続する第２半導体スイッチ手段を有し、前記第１および第２スイッチ手段と該第１および第２スイッチ手段と直列回路を形成する前記誘導負荷とが、制御信号に応答して前記第１および第２端子を前記高電圧および低電圧端子にそれぞれ接続しまた切り離すものであるスイッチであって、さらに第１整流要素を含み前記第２端子から前記高電圧端子へ伸びる複数の第１電流通路と、第２整流要素を含み前記第１端子から前記低電圧端子へ伸びる複数の第２電流通路と、前記第１および第２電流通路に配設されまた前記誘導負荷と前記整流要素の間に結合されて、前記第１および第２スイッチ手段を動作させて前記誘導負荷を前記電源から切り離したときに前記各第１および第２整流要素を通る逆回復電流を抑制し、また前記逆電流のために発生する前記スイッチ内のエネルギーを消散させる手段とを有する誘導負荷用スイッチ。
２．請求項１記載のスイッチであって、前記第１および第２電流通路は並列に接続され、前記第１および第２電流通路はそれぞれ逆回復電流を抑制しまたエネルギーを消散させる前記手段を備えるスイッチ。
３．請求項２記載のスイッチであって、前記第１および第２電流通路のそれぞれで逆回復電流を抑制しまたエネルギーを消散させる前記手段は、一方の端子が前記誘導負荷に接続され他方の端子が前記整流要素に接続される誘導子を含むスイッチ。
４．請求項３記載のスイッチであって、前記各第１および第２電流通路のそれぞれで逆回復電流を抑制しまたエネルギーを消散させる前記手段は、抵抗要素に直列に接続される第３整流要素の形でエネルギー抑制通路を更に含み、該エネルギー抑制通路は一方の端子が前記誘導子と前記整流要素の間に接続され、他方の端子が前記電流通路が伸びる側の反対側の前記電源の端子に接続されるスイッチ。
５．請求項４記載のスイッチであって、前記第３整流要素は低静電容量ダイオードの形であり、前記エネルギー抑制通路は前記誘導子に蓄えられたエネルギーを消散し、また前記スイッチ内の振動を減少させるように機能し、前記第１および第２スイッチ手段は、それぞれ少なくとも１個の電界効果トランジスタを含むスイッチ。
６．請求項１記載のスイッチであって、前記第１および第２整流要素はそれぞれ第１および第２ダイオードの形であるスイッチ。
７．請求項６記載のスイッチであって、前記第１および第２半導体スイッチ手段はそれぞれ少なくとも１個の電界効果トランジスタを含み、前記第１および第２電流通路中の逆回復電流を抑制しまたエネルギーを消散させる前記手段は、一方の端子が前記誘導負荷に接続され、他方の端子が前記ダイオードに結合される誘導子を含み、前記誘導子は、前記制御信号に応答して前記トランジスタの動作を改善することによって前記ダイオードを通る逆回復電流を抑制し、前記電界効果トランジスタが完全導通状態のなるまでの十分な時間前記負荷を前記電源に接続するスイッチ。
８．請求項７記載のスイッチであって、前記第１および第２電流通路は並列に接続され、前記第１および第２電流通路はそれぞれ逆回復電流を抑制しまたエネルギーを消散させる前記手段を備え、前記各第１および第２電流通路中のそれぞれで逆回復電流を抑制しまたエネルギーを消散させる前記手段は、一方の端子が前記誘導負荷に接続され他方の端子が前記整流要素に接続される誘導子を含むスイッチ。
９．請求項８記載のスイッチであって、前記各第１および第２電流通路のそれぞれで逆回復電流を抑制しまたエネルギーを消散させる前記手段は、抵抗器に直列に接続される第３ダイオードの形のエネルギー抑制通路を更に含み、該エネルギー抑制通路は一方の端子が前記誘導子と前記第１および第２ダイオードの間にそれぞれ接続され、他方の端子が前記電流通路に伸びる側の反対側の前記電源の端子に接続されるスイッチ。
１０．請求項９記載のスイッチであって、前記制御信号は前記電界効果トランジスタに与えられて、前記トランジスタが４０ＫＨｚ以上の速度で前記負荷を前記電源に接続しまた切り離すようにしたスイッチ。
１１．誘導回路であって、高電圧端子と低電圧端子を備えた電源と、誘導負荷と、前記高電圧および低電圧端子の間に前記誘導負荷を接続しまた切り離すスイッチを備える誘導回路であって、該スイッチが、前記第１端子と電源の高電圧端子との間に接続される第１半導体スイッチ手段と、前記第２端子と前記電源の低電圧端子との間に接続される第２半導体スイッチ手段を有し、前記第１および第２スイッチ手段と、前記第１および第２スイッチ手段と直列回路を形成する前記誘導負荷とが、制御信号に応答して前記第１および第２端子を前記高電圧および低電圧端子にそれぞれ接続しまた切り離すものであるスイッチであって、さらに第１整流要素を含み前記第２端子から前記高電圧端子へ伸びる複数の第１電流通路と、第２整流回路を含み前記第１端子から前記低電圧端子へ伸びる複数の第２電流通路と、前記第１および第２電流通路に配設されまた前記誘導負荷と前記整流要素の間に結合されて、前記第１および第２スイッチ手段を動作させて前記誘導負荷を前記電源から切り離したときに前記各第１および第２整流要素を通る逆回復電流を抑制するため、また前記逆電流のために発生する前記スイッチ内のエネルギーを消散するための手段とを有するスイッチである誘導回路。
１２．請求項１１記載の前記誘導負荷は磁気軸受けの形である回路。