JPH05502755A - pn接合部を形成するウェルの垂直方向侵入深さおよび横方向侵入深さを求める方法 - Google Patents

pn接合部を形成するウェルの垂直方向侵入深さおよび横方向侵入深さを求める方法

Info

Publication number
JPH05502755A
JPH05502755A JP2515306A JP51530690A JPH05502755A JP H05502755 A JPH05502755 A JP H05502755A JP 2515306 A JP2515306 A JP 2515306A JP 51530690 A JP51530690 A JP 51530690A JP H05502755 A JPH05502755 A JP H05502755A
Authority
JP
Japan
Prior art keywords
bear
wind
voltage
penetration depth
wells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2515306A
Other languages
English (en)
Other versions
JP3133060B2 (ja
Inventor
プルントケ,クリスチアン
ティーネル,クリストフ
デナー,フォルクマール
Original Assignee
ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング filed Critical ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Publication of JPH05502755A publication Critical patent/JPH05502755A/ja
Application granted granted Critical
Publication of JP3133060B2 publication Critical patent/JP3133060B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/265Contactless testing
    • G01R31/2656Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 pn接合部の位置検出方法 従来の技術 本発明は請求項1の上位概念による、ブレーナ技術で作製された半導体構成要素 での、拡散注入された電極のpn接合部の位置ないし浸透深さの検出方法に関す る。
半導体構成部材を製造する際、プレーナプロセス内では実行されたデポジション および拡散を制御する必要がある。そのためには一般的に、各回分毎に流入する プレートの1つをいわゆる検査プレートとして表面層拡散および浸透深さの検出 のためだけに使用する。
そのために検査プレー8上の拡散および層抵抗測定後に溝研摩面を作成する。化 学薬品による処理後、pドーピング領域とnドーピング領域は異なって着色され 、そのため溝を顕微鏡で測定し、浸透深さを近似的に計算することができる。
特に高集積化電力半導体の場合、デポジションおよび拡散を複数回制御すること が必要になり得る。このことは、複数の検査プレートを共に案内し、評価しなけ ればならないことを意味する。さらに化学薬品の取扱、特にフッ素−水素を使用 する場合はコストがかかり、無害ではない。
発明の利点 ブレーナ技術で製造されたダイオード/トランジスタにおいて、pn接合部ない し拡散された電極の浸透深さを検出する本発明の方法によって次の利点が得られ る。テストパターンを使用することによってデータの確実性が高まる。1回分の すべてのプレートを構成部材により構造化することができ、一般的に収量が増大 する。取り扱いの困難な化学薬品を完全に省略することができる。ラフカ一工程 または露光工程における検査プレートの特別な処理も同様に省略される。溝セク ションの取り付は等の機械的作業はもはや必要ない。
さらに浸透深さの検出は自動化される。浸透深さは従来よりも高精度で検出され る。拡散チューブのいずれの個所でも常時、拡散制卸を行うことができる。
図面 本発明の2つの方法が図面に示されており、以下詳細に説明する。
図1は、種々異なる間隔でのウィンドベアのマスク、ドーピングプロフィルおよ び特性曲線を示す模式図、図2は、酸化ウェッブを有するテストパターンの模式 図、 図3は、パンチスルー電圧Uと拡散注入される物質内の空間電荷ゾーンの拡がり lの関係を示す電圧放物曲線図。
図4は、図3の電圧放物曲線図を0.5で累乗して得られた直線図である。
本発明の方法は、マスクエツジにおける垂直方向浸透深さと水平方向浸透深さの 関係を使用する。その際の目的は、表面における横方向拡散ないし浸透深さY」 をめ、定数C=Xj/Yjを用いて垂直方向浸透深さを計算することである。
その際、拡散注入される物質のドーピング濃度Nb、注入量QAおよびドープ材 料の拡散定数り並びに拡散持続時間tDlこ従い、垂直方向浸透深さXjと水平 方向浸透深さYjとの間に一定の関係C(Nb、QA、D、tD)が生じること を使用する。Cは種々異なる条件に対してプロセス定数として計算することがで き、相関して記憶される。
Y」を検出するためにリングラフステップでデポジションの前に少なくとも1つ のテストパターンが露光される。このテストパターンはN対のウィンドを含む。
その際1つのベア内の2つのウィンドの間隔dlayOUtはベア毎にそれぞれ 有利には一定量Δdだけ増加する。そのため第1のベア(n=1)には最小の間 隔が、最後のベア(n=N)には最大の間隔が存在する。これは図1の左側に示 されている。ここでそれぞれのウィンドは、種々異なる間隔を有するマスクない しダイオード接合部aとbに図示されている。
Δd;一定の場合に次式が成立する。
d(nNayout :a(1)layout + (n−1)Δd(n−1・  N) テストパターンのレイアウト間隔が正しく選択されていれば、ベアlの2つのウ ェルは重なり、ベアNの2つのウェルは相互に分離される(図1の中央)。2つ のウェルは横方向に順次連続して拡散される。
デポジション、拡散および場合により新たにテストパターンのウィンドを開口し た後の後続のリングラフプロセスでは、それぞれのベアの開口部での接触接続に より、開口部間の電気抵抗を測定できる。
ベアlにおいてはオーミックな抵抗特性直線を測定し、ベアNにおいては阻止方 向に駆動されるダイオードbのパンチスルー電圧を1定する。有利にはこの測定 の際、ダイオードaを短絡する。それにより付加的なラテラルトランジスタ作用 が発生しない。
ウィンドベア1とNの間にはベアnoがある。このベアnoでは2つのウェルが ちょうど均等に接触する。
すなわち、ベアno−1で既にオーバラップが発生しており、一方ベアno+1 では2つのウェル間の導電接続は他方のウェルにおける阻止pn接合部の空間電 荷ゾーンのパンチスルーによって初めて可能になる。
ベアnoはすべてのウィンドベアの電流/電圧関係を分析することにより容易に められる。図1の第3行かられかるように、ウィンドベアnoまでに電流と電圧 との間に線形なオーム性関係が生じる。n ) n Oのそれ以上の領域では電 流/電圧関係は線形ではなく、そのことからベアnoをめることができる。
このようにして変数d (no)layoutがめられる。しかしこの変数はフ ォトレジストのアンダーエツチングのため、実際に作用する変数d (no)  ef fに相応しない。そのため酸化エツジdu毎に2倍のアンダーエツチング だけ補正しなければならない。
従って次式があてはまる。
deff(no) = d(no)layout −2duduをめるためにテ ストパターンにに個の暗いフィールドが設けられる。それによりポジティブプロ セスでは一連の酸化ウェッブが発生する。これは図2の左側に示されている。こ のフィールドb(k)layoutの幅はフィールド毎に、有利には一定量Δb だけ上昇する。従いΔb=一定の場合、フィールドの幅に対して次式がなりたつ 。
b(k)layout = b(1)layout + (k−1)Δb(k= 1・・・K) フィールドb (k)layoutの幅を適切に選択し、フィールドの数Kが正 しい場合、アンダーエツチングが作用し、量も狭いko酸化ウェッブはちょうど すべて浸食され、ウェッブko+1からエツチング残留物が残る。それにより幅 広のk>ko+1のウェッブはすべて少なくとも明瞭な酸化エツジを有する。こ こで1<ko<Kである。
残ったに−ko酸化ウェッブを減算することにより、に、 Oおよびアンダーエ ツチングをめることができるb (ko)l ayout=2du このようにしてpn接合部の横方向の浸透深さYj=deff/2と、C=Xj /Yjにより垂直方向浸透深さXjをめることができる。
まとめるとΔd=Δbが選択されていれば次式があてはまる: Yj=1/2(d(1)layout−b(1)layout+lr+o−ko )Δd)Xj=c (Nb、QA、D、tD)Yj(II) 垂直方向浸透深さを検出するためには、単にnoとkOを測定および減算により め、代入するだけでよい。
前記の方法では、noが抵抗測定の評価ないしすべてのウィンドペアについての 特性曲線の評価によってめられる。図3および図4と関連して説明する本発明の 方法の別の構成では、テストパターンを格段に縮小し、同時にpn接合部の位置 検出をさらに簡単化かつ正確にする二とができる。
テストパターンではウィンドベアの測定によって、指数nとダイオードの阻止方 向での阻止電圧Uspの関係をめることができる。阻止電圧Uspの全経過はn に依存して3つの区間に分けられる。その際、測定電流JOは一定でなければな らない。二の3つの区間は図3にローマ数字■、II、IIIにより示されてい る。
区間Iは領域1≦n≦noに相当する。ここでは拡散注入されたウェルは相互に 連結されており、バンチスルーは存在しない。そこの電圧値は小さくほぼ一定で ある。
区間ITは領域no≦r+;Sn’ に相当する。ここではウェルは分離されて おり、バンチスルーが発生する。
この領域ではnの増加と共に電圧Uspは上昇する。
第3の区間IIIは領域n゛≦n S Nに相当する。
ここではウェルは分離され、バンチスルーがもはや生じ得ない程相互に離れる。
表面ではブレークダウンが発生する。従って測定された電圧Uspはnに依存し ない。
区間■から区間IIへの接合部の正確な位置がめられる。この位置は真の横方向 浸透深さYjOに相応する。バンチスルー電圧を拡散注入される物質内の空間電 荷ゾーンの拡がり1に依存して検出する場合、領域I+では、放物曲線がブレー ナ法で作成されたpn接合部の広い領域に対する関係を説明するのに最適である ことがわかる。すなわち領域IIでは次式があてはまる U美12 または 1(1)U’ (1/2)この関係は図3に、ダイオードb の阻止電圧Uspと指数nないし領域IIの空間電荷ゾーンの拡がり1との依存 関係として示されている。
0.5で累乗した領域IIのU値は請求められた軸区間nO*と勾配m、=’( Δ(U)/Δnを有する直線上にある。
この直線は電圧放物曲線(図3)上の2つの測定からめられる6 2つのこのよ うな測定点は例えば図4にプロ、lトされている。この測定点から勾配mと、相 応の直線区間の位置がめられた。直線の延長により。
個所no″での零通過点が得られる。YjOをめるために、一般的に自然でない 数no”を式(1)にnoの代わりに代入する。しかし測定影響に対する不感度 は、YjO検出のための測定点を数多く使用すればする程大きくなる。YjO検 出のこの形式は真の横方向浸透深さYjOの値を与える。この値は原理的に前述 の方法の測定よりも正確である。前述の方法では、拡散されたウェル間のオーム 性接続が最後に生じたウィンドへアの指数noがめられる。しかしこのことは指 数nOとno+1の間に真の横方向浸透深さが存在しなければならないことを意 味する。この個所は第1の方法による測定に対しては接近不可能なものであるが 、しかし電圧放物曲線を適合させる第2の方法によれば接近可能である。
直線の勾配mは、ドーピング濃度Nbまたは拡散注入される物質の固有抵抗ρに 関する情報を与える。勾配mは電圧放物曲線の開口を表し、Nbが小さいほど、 また固有抵抗ρが大きいほど、小さい。従って勾配mを用いて、これらの変数が 相関関数に配属されていればドーピング濃度Nbないし固有抵抗ρを推定するこ とができる。
二の検出方法により理論的にはテストパターンを2つのウィンドベアまで低減す ることができる。前述の2倍のアンダーエツチングだけの補正を行う場合、実際 上は、発生するすべてのko値において電圧放物曲線状の少なくとも2つの測定 が可能であるだけの多数のウィンドペアを設けなければならない。
エッチフグ前 エッチノブ後 koす1 口 = 宏2珍オ − 国際調査報告 一一一一一〜−一””’k PCT/DE9010O1’+99国際v4f報告

Claims (10)

    【特許請求の範囲】
  1. 1.ブレーナ技術で作成された半導体構成素子のpn接合部の位置検出方法にお いて、 ドーピング前のプロセスステップにて、少なくとも1つのテストパターンを組み 込み、 該テストパターンはNベアのウィンドを含んでおり、該ウィンドは有利には、ベ アの2つのウィンドの間隔がベア毎に増加するように配置されており、従い、第 1のベア(n=1)では間隔が最小であり、最後のベア(n=N)では間隔が最 大であり、ウィンドベアの間隔は、ブレーナプロセスで形成されたウェルが第1 のウィンドベア(n=1)では重なり合い、最後のウィンドベア(n=N)では ウェルが相互に分離されるように選択されており、従い、前記ウィンドベアの間 に1つのウィンドベア(n=n0)が存在し、当該ウィンドベア(n=n0)で は2つのウェルが近似的にちょうど接触しており、pn接合部の形成後、場合に よりテストパターンのウィンドの新たな開口後、後続のプロセスステップにて、 開口部におけるそれぞれ1つのベアの接触接続により、電流−電圧特性を測定し 、 当該測定により、ウェルがちょうど接触するウィンドベア(n=n0)を検出し 、 そこから、横方向浸透深さ(Yj)を当該ベア(n=n0)のウィンドの半分の 間隔(d)として求め、Yj=d/2 さらにそこから、垂直方向浸透深さ(Xj)を次式により求め、 Xj=C・Yj ここでCは横方向浸透深さ(Yj)と垂直方向浸透深さ(Xj)との関係を表す ものである、ことを特徴とする、pn接合部の位置検出方法。
  2. 2.ベアの2つのウィンドの間隔は、ベア毎に一定量Δdだけ増加し、従い d(n)=d(1)+(n−1)・Δd(n=1…N) があてはまる請求項1記載の方法。
  3. 3.ウィンドベア(n=n0)を求めるために抵抗測定する際、ウィンドベアの 電流−電圧関係を分析し、ここで、比較的に小さい間隔を有するウィンドベア( n≦n0)ではウェルは重なり合い、ないし相互に接触し、そのため線形の電流 −電圧関係を有する抵抗特性が存在し、 比較的に大きな間隔を有するウィンドベア(n>n0)では、ウェル間の導電接 続が、阻止pn接合部の空間電荷ゾーンから他方のウェルヘのパンチスルーによ って初めて可能であって、非線形の電流−電圧関係にあり、 従い、線形の電流−電圧関係から非線形の電流−電圧関係への移行によって前記 ウィンドベア(n=n0)を求める請求項1記載の方法。
  4. 4.接合部の正確な位置を求め、 当該接合部では、存在する真の横方向浸透深さ(Yj0)に基づき、相応するウ ィンドベアのウェルがちようど相互に接触し、 当該位置は、ウィンドベア(n0)と(n0+1)からの値の間にあり、次式に より、 Yj=d(n0)/2≦Yj0<d(n0+1)/2パンチスルー電圧Uと、拡 散注入される物質内の空間電荷ゾーンの拡がり1との関係を用い、U〜1.αな いし1〜U.(1/α) により、少なくとも3つの測定と、1/αによる電圧値の累乗によって、線図U .(1/α)にて増加するウィンドベア指数(n)に関して、 勾配m=Δ(U.(1/α))/Δn を有する直線区間を求め、 当該直線区間を零点通過(U.(1/α)=0)まで延長し、 当該零点通過の位置から、横方向浸透深さ(Yj0)の真の大きさを求める、請 求項1記載の方法。
  5. 5.ウィンドベアにて、阻止方向で駆動される一方のダイオード(b)のパンチ スル−電圧を測定し、他方のダイオード(a)をこの時間中短絡する、請求項1 から4までのいずれか1記載の方法。
  6. 6.ダイオード(b)の阻止電圧と、ダイオード(b)での空間電荷ゾーンの拡 がり1との関係を、拡散注入される物質のドーピング濃度Nbを検出するために 使用する、従い次式があてはまる、 1=CO・(Usp/Nb).(1/α)CO=一定 →Nb.(1/α)=Cl・Δ(Usp.(1/α)/Δn=Cl.mCl=C O/Δd →Nb=(Cl.m).α αとmは既知であり、Clは相関から求められる、請求項1から4までのいずれ か1記載の方法。
  7. 7.重なり合うウェル(n≦n0)を有するウィンドベアにて電流−電圧関係を 求め、 線形の電流−電圧関係から非線形の電流−電圧関係への移行を、領域(n≦n0 )において抵抗のウィンド間隔に対する依存性を分析することにより検出し、こ れによりウェルがちようと相互に接触するウィンド間隔を推定し、 さらにこれにより真の横方向浸透深さ(Yj0)を求める、請求項1から3まで のいずれか1記載の方法。
  8. 8.電気測定により求められた間隔量(d)ないしそこから求められた横方向浸 透深さ(Yj)を、レイアウト尺度とエッチング尺度との間の差2・duだけ実 際に作用する間隔量deffに補正し、従い次式があてはまる、 deff(n0)=dlayout(n0)−2・du請求項1から7までのい ずれか1記載の方法。
  9. 9.テストパターンに、幅 blayout(k)(k=1…k) の複数のフィールドを、ブレーナプロセスで種々異なる幅を有する一列の酸化ウ ェッブが発生するよう設け、該フィールドは有利には、酸化ウェッブのウェッブ 幅がウェッブ毎に増加するように配置されており、ブレーナプロセスで発生した レイアウト尺度とエッチング尺度との差によって、比較的に狭い酸化ウェッブ( k=1からk=k0,1≦k0≦k)は消失し、それにより比較的幅の広い酸化 ウェッブ(k≧k0+1)だけが残り、 存在する酸化ウェッブを減算することにより、酸化ウェッブk0を求め、 レイアウト尺度とエッチング尺度との差を、du=blayout(k0)/2 に対して求める、請求項8記載の方法。
  10. 10.フィールドの幅はフィールド毎に、一定量Δbだけ増加し、従い次式があ てはまる、 blayout(k)=blayout(1)+(k−1)・Δb(k=1…k ) 請求項9記載の方法。
JP02515306A 1989-12-23 1990-11-23 pn接合部を形成するウェルの垂直方向侵入深さおよび横方向侵入深さを求める方法 Expired - Fee Related JP3133060B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3942861A DE3942861A1 (de) 1989-12-23 1989-12-23 Verfahren zur bestimmung der lage eines pn-uebergangs
DE3942861.3 1989-12-23

Publications (2)

Publication Number Publication Date
JPH05502755A true JPH05502755A (ja) 1993-05-13
JP3133060B2 JP3133060B2 (ja) 2001-02-05

Family

ID=6396374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02515306A Expired - Fee Related JP3133060B2 (ja) 1989-12-23 1990-11-23 pn接合部を形成するウェルの垂直方向侵入深さおよび横方向侵入深さを求める方法

Country Status (7)

Country Link
US (1) US5256577A (ja)
EP (1) EP0506675B1 (ja)
JP (1) JP3133060B2 (ja)
KR (1) KR100219924B1 (ja)
DE (2) DE3942861A1 (ja)
ES (1) ES2064770T3 (ja)
WO (1) WO1991010258A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2036469B1 (es) * 1991-08-27 1995-12-16 Consejo Superior Investigacion Estructura de test para la medida de la difusion lateral en tecnologias con dopado a partir de polisicilio, con correccion del desalineamiento
FR2694410B1 (fr) * 1992-07-30 1994-10-28 Sgs Thomson Microelectronics Procédé de test de la résistance par carré de couches diffusées.
US5520769A (en) * 1994-12-07 1996-05-28 Advanced Micro Devices, Inc. Method for measuring concentration of dopant within a semiconductor substrate
US6030903A (en) * 1998-11-05 2000-02-29 Lucent Technologies Inc. Non-destructive method for gauging undercut in a hidden layer
KR100451758B1 (ko) * 1998-11-05 2004-12-17 주식회사 하이닉스반도체 에스오아이(soi)소자테스트용패턴및그형성방법
US6368516B1 (en) * 1999-06-24 2002-04-09 Infineon Technologies North America Corp. Semiconductor manufacturing methods
US6828647B2 (en) * 2001-04-05 2004-12-07 Infineon Technologies Ag Structure for determining edges of regions in a semiconductor wafer
KR100563096B1 (ko) * 2003-08-22 2006-03-27 동부아남반도체 주식회사 이온 주입의 오정렬 판단 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650020A (en) * 1970-02-24 1972-03-21 Bell Telephone Labor Inc Method of monitoring semiconductor device fabrication
US4100486A (en) * 1977-03-11 1978-07-11 International Business Machines Corporation Monitor for semiconductor diffusion operations
KR890004566B1 (ko) * 1987-03-21 1989-11-15 삼성전자 주식회사 반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴
US5010029A (en) * 1989-02-22 1991-04-23 Advanced Micro Devices, Inc. Method of detecting the width of spacers and lightly doped drain regions
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
US5082792A (en) * 1990-08-15 1992-01-21 Lsi Logic Corporation Forming a physical structure on an integrated circuit device and determining its size by measurement of resistance

Also Published As

Publication number Publication date
EP0506675A1 (de) 1992-10-07
US5256577A (en) 1993-10-26
KR920704346A (ko) 1992-12-19
DE3942861A1 (de) 1991-06-27
EP0506675B1 (de) 1994-10-26
ES2064770T3 (es) 1995-02-01
KR100219924B1 (ko) 1999-09-01
JP3133060B2 (ja) 2001-02-05
WO1991010258A1 (de) 1991-07-11
DE59007582D1 (de) 1994-12-01

Similar Documents

Publication Publication Date Title
US6716653B2 (en) Mask alignment structure for IC layers
US6265890B1 (en) In-line non-contact depletion capacitance measurement method and apparatus
JPH05502755A (ja) pn接合部を形成するウェルの垂直方向侵入深さおよび横方向侵入深さを求める方法
JP6272741B2 (ja) メタライズ半導体表面での再結合特性の抽出方法
Clarysse et al. Impact of probe penetration on the electrical characterization of sub-50 nm profiles
US4956611A (en) Electrical measurements of properties of semiconductor devices during their manufacturing process
Hower et al. Stable hot spots and second breakdown in power transistors
US4978923A (en) Electrical measurements of the profile of semiconductor devices during their manufacturing process
JPH04233746A (ja) 半導体集積回路における接点寸法測定方法
DE102006013460B3 (de) Photodetektoranordnung, Messanordnung mit einer Photodetektoranordnung und Verfahren zum Betrieb einer Messanordnung
CN113611626B (zh) 一种在线检测硅槽刻蚀深度的方法
CN210640254U (zh) 半导体结构
US4942357A (en) Method of testing a charge-coupled device
US8546962B2 (en) Mark structure and method for measuring alignment accuracy between former layer and latter layer
CN116936543B (zh) 一种电容测试结构、制备方法、测试方法及应用
CN112993004B (zh) 半导体结构及其制作方法、电容检测方法
Steiner Capacitance-voltage measurements on Schottky diodes with poor ohmic contacts
US6075263A (en) Method of evaluating the surface state and the interface trap of a semiconductor
KR0179172B1 (ko) 확산평가용 테스트패턴을 이용한 테스트방법
KR100698075B1 (ko) 반도체 소자의 테스트 패턴 및 패턴 쉬프트 측정방법
Yarling et al. Uniformity mapping in ion implantation
Chen et al. EE 312 FINAL REPORT
KR100519761B1 (ko) 반도체 탐침 및 그 제조방법 및 이를 구비하는 반도체표면 분석 장치 및 이용한 반도체 표면 분석방법
Stacey et al. Using surface charge analysis to characterize the radiation response of Si/SiO/sub 2/structures
Kinder et al. Determination of the depth of shallow implanted p+–n junctions by the four‐point probe method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees