JPH0548652B2 - - Google Patents

Info

Publication number
JPH0548652B2
JPH0548652B2 JP59228962A JP22896284A JPH0548652B2 JP H0548652 B2 JPH0548652 B2 JP H0548652B2 JP 59228962 A JP59228962 A JP 59228962A JP 22896284 A JP22896284 A JP 22896284A JP H0548652 B2 JPH0548652 B2 JP H0548652B2
Authority
JP
Japan
Prior art keywords
time
test
time division
line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59228962A
Other languages
English (en)
Other versions
JPS61108249A (ja
Inventor
Minoru Abe
Naohisa Oota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP22896284A priority Critical patent/JPS61108249A/ja
Publication of JPS61108249A publication Critical patent/JPS61108249A/ja
Publication of JPH0548652B2 publication Critical patent/JPH0548652B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/24Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/244Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は時分割交換システムにおける試験方式
に関するものである。
(背景技術) 従来、第1図のように構成される時分割交換シ
ステムにおいて、時分割多重伝送路を介して時分
割集線装置と時分割交換機を接続する通信回線を
試験する場合、中央制御装置より時分割交換機と
時分割多重伝送路と制御回線を介して、時分割集
線装置に対して試験通信回線の折返し指示を行
い、中央制御装置より時分割交換機を介して試験
通信回線に対して試験データを送出し、時分割多
重伝送路と通信回線を介して時分割集線装置内で
折返されたデータを中央制御装置で照合する方式
をとつている。
以上述べた従来方式では、時分割交換機を介し
て、中央制御装置より複数の時分割集線装置との
通信回線の接続試験を順次行うため多くの試験時
間を必要とし、また回線試験時に必ず時分割交換
機設置局が介在する必要があるため、時分割交換
機局の保守者の負担が増加する欠点があつた。
(発明の目的) 本発明はこれらの問題点を解決し、中央制御装
置の介在なしに複数の時分割集線装置から同時に
時分割集線装置と時分割交換機を接続する複数の
通信回線の試験を可能として回線試験時間の短縮
を図るとともに、時分割交換局の保守者の負担軽
減を図ることを目的とする。
この目的を達成するための本発明の要旨は、時
分割交換機と、時分割交換機より制御される時分
割制御装置と、時分割多重伝送路を介して時分割
交換機と時分割集線装置とを接続する複数の通信
回線とを有する時分割交換システムにおいて、試
験をすべき通信回線を時分割交換機内の被試験回
線対応部に試験用回路を挿入することにより折返
し可能とし、時分割集線装置から前記試験をすべ
き通信回線に対し当該通信回線に対応するタイム
スロツト上に試験信号を送信し、該試験信号と折
返し受信された信号とを比較することにより通信
回線を試験する時分割交換システム試験方式にあ
る。
以下、本発明を一実施例に基づき図面を参照し
て詳細に説明する。
(発明の構成及び作用) 第2図及び第3図は本発明の一実施例のブロツ
ク図である。第2図は時分割集線装置と時分割交
換機を接続する通信回線を試験するためのブロツ
ク図で、時分割集線装置LCは、時分割多重伝送
路HWと接続するためのライン回路LU0〜o、LU
で受信した信号をフオワードスーパーハイウエイ
FSHW上に定められた時間位置(以下タイムス
ロツトと呼ぶ)に多重化する多重化回路MPX、
FSHW上のタイムスロツト上の信号とバツクワ
ードスーパーハイウエイBSHWのタイムスロツ
ト上の信号の交換を行う時分割スイツチSW、
BSHW上の信号をマイムスロツトに対応したラ
イン回路LUへ分配するための分配回路DMPX、
試験回路TST、及びTSTに対して試験指示を行
なうとともにTSTからの試験結果を表示する操
作表示部CNSから構成されている。また時分割
交換機EXは、時分割多重伝送路HWと接続する
ためのライン回路ELU0〜o、ELUのタイムスロツ
ト上の信号の相互交換を行なう通話路装置TSW、
及びTSWの制御を行なう制御装置CTLから構成
されている。
第3図は第2図の試験回線に対応するライン回
路ELU部に挿入する試験用ライン回路TLUの構
成例で、時分割多重伝送路HWからの信号を受信
する受信回路RVと時分割多重伝送路HWへ信号
を送出する送信回路DVで構成される。
第2図において、ライン回路LUのLUnと時分
割交換機EXのELUnを接続する通信回線lnを試
験する場合は、時分割交換機EXのELUnの個所
に第3図に示す試験用ライン回路TLUを挿入し、
試験回路TSTに対して操作表示部CNSよりLU番
号LUnと通信回線試験指示を行なうと、試験回
路TSTは試験指示信号線TSTI上の試験指示信号
によりバツクワードスーパーハイウエイBSHW
上のLUnに対応するタイムスロツト上の時分割
スイツチSWからの送信信号を抑えて、試験信号
線TBDよりLUnに対応するタイムスロツト上に
時分割交換機EXのELUnに対して試験信号を送
出する。試験回路TSTからのELUnに対する信号
は、DMPX−LUn−HW−ELUnの経路でELUn
に到達する。ELUnには第3図に示す試験用ライ
ン回路TLUが挿入されていて、受信回路RVで受
信した試験回路TSTからの試験信号を加工せず
に送信回路DVで時分割多重伝送路HW上に送出
する。
以上のようにしてELUnで折返された試験回路
TSTからの試験信号は、第2図のELUn−HW−
ln−LUn−MPX経由で時分割集線装置LCのフオ
ワードスーパーハイウエイFSHWのLUnに対応
するタイムスロツト上で試験回路TSTが受信す
る。試験回路TSTは受信信号と送信試験信号と
の照合を行ない、操作表示部CNSに対して照合
結果を表示し、試験者はこの表示結果により時分
割集線装置LCと時分割交換機EX間の通信回線が
正常に接続されているか否かを判断出来る。
(発明の効果) 以上説明したように、本発明は、時分割交換機
内の被試験回線対応部に試験用回路を挿入するこ
とにより試験をすべき通信回線を折返し可能と
し、時分割集線装置から試験をすべき通信回線に
対し当該通信回線に対応するタイムスロツト上に
試験信号を送信し、該試験信号と折返し受信され
た信号とを比較しているので、中央制御装置の介
在なしに、時分割集線装置と時分割交換機とを接
続する回線試験を時分割集線装置で行うことがで
き、任意の時間に、一般に通信に影響を与える事
なく試験を実施でき、複数の時分割集線装置から
の同時試験が可能となつて回線試験時間を大幅に
短縮でき、時分割交換機と時分割集線装置間での
制御情報が不必要となつて時分割交換機試験と時
分割集線装置接続試験とを独立して実行できるた
め試験時間を短縮することができ、また、時分割
交換機内に時分割集線装置に共通な試験機を設け
ないため共通試験故障時の影響を受けないととも
に、時分割交換機の保守者の負荷低減を図れる効
果がある。
また、本発明は伝送路を介して接続される装置
間の試験を経済的に実現出来るため、各種システ
ムの応用出来る等の効果がある。
【図面の簡単な説明】
第1図は時分割交換システムの構成例、第2図
は本発明による時分割集線装置と時分割交換機を
接続する通信回線を試験するためのブロツク図、
及び第3図は第2図の試験回線に対応するELU
部に挿入する本発明による試験用ライン回路の構
成例である。 LC……時分割集線装置、MPX……多重化回
路、SW……時分割スイツチ、FSHW……フオワ
ードスーパーハイウエイ、BSHW……バツクワ
ードスーパーハイウエイ、DMPX……分配回路、
LU0〜o……ライン回路0〜o、TST……試験回路、
CNS……操作表示部、TBD……試験信号線、
TSTI……試験指示信号線、l0〜ln……通信回線0
〜o、HW……時分割多重伝送路、EX……時分割
交換機、CTL……制御回路、ELU0〜o……ライン
回路0〜o、TSW……時分割通話路装置、TLU…
…試験用ライン回路、RV……受信回路、DV…
…送信回路。

Claims (1)

  1. 【特許請求の範囲】 1 時分割交換機と、時分割交換機より制御され
    る時分割集線装置と、時分割多重伝送路を介して
    時分割交換機と時分割集線装置を接続する複数の
    通信回線とを有する時分割交換システムにおい
    て、 試験をすべき通信回線を時分割交換機内の被試
    験回線対応部に試験用回路を挿入することにより
    折返し可能とし、時分割集線装置から前記試験を
    すべき通信回線に対し当該通信回線に対応するタ
    イムスロツト上に試験信号を送信し、該試験信号
    と折返し受信された信号とを比較することにより
    通信回線を試験することを特徴とする時分割交換
    システム試験方式。
JP22896284A 1984-11-01 1984-11-01 時分割交換システム試験方式 Granted JPS61108249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22896284A JPS61108249A (ja) 1984-11-01 1984-11-01 時分割交換システム試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22896284A JPS61108249A (ja) 1984-11-01 1984-11-01 時分割交換システム試験方式

Publications (2)

Publication Number Publication Date
JPS61108249A JPS61108249A (ja) 1986-05-26
JPH0548652B2 true JPH0548652B2 (ja) 1993-07-22

Family

ID=16884589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22896284A Granted JPS61108249A (ja) 1984-11-01 1984-11-01 時分割交換システム試験方式

Country Status (1)

Country Link
JP (1) JPS61108249A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56125149A (en) * 1980-03-07 1981-10-01 Oki Electric Ind Co Ltd Test system for network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56125149A (en) * 1980-03-07 1981-10-01 Oki Electric Ind Co Ltd Test system for network

Also Published As

Publication number Publication date
JPS61108249A (ja) 1986-05-26

Similar Documents

Publication Publication Date Title
US5265089A (en) Loopback test circuit
CA1203875A (en) Switching system loopback test circuit
EP0806100B1 (en) Grooming device for streamlining telecommunication signals
KR930008709B1 (ko) 디지탈 전송 라인 루프 형성 방법 및 장치
JPH0548652B2 (ja)
US2861128A (en) Multiplex branch repeater station
JPS61295800A (ja) 遠隔局制御方式
JPS619064A (ja) 時分割交換システム試験方式
KR0123257B1 (ko) 종합 정보 통신망 기본 속도 정합 회로 보드 테스트 지그 장치
IE37320L (en) Telecommunications network
JPH0435940B2 (ja)
KR0183924B1 (ko) 데이터 채널 루프백 시험장치
JP3262284B2 (ja) 半導体試験装置
JPH02158254A (ja) Isdn交換機の常時導通監視回路
JPS6253058A (ja) デイジタル擬似端末の構成法
JPH0294751A (ja) Isdn加入者線試験方式
JPH0583376A (ja) 加入者試験接続方式
JPS63316544A (ja) デ−タ通信試験方式
Bishop et al. Channel selection in Highgate Wood electronic telephone exchange
JPH043558A (ja) 加入者回線試験方式
JPS62131688A (ja) 時分割電子交換機の自己診断装置
CZ210795A3 (en) Apparatus for controlling a cable network with testing an order-wire circuit and subscriber's line user-
JPH05300120A (ja) ディジタル通信システムにおける装置間接続の確認方法
JPS61258598A (ja) 診断方式
JPS63257358A (ja) 試験制御回路