JPH0547996A - Fail-safe semiconductor element - Google Patents

Fail-safe semiconductor element

Info

Publication number
JPH0547996A
JPH0547996A JP19916791A JP19916791A JPH0547996A JP H0547996 A JPH0547996 A JP H0547996A JP 19916791 A JP19916791 A JP 19916791A JP 19916791 A JP19916791 A JP 19916791A JP H0547996 A JPH0547996 A JP H0547996A
Authority
JP
Japan
Prior art keywords
output
fail
heat
transistor
safe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19916791A
Other languages
Japanese (ja)
Other versions
JP2890075B2 (en
Inventor
Norihiro Asada
規裕 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP19916791A priority Critical patent/JP2890075B2/en
Publication of JPH0547996A publication Critical patent/JPH0547996A/en
Application granted granted Critical
Publication of JP2890075B2 publication Critical patent/JP2890075B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To enhance fail safe properties, to reduce the cost and the size. CONSTITUTION:In the case where heat is absorbed by a Peltier element 5 when a fail-safe transistor 10, etc., inputs an output allowance signal and an output signal '1' is output from a controller when the transistor 10 does not input the signal, a temperature fuse 3 of a wiring for inputting/outputting a current of the transistor 10 is melted at a normal operating temperature of the transistor 10.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、安全が確認されない時
に出力を発生しないフェールセーフな処理を行うフェー
ルセーフ半導体素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fail-safe semiconductor device that performs fail-safe processing that does not generate output when safety is not confirmed.

【0002】[0002]

【従来の技術】従来、安全を確保する為にはフェールセ
ーフな処理が要求される。特に鉄道等においてはこのよ
うなフェールセーフ性が要求される。このようにフェー
ルセーフ性が要求される分野における出力装置では、例
えばアクチュエータの電源等のように、アクチュエータ
が誤動作しても安全は確保されているという出力許可信
号があってはじめて信号が出力されるように構成するこ
とが必要である。
2. Description of the Related Art Conventionally, fail-safe processing is required to ensure safety. Especially in railways, such a fail-safe property is required. In the output device in the field where fail-safety is required, a signal is output only when there is an output permission signal indicating that safety is ensured even if the actuator malfunctions, such as a power source for the actuator. Need to be configured.

【0003】[0003]

【発明が解決しようとする課題】ところで、従来の半導
体素子、例えばトランジスタ、SSR(ソリッドステー
トリレー)、サイリスタ等のディスクリート素子、及び
これらを集積化したハイブリッドIC、及びその他の集
積回路等では、万が一、短絡故障が発生した時に、出力
許可信号がないにもかかわらず出力を生じる可能性があ
る為、このような半導体素子をフェールセーフな出力装
置に使用する場合には、出力許可信号と出力結果を照合
してチェックするようにしている。さらにこのチェック
機能を有する照合回路においても、フェールセーフ性を
備える為に例えば1つのANDゲートを構成するのに数
多くの半導体素子を必要とし、回路構成が複雑となる。
また万が一、出力用半導体素子が短絡故障を起こした場
合、最終的にはその出力用半導体素子の供給電源をフェ
ールセーフ特性を有する機械式のリレーによって切り離
し、通電を遮断してフェールセーフ性を保証するように
しているが、このような機械式のリレーは、制作が容易
ではなく大量生産をするのが難しい為、高価であり、小
型化出来ないおそれがあった。
By the way, in the case of conventional semiconductor devices such as transistors, discrete devices such as SSRs (solid state relays) and thyristors, and hybrid ICs in which these are integrated, and other integrated circuits, by any chance. When a short-circuit fault occurs, an output may occur even if there is no output enable signal.Therefore, when using such a semiconductor device in a fail-safe output device, the output enable signal and output result Is checked by checking. Further, even in the collating circuit having the check function, a large number of semiconductor elements are required to configure, for example, one AND gate in order to provide fail-safe property, and the circuit configuration becomes complicated.
In the unlikely event that the output semiconductor element has a short circuit failure, the power supply to the output semiconductor element is finally cut off by a mechanical relay with fail-safe characteristics, and the power is cut off to guarantee fail-safety. However, since such a mechanical relay is not easy to manufacture and it is difficult to mass-produce it, it is expensive and may not be downsized.

【0004】本発明ではこのような従来の課題に鑑みて
なされたもので、機械式のリレーを用いずに、簡便かつ
小型化を可能にするフェールセーフ回路を構成出来るフ
ェールセーフ半導体素子を提供することを目的とする。
The present invention has been made in view of the above conventional problems, and provides a fail-safe semiconductor element which can constitute a fail-safe circuit which is simple and can be miniaturized without using a mechanical relay. The purpose is to

【0005】[0005]

【課題を解決するための手段】このため本発明は、半導
体素子のヒートシンクに密着し、安全が確認された時に
のみ入力される出力許可信号で電気エネルギが印加され
て吸熱する吸熱手段と、前記半導体素子の通電線であっ
て、半導体素子の通常の動作温度より低く吸熱手段の吸
熱動作時の温度よりも高い所定温度で断線する断線手段
と、を備えるようにした。
Therefore, according to the present invention, there is provided heat absorbing means which is in close contact with a heat sink of a semiconductor element and which absorbs heat when electric energy is applied by an output permission signal inputted only when safety is confirmed. And a disconnection means for disconnecting at a predetermined temperature which is a current-carrying wire of the semiconductor element and which is lower than a normal operating temperature of the semiconductor element and higher than a temperature at the time of the heat absorbing operation of the heat absorbing means.

【0006】[0006]

【作用】上記の構成によれば、安全が確認された時、出
力許可信号が入力されて吸熱手段に電気エネルギが印加
され、吸熱手段によりヒートシンクを介して半導体素子
が吸熱され、半導体素子は、通常の動作温度、即ち吸熱
されていない時に通電された場合の発熱温度未満となり
正常に動作する。出力許可信号が入力されなかった時、
吸熱手段に電気エネルギが印加されなくなり、吸熱手段
の吸熱動作が停止し、半導体素子の温度は、半導体素子
に通電された場合の通常の動作温度となる。この為、断
線手段である半導体素子の通電線が断線し、半導体素子
への通電が遮断される。これにより出力許可信号がある
時のみ半導体素子から出力発生させることが出来るよう
になる。
According to the above structure, when safety is confirmed, the output permission signal is input and electric energy is applied to the heat absorbing means, and the semiconductor element absorbs heat through the heat sink by the heat absorbing means. The temperature becomes lower than the normal operating temperature, that is, the temperature at which heat is generated when electricity is applied when heat is not being absorbed, and normal operation is performed. When the output permission signal is not input,
The electric energy is not applied to the heat absorbing means, the heat absorbing operation of the heat absorbing means is stopped, and the temperature of the semiconductor element becomes a normal operating temperature when the semiconductor element is energized. Therefore, the current-carrying wire of the semiconductor element, which is the disconnection means, is broken, and the power supply to the semiconductor element is cut off. This allows the semiconductor device to generate an output only when there is an output enable signal.

【0007】[0007]

【実施例】以下、本発明の一実施例を図1〜5に基づい
て説明する。本実施例のフェールセーフ半導体素子であ
るトランジスタ10を示す図1において、トランジスタ10
のチップ1は例えば銅等のヒートシンク2上に接合さ
れ、断線手段であり通電線である温度ヒューズ3で、例
えば銅等のリード4までボンディングされている。この
温度ヒューズ3は後述するようにトランジスタ10の通常
の動作温度未満で溶断するように設定されている。吸熱
手段であるペルチエ素子5は異種金属あるいは半導体が
接合され、通電されて接合面で吸熱あるいは発熱する素
子であり、図1ではp型半導体5a、n型半導体5b
は、導体を接合面5cとして接合している。p型半導体
5a、n型半導体5bは、接合面5cの反対端で、其々
電極となる導体5d、5eが形成され、ワイヤ6が両導
体5d、5eに其々配線されている。またペルチエ素子
5は接合面5c側で絶縁体7aを介してトランジスタ10
に密着し、導体5d 5eは絶縁体7bを介して放熱器
8に密着している。そして安全であると判断された時、
入力される出力許可信号「1」に基づいて接合面5cで
トランジスタ10の熱が吸熱されるように、ワイヤ6を介
してn型半導体5bを正極側にしてペルチエ素子5に電
気エネルギーを印加する。樹脂9はチップ1、ヒートシ
ンク2、温度ヒューズ3、リード4のボンディング部、
ペルチエ素子5をモールドし、放熱器8を樹脂9のモー
ルド外にしてペルチエ素子5で吸熱された熱を放熱器8
で放熱させる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. In FIG. 1 showing the transistor 10 which is the fail-safe semiconductor element of the present embodiment, the transistor 10
The chip 1 is bonded to a heat sink 2 made of, for example, copper, and is also bonded to a lead 4 made of, for example, copper by a thermal fuse 3 which is a disconnecting means and a current-carrying wire. The thermal fuse 3 is set to blow at a temperature lower than the normal operating temperature of the transistor 10 as described later. The Peltier element 5, which is a heat-absorbing means, is an element in which dissimilar metals or semiconductors are bonded and which is energized to absorb or generate heat at the bonding surface. In FIG. 1, the p-type semiconductor 5a and the n-type semiconductor 5b are used.
Joins the conductor as the joining surface 5c. The p-type semiconductor 5a and the n-type semiconductor 5b have conductors 5d and 5e serving as electrodes respectively formed at the opposite ends of the joint surface 5c, and a wire 6 is wired to both conductors 5d and 5e. In addition, the Peltier element 5 has a transistor 10 on the joint surface 5c side through an insulator 7a.
The conductors 5d and 5e are in close contact with the radiator 8 via the insulator 7b. And when it is judged safe,
Electric energy is applied to the Peltier element 5 via the wire 6 with the n-type semiconductor 5b at the positive electrode side so that the heat of the transistor 10 is absorbed by the junction surface 5c based on the input output permission signal "1". .. The resin 9 is a chip 1, a heat sink 2, a thermal fuse 3, a bonding portion of the leads 4,
The Peltier element 5 is molded, the radiator 8 is outside the mold of the resin 9, and the heat absorbed by the Peltier element 5 is removed by the radiator 8
Dissipate heat with.

【0008】次にこのフェールセーフなトランジスタ10
を用いて構成された図2のフェールセーフ回路について
説明する。図2において、アクチュエータ11は破線で示
す領域Aの範囲内で動作する。センサ12はこの領域Aに
おいて例えば人等の存在の有無を検知し、人が存在して
いない時は安全と判断して出力許可信号「1」を出力す
る。前述のフェールセーフなトランジスタ10を用いたA
ND回路13はセンサ12の信号とコントローラ14から出力
された出力信号と、を入力し、両信号の論理積を出力す
るものであり、センサ12からの信号が出力許可信号
「1」である時は、コントラーラ14の出力信号をそのま
ま出力し、出力許可信号「1」が出力されていない時
は、出力信号のアクチュエータ11への出力を遮断する。
アクチュエータ11は、センサ12から出力許可信号「1」
が出力されている時、AND回路13から出力されたコン
トローラ14の出力信号に基づいて動作する。
Next, this fail-safe transistor 10
The fail-safe circuit of FIG. 2 configured by using will be described. In FIG. 2, the actuator 11 operates within the area A indicated by the broken line. The sensor 12 detects the presence / absence of a person or the like in the area A, and when the person does not exist, determines that it is safe and outputs the output permission signal "1". A using the fail-safe transistor 10 described above
The ND circuit 13 inputs the signal of the sensor 12 and the output signal output from the controller 14 and outputs a logical product of both signals. When the signal from the sensor 12 is the output permission signal "1" Outputs the output signal of the controller 14 as it is, and cuts off the output signal to the actuator 11 when the output permission signal "1" is not output.
The actuator 11 outputs the output permission signal “1” from the sensor 12.
Is output, it operates based on the output signal of the controller 14 output from the AND circuit 13.

【0009】次に動作を説明する。センサ12により領域
Aに人が存在していない時、出力許可信号「1」がペル
チエ素子5に入力される。出力許可信号「1」が入力さ
れた時、ペルチエ素子5には、ヒートシンク2に密着し
ている接合面5cでトランジスタ10を吸熱するように、
ワイヤ6を介して通電される。そしてペルチエ素子5の
熱は放熱器8または外気等を介して放熱されている。図
3のように、温度ヒューズ3の溶断温度t0 の設定は、
温度t1 を吸熱時のトランジスタ10の温度、温度t2
ペルチエ素子5が吸熱しない時にトランジスタ10に通電
された場合の発熱温度である通常の動作温度として、t
1 <t0 <t2 とする。コントローラ14から出力信号が
出力されるとトランジスタ10は発熱するが、ペルチエ素
子5の吸熱反応によってトランジスタ10のチップ1の温
度は温度ヒューズ3の溶断する温度t0 未満に維持され
るので、トランジスタ10は正常に動作し、コントローラ
14からの出力信号「1」はそのまま出力される。
Next, the operation will be described. When no person is present in the area A by the sensor 12, the output permission signal “1” is input to the Peltier element 5. When the output permission signal "1" is input, the Peltier element 5 absorbs heat from the transistor 10 at the joint surface 5c that is in close contact with the heat sink 2.
It is energized via the wire 6. The heat of the Peltier element 5 is radiated through the radiator 8 or the outside air. As shown in FIG. 3, the setting of the fusing temperature t 0 of the thermal fuse 3 is
The temperature t 1 is the temperature of the transistor 10 when absorbing heat, and the temperature t 2 is the normal operating temperature that is the heat generation temperature when the transistor 10 is energized when the Peltier element 5 does not absorb heat.
1 <t 0 <t 2 . When the output signal is output from the controller 14, the transistor 10 generates heat, but the endothermic reaction of the Peltier element 5 maintains the temperature of the chip 1 of the transistor 10 below the temperature t 0 at which the thermal fuse 3 melts. Is working fine, controller
The output signal "1" from 14 is output as it is.

【0010】センサ12により領域Aに人の存在が検知さ
れた時、センサ12から出力許可信号「1」が出力され
ず、ペルチエ素子5への通電が停止し、ペルチエ素子5
の吸熱動作も停止している。この時誤ってコントローラ
14から出力信号「1」が出力されると、トランジスタ10
のチップ1の温度は吸熱動作が停止しているので、発熱
により温度ヒューズ3の溶断する温度t0 を越えて通常
の動作温度t2 となる。その為温度ヒューズ3は溶断し
てトランジスタ10は断線故障状態となり、トランジスタ
10のチップ1への通電が停止する。したがってこの時コ
ントローラ14から誤って出力信号「1」が出力されても
トランジスタ10の通電が遮断されるので出力信号「1」
はアクチュエータ11へ出力されず、フェールセーフ性が
維持される。
When the sensor 12 detects the presence of a person in the area A, the sensor 12 does not output the output permission signal "1", and the energization to the Peltier element 5 is stopped, and the Peltier element 5 is stopped.
The heat absorption operation of is also stopped. At this time the controller
When the output signal “1” is output from 14, the transistor 10
Since the endothermic operation of the chip 1 is stopped, the temperature of the chip 1 exceeds the temperature t 0 at which the thermal fuse 3 melts due to heat generation and becomes the normal operating temperature t 2 . Therefore, the thermal fuse 3 is blown and the transistor 10 is in a disconnection failure state.
Power supply to chip 1 of 10 stops. Therefore, even if the output signal "1" is erroneously output from the controller 14 at this time, the energization of the transistor 10 is cut off.
Is not output to the actuator 11, and the fail-safe property is maintained.

【0011】またトランジスタ10は出力許可信号がない
時に誤って出力が発生した場合には、自ら出力を遮断す
る構造であり、断線故障モードのみ存在して短絡故障モ
ードの存在しない非対称故障素子である為、さらにフェ
ールセーフ性を高めることが出来る。かかる構成によれ
ば、フェールセーフなトランジスタ10等を、出力許可信
号が入力されている時はペルチエ素子5で吸熱し、出力
許可信号が入力されていない時にコントローラ14から出
力信号「1」が出力された場合、トランジスタ10の正常
動作温度でトランジスタ10の電流入出力用配線である温
度ヒューズ3を溶断する構成とすることにより、安全が
確認された時のみトランジスタ10の通電を許可する構成
とすることが出来る。またトランジスタ10が自ら出力を
遮断する構造であり断線故障のみ存在する非対称故障素
子であるので、フェールセーフ性が高められる。そし
て、従来、使用されてきたフェールセーフ機能を有する
高価な機械式リレーに置き換えることが出来、半導体チ
ップのパッケージの中にこのような機能が単純化されて
収納された構成となるので、小型化を実現してさらに価
格を低減することが出来、特にフェールセーフ処理が要
求される分野において、既存のシステムの置き換え、あ
るいは新しいシステムの構築にも用いることが出来、極
めて有用である。
Further, the transistor 10 has a structure in which, when an output is erroneously generated when there is no output enable signal, the output is cut off by itself, and is an asymmetrical fault element in which only a disconnection fault mode exists and no short-circuit fault mode exists. Therefore, the fail-safe property can be further enhanced. According to this configuration, the fail-safe transistor 10 or the like absorbs heat by the Peltier element 5 when the output permission signal is input, and outputs the output signal “1” from the controller 14 when the output permission signal is not input. In such a case, the temperature fuse 3 which is the current input / output wiring of the transistor 10 is blown at the normal operating temperature of the transistor 10 so that the transistor 10 can be energized only when safety is confirmed. You can Further, since the transistor 10 is a structure that cuts off the output by itself and is an asymmetrical fault element in which only a disconnection fault exists, fail-safe property is enhanced. In addition, it can be replaced with an expensive mechanical relay that has a fail-safe function that has been used in the past, and the function is simplified and stored in the package of the semiconductor chip. It is extremely useful because it can be used for replacing an existing system or constructing a new system, especially in a field where fail-safe processing is required.

【0012】尚、本実施例ではペルチエ素子5を樹脂7
でモールドしたが、図4のようにペルチエ素子5を一般
市販品である樹脂モールドタイプのトランジスタのヒー
トシンク2に絶縁物等を介して密着させるようにしても
よい。このようにすることにより、トランジスタ10が破
損してトランジスタ10を交換しても、非常に高価なペル
チエ素子5をまた使用できる。
In this embodiment, the Peltier element 5 is made of resin 7.
However, as shown in FIG. 4, the Peltier element 5 may be adhered to the heat sink 2 of a resin mold type transistor which is a commercially available product through an insulator or the like. By doing so, even if the transistor 10 is damaged and the transistor 10 is replaced, the very expensive Peltier element 5 can be used again.

【0013】また、ペルチエ素子5を図5のように構成
してもよい。図5の構成は、例えばステンレス等の金属
パッケージ21にペルチエ素子5を収納したものである。
ここで、金属パッケージ21aを接合面5cに密着させ、
金属パッケージ21bを絶縁体7bを介して導体5d、5
eに密着させ、金属パッケージ21a、21bが其々吸熱
側、発熱側となる為、断熱材22で其々の間を断熱する。
そしてこの断熱材22に、ペルチエ素子5の半導体5a、
5bに配線しているワイヤ6を貫通させる。この金属パ
ッケージ21を、吸熱側の金属パッケージ21aをヒートシ
ンクにして、絶縁物等を介して密着させる。このように
構成することにより、ペルチエ素子5の交換が非常に容
易となる。
The Peltier element 5 may be constructed as shown in FIG. In the configuration of FIG. 5, the Peltier element 5 is housed in a metal package 21 such as stainless steel.
Here, the metal package 21a is closely attached to the joint surface 5c,
The metal package 21b is connected to the conductors 5d, 5 via the insulator 7b.
Since the metal packages 21a and 21b are on the heat absorption side and the heat generation side, respectively, they are heat-insulated between them by the heat insulating material 22.
Then, in this heat insulating material 22, the semiconductor 5a of the Peltier element 5,
The wire 6 wired in 5b is penetrated. This metal package 21 is adhered to the metal package 21a on the heat absorption side with an insulator or the like as a heat sink. With this configuration, replacement of the Peltier element 5 becomes extremely easy.

【0014】[0014]

【発明の効果】以上説明したように本発明によれば、安
全が確認されて出力許可信号が出力されている時、半導
体素子を吸熱し、出力許可信号が出力されていない時、
吸熱動作を停止し、この時誤って半導体素子に通電され
れば半導体素子の通電線を断線させることにより、安全
が確認された時のみ半導体素子への通電を許可すること
が出来る。また半導体素子が断線故障モードだけが存在
する非対称故障素子とすることによりフェールセーフ性
を高めることが出来、従来、煩雑な構造であったフェー
ルセーフ機能を有するものに置き換えることが出来、パ
ッケージの中にフェールセーフチェック機能が収納され
た半導体素子として、小型化を実現することが出来、さ
らに価格も低減する。
As described above, according to the present invention, when safety is confirmed and the output permission signal is output, the semiconductor element absorbs heat, and when the output permission signal is not output,
By stopping the heat absorption operation and disconnecting the conducting wire of the semiconductor element if the semiconductor element is energized by mistake at this time, energization of the semiconductor element can be permitted only when safety is confirmed. In addition, the semiconductor element can be improved to fail-safe by making it an asymmetrical failure element in which only the disconnection failure mode exists, and it can be replaced with one having a fail-safe function which was a complicated structure in the past. As a semiconductor device with a fail-safe check function stored in, it is possible to realize miniaturization and further reduce the price.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す回路図FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】図1の半導体素子を示す断面図FIG. 2 is a sectional view showing the semiconductor device of FIG.

【図3】図2の半導体の動作温度の説明図FIG. 3 is an explanatory diagram of an operating temperature of the semiconductor of FIG.

【図4】フェールセーフ半導体素子の別の構成図FIG. 4 is another configuration diagram of the fail-safe semiconductor device.

【図5】フェールセーフ半導体素子の別の構成図FIG. 5 is another configuration diagram of the fail-safe semiconductor device.

【符号の説明】[Explanation of symbols]

1 チップ 2 ヒートシンク 3 温度ヒューズ 5 ペルチエ素子 5a p型半導体 5b n型半導体 11 アクチュエータ 12 センサ 13 AND回路 14 コントローラ 21 金属パッケージ 22 断熱材 1 chip 2 heat sink 3 thermal fuse 5 Peltier element 5a p-type semiconductor 5b n-type semiconductor 11 actuator 12 sensor 13 AND circuit 14 controller 21 metal package 22 heat insulating material

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体素子のヒートシンクに密着し、安全
が確認された時にのみ入力される出力許可信号で電気エ
ネルギが印加されて吸熱する吸熱手段と、 前記半導体素子の通電線であって、半導体素子の通常の
動作温度より低く吸熱手段の吸熱動作時の温度よりも高
い所定温度で断線する断線手段と、 を備えたことを特徴とするフェールセーフ半導体素子。
1. A heat absorbing means, which is in close contact with a heat sink of a semiconductor element and absorbs heat when electric energy is applied by an output permission signal input only when safety is confirmed; A fail-safe semiconductor device, comprising: a disconnecting device that disconnects at a predetermined temperature lower than a normal operating temperature of the device and higher than a temperature of the heat absorbing device during the heat absorbing operation.
JP19916791A 1991-08-08 1991-08-08 Fail-safe semiconductor device Expired - Lifetime JP2890075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19916791A JP2890075B2 (en) 1991-08-08 1991-08-08 Fail-safe semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19916791A JP2890075B2 (en) 1991-08-08 1991-08-08 Fail-safe semiconductor device

Publications (2)

Publication Number Publication Date
JPH0547996A true JPH0547996A (en) 1993-02-26
JP2890075B2 JP2890075B2 (en) 1999-05-10

Family

ID=16403274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19916791A Expired - Lifetime JP2890075B2 (en) 1991-08-08 1991-08-08 Fail-safe semiconductor device

Country Status (1)

Country Link
JP (1) JP2890075B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815921A (en) * 1994-01-26 1998-10-06 Sun Microsystems, Inc. Electronic package cooling system and heat sink with heat transfer assembly
US5895964A (en) * 1993-06-30 1999-04-20 Pioneer Electronic Corporation Thermoelectric cooling system
US5921087A (en) * 1997-04-22 1999-07-13 Intel Corporation Method and apparatus for cooling integrated circuits using a thermoelectric module
US6029742A (en) * 1994-01-26 2000-02-29 Sun Microsystems, Inc. Heat exchanger for electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895964A (en) * 1993-06-30 1999-04-20 Pioneer Electronic Corporation Thermoelectric cooling system
US5815921A (en) * 1994-01-26 1998-10-06 Sun Microsystems, Inc. Electronic package cooling system and heat sink with heat transfer assembly
US6029742A (en) * 1994-01-26 2000-02-29 Sun Microsystems, Inc. Heat exchanger for electronic equipment
US5921087A (en) * 1997-04-22 1999-07-13 Intel Corporation Method and apparatus for cooling integrated circuits using a thermoelectric module

Also Published As

Publication number Publication date
JP2890075B2 (en) 1999-05-10

Similar Documents

Publication Publication Date Title
JP2008235502A (en) Resin-sealed semiconductor device
US11056408B2 (en) Power semiconductor device with active short circuit failure mode
CN110998777B (en) Power conversion device
JP6824422B2 (en) Power converter
US7742269B2 (en) Circuit breaker
JP5781185B1 (en) Resin-sealed semiconductor device
JP2890075B2 (en) Fail-safe semiconductor device
JP2008118010A (en) Semiconductor device
JP6905356B2 (en) Power semiconductor module
JP2009218275A (en) Semiconductor device, and inverter system having the semiconductor device
KR920001401B1 (en) Semiconductor device
JPH0734457B2 (en) Semiconductor device
CN107112312B (en) Power semiconductor module with short-circuit fault mode
JP6869309B2 (en) Power converter and power converter integrated rotary electric machine
JP2018182220A (en) Electric power conversion device
JP3019679B2 (en) Internal wiring structure of semiconductor device
JP3991581B2 (en) SSR
JP2005123516A (en) Capacitor module having fuse function
JPH03214657A (en) Module element
WO2024038640A1 (en) Semiconductor dc breaker and semiconductor module
WO2021172355A1 (en) Semiconductor device and semiconductor system
JP2022128838A (en) Power supply device
JPH053623A (en) Fail safe semiconductor device
US20040257146A1 (en) Transistor structure with thermal protection
JP2005340404A (en) Semiconductor device