JPH0547007B2 - - Google Patents

Info

Publication number
JPH0547007B2
JPH0547007B2 JP3480585A JP3480585A JPH0547007B2 JP H0547007 B2 JPH0547007 B2 JP H0547007B2 JP 3480585 A JP3480585 A JP 3480585A JP 3480585 A JP3480585 A JP 3480585A JP H0547007 B2 JPH0547007 B2 JP H0547007B2
Authority
JP
Japan
Prior art keywords
transistor
output
voltage
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3480585A
Other languages
Japanese (ja)
Other versions
JPS61194922A (en
Inventor
Kazunori Yamate
Teruo Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3480585A priority Critical patent/JPS61194922A/en
Publication of JPS61194922A publication Critical patent/JPS61194922A/en
Publication of JPH0547007B2 publication Critical patent/JPH0547007B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は出力段エミツタフオロア出力を直流成
分カツト用の微分回路を介して出力するように構
成された音声回路における電源オン時における不
要な雑音を除去できるミユート装置に関する。
[Detailed Description of the Invention] Industrial Application Field The present invention can remove unnecessary noise when the power is turned on in an audio circuit configured to output the output stage emitter follower output via a differentiation circuit for cutting DC components. Concerning the Miyuto device.

従来の技術 一般にラジオ受信機やテレビジヨン受像機の音
声モニター出力段1は第3図に示す様にエミツタ
フオロア形で出力されており、直流カツトのため
にコンデンサ2と抵抗3で構成される微分回路4
を通してモニター出力5となり、これが外部機器
6に接続されている。
2. Description of the Related Art In general, the audio monitor output stage 1 of a radio receiver or television receiver is output in an emitter follower type as shown in Fig. 3, and a differentiating circuit consisting of a capacitor 2 and a resistor 3 to cut direct current. 4
A monitor output 5 is provided through the monitor output 5, which is connected to an external device 6.

この様な音声回路出力段のDCカツトの方法に
おいては、電源電圧がオンされる時に、第4図a
の様に電源電圧の立上り波形を仮定すると、出力
段1のトランジスタ7のエミツタ出力の直流電圧
の立上りは第4図bのようになり、これが微分回
路4に入力される。そのため、電源電圧立上り時
のモニター出力5の波形は第4図cの様な波形と
なり、立上りはE・e-t/CRに従つた波形となる。
但し、Eはトランジスタ7のエミツタ定常直流電
圧、Cはコンデンサ2の容量、Rは抵抗3の抵抗
値、tは時間である。
In such a DC cut method of the audio circuit output stage, when the power supply voltage is turned on, the
Assuming a rising waveform of the power supply voltage as shown in FIG. Therefore, the waveform of the monitor output 5 when the power supply voltage rises is as shown in FIG. 4c, and the rise is a waveform in accordance with E·e -t/CR .
However, E is the emitter steady DC voltage of the transistor 7, C is the capacitance of the capacitor 2, R is the resistance value of the resistor 3, and t is time.

よつて、この様な電源電圧立上り時に第4図c
のような信号が接続外部機器6に入力されると、
第4図cの信号のレベルは外部機器6の入力レベ
ルに対して過入力となる。
Therefore, when the power supply voltage rises like this, Fig. 4c
When a signal like this is input to the connected external device 6,
The level of the signal shown in FIG. 4c exceeds the input level of the external device 6.

例えば、ステレオアンプの外部補助入力に出力
5を接続すると、ステレオアンプの電源が既に入
つており、ステレオアンプのボリユームがしぼり
きれていない状態において、出力段1を有するラ
ジオ受信機やTV受像機の電源電圧をオン/オフ
した場合には、電源オン時に第4図cの信号がス
テレオアンプに入力されるため、ステレオアンプ
に接続されたスピーカから不要な大きな音を発生
したり、スピーカのボイスコイルを焼き切ると言
う問題がある。
For example, if you connect output 5 to the external auxiliary input of a stereo amplifier, the power of the stereo amplifier is already turned on and the volume of the stereo amplifier has not been turned down completely. When the power supply voltage is turned on and off, the signal shown in Figure 4c is input to the stereo amplifier when the power is turned on, which may cause unnecessary loud sounds to be generated from the speakers connected to the stereo amplifier, or the speaker's voice coil may be damaged. There is a problem with burning out.

発明が解決しようとする問題点 このような従来の音声回路には、電源オン時の
雑音を除去する手段が何ら設けられていないた
め、使用者に不快感を与えたり、外部機器の破損
の原因となつている。
Problems to be Solved by the Invention These conventional audio circuits are not equipped with any means to remove noise when the power is turned on, which may cause discomfort to the user or cause damage to external equipment. It is becoming.

本発明は電源オン時の雑音を除去できるミユー
ト装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a mute device that can eliminate noise when the power is turned on.

問題点を解決するための手段 本発明のミユート装置は、主力段エミツタフオ
ロア出力を微分回路を介して出力するよう構成す
ると共に、前記出力段の電源電圧を抵抗と前記電
源電圧に対して順方向のダイオードとの直列回路
に印加し、前記抵抗の一端とダイオードの一端と
の接続点を第1のトランジスタのベースに接続
し、第1のトランジスタのエミツタを前記ダイオ
ードの他端に接続し、第2のトランジスタのベー
スとコレクタおよび第3のトランジスタのベース
を互いに接続して第1のトランジスタのコレクタ
に接続し、第2、第3のトランジスタの両エミツ
タを前記抵抗の他端に接続し、第3のトランジス
タのコレクタを前記微分回路の入力に接続し、第
3のトランジスタのコレクタ電位Vsをコンパレ
ータで基準設定電位Vrと比較してVs≧Vrを検出
してフリツプフロツプをセツトし、前記フリツプ
フロツプのセツト出力を第4のトランジスタのベ
ースに接続してVs≧Vrの状態でコレクターエミ
ツタ間を導通させ、第4のトランジスタのコレク
タを第1のトランジスタのベースに接続し、第4
のトランジスタのエミツタを第1のトランジスタ
のエミツタに接続し、前記出力段の入力に前記フ
リツプフロツプのセツト出力で制御されるスイツ
チを介して信号を印加し、このスイツチをVs≧
Vrを導通するようにしたことを特徴とする。
Means for Solving the Problems The mute device of the present invention is configured to output the main stage emitter follower output via a differentiating circuit, and the power supply voltage of the output stage is controlled by a resistor and a forward direction relative to the power supply voltage. A voltage is applied to a series circuit with a diode, a connection point between one end of the resistor and one end of the diode is connected to the base of the first transistor, an emitter of the first transistor is connected to the other end of the diode, and a second The bases and collectors of the transistors and the base of the third transistor are connected to each other and to the collector of the first transistor, both emitters of the second and third transistors are connected to the other end of the resistor, The collector of the third transistor is connected to the input of the differentiating circuit, the collector potential Vs of the third transistor is compared with the reference setting potential Vr by a comparator, and when Vs≧Vr is detected, the flip-flop is set, and the set output of the flip-flop is set. is connected to the base of the fourth transistor to conduct between the collector and emitter in a state of Vs≧Vr, the collector of the fourth transistor is connected to the base of the first transistor, and the fourth transistor is connected to the base of the first transistor.
The emitter of the first transistor is connected to the emitter of the first transistor, and a signal is applied to the input of the output stage via a switch controlled by the set output of the flip-flop, and this switch is set to Vs≧
It is characterized by making Vr conductive.

作 用 この構成により、出力段(エミツタフロワ)の
電源電圧及びバイアス回路の電圧を電源電圧の立
上りと同一にせず、まず、電源電圧がオンされた
時に第3のトランジスタを介して微分回路のコン
デンサを充電する。このためコンデンサの端子電
圧が徐々に増加して、コンデンサが急速に充電さ
れないので不要な微分出力が発生しない。次に、
コンデンサが基準設定電圧としての前記出力段
(エミツターフオロワーのエミツタDC電圧)電圧
になつた時に、コンデンサの充電を終了して信号
ライン出力段に接続する事により、不要信号を出
力せずに本来の信号を出力する事ができる。
Effect With this configuration, the power supply voltage of the output stage (emitter floor) and the voltage of the bias circuit are not made the same as the rise of the power supply voltage, and first, when the power supply voltage is turned on, the capacitor of the differentiating circuit is connected via the third transistor. Charge. Therefore, the terminal voltage of the capacitor gradually increases and the capacitor is not charged rapidly, so that no unnecessary differential output is generated. next,
When the capacitor reaches the voltage of the output stage (the emitter DC voltage of the emitter follower) as the reference setting voltage, the capacitor is stopped charging and connected to the signal line output stage, thereby eliminating the need to output unnecessary signals. It is possible to output the original signal.

実施例 以下、本発明の一実施例を第1図と第2図に基
づいて説明する。
Embodiment An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図はテレビジヨン受像機の音声モニター回
路用週集積回路8にミユート装置を組込んだ様子
を示す。なお、第3図と同様の作用を成するもの
には同一符号を付けてその詳細な説明を省く。
FIG. 1 shows how a mute device is incorporated into an integrated circuit 8 for an audio monitor circuit of a television receiver. Components having the same functions as those in FIG. 3 are designated by the same reference numerals, and detailed explanation thereof will be omitted.

ミユート装置の回路構成は、出力段1の電源電
圧を抵抗9と前記電源電圧に対しては順方向のダ
イオード10との力列回路に印加し、前記抵抗9
の一端J1とダイオード10の一端J2との接続点P1
を第1のトランジスタTr1のベースに接続し、第
1のトランジスタTr1のエミツタを前記ダイオー
ド10の他端J3に接続し、第2のトランジスタ
Tr2のベースとコレクタおよび第3のトランジス
タTr3のベースを互いに接続して第1のトランジ
スタTr1のコレクタに接続し、第2、第3のトラ
ンジスタTr2,Tr3の両エミツタを前記抵抗9の
他端J4に接続し、第3のトランジスタTr3のコレ
クタを微分回路4の入力に接続し、第3のトラン
ジウタTr3のコレクタ電位Vsをコンパレータ11
で基準設定電圧Vrと比較してVs≧Vrを検出して
フリツプフロツプ12をセツトし、フリツプフロ
ツプ12のセツト出力を第4のトランジスタTr4
のベースに接続してVs≧Vrの状態でコレクター
エミツタ間を導通させ、第4のトランジスタTr4
のコレクタを第1のトランジスタTr1のベースに
接続し、第4のトランジスタTr4のエミツタを第
1のトランジスタTr1のエミツタに接続し、前記
出力段1の入力に前記フリツプフロツプ12のセ
ツト出力Qで制御されるスイツチ13を介して信
号14を印加し、このスイツチ13をVs≧Vrで
導通するようにしたものである。
The circuit configuration of the miute device is such that the power supply voltage of the output stage 1 is applied to a force train circuit including a resistor 9 and a diode 10 in the forward direction with respect to the power supply voltage.
Connection point P 1 between one end J 1 of the diode 10 and one end J 2 of the diode 10
is connected to the base of the first transistor Tr 1 , the emitter of the first transistor Tr 1 is connected to the other end J 3 of the diode 10, and the second transistor Tr 1 is connected to the base of the first transistor Tr 1.
The base and collector of Tr 2 and the base of the third transistor Tr 3 are connected to each other and to the collector of the first transistor Tr 1 , and both emitters of the second and third transistors Tr 2 and Tr 3 are connected to the resistor. 9, the collector of the third transistor Tr 3 is connected to the input of the differentiating circuit 4, and the collector potential Vs of the third transistor Tr 3 is connected to the comparator 11 .
is compared with the reference setting voltage Vr to detect Vs≧Vr, set the flip-flop 12, and transfer the set output of the flip-flop 12 to the fourth transistor Tr 4
The fourth transistor Tr 4
The collector of the transistor Tr 1 is connected to the base of the first transistor Tr 1, the emitter of the fourth transistor Tr 4 is connected to the emitter of the first transistor Tr 1 , and the set output Q of the flip-flop 12 is connected to the input of the output stage 1. A signal 14 is applied through a switch 13 controlled by a switch 13, and the switch 13 is made conductive when Vs≧Vr.

このように構成したため、第2図aの様にテレ
ビジヨン受像機の電源がオンされた時抵抗9とダ
イオード10で決定される電流が流れる。第2、
第3のトランジスタTr2,Tr3によりカレントミ
ラー回路15が構成されており、定電流でカレン
トミラー回路15を動作させる。この時、フリツ
プフロツプ12は電源オン時にリセツト信号16
により、リセツトされているため、フリツプフロ
ツプ12出力Qは“L”レベルとなつており、第
4のトランジスタTr4はカツトオフしている。
又、出力段1のトランジスタ7はフリツプフロツ
プ12が“L”レベルの時、スイツチ13が開放
されているため、出力段1のトランジスタ7のベ
ースが開放になつており、トランジスタ7カツト
オフされている。この状態でカレントミラー回路
15よりの電流がコンデンサ2と抵抗3で構成さ
れる微分回路4を流れる。そのため、出力端子1
7の電圧は第2図bの様に徐々に上昇する。出力
端子17の電圧が上昇するにつれて、それが電圧
コンパレータ11に入力される。この電圧コンパ
レータ11の基準電圧値Vrは、トランジスタ7
のエミツタの定常電圧にセツトされているため、
電圧Vsが基準電圧値Vrに達すると、第2図eの
様にフリツプフロツプ12の出力Qが“H”レベ
ルに反転する。これによつてトランジスタTr4
オンするためカレントミラー回路15から電流が
流れなくなる。それと同時にスイツチ13がオン
して(信号+DC)である電圧14をトランジス
タ7のベースに印加されて出力端子17に信号が
出力される。
With this configuration, when the television receiver is turned on, a current determined by the resistor 9 and the diode 10 flows as shown in FIG. 2a. Second,
The third transistors Tr 2 and Tr 3 constitute a current mirror circuit 15, and the current mirror circuit 15 is operated with a constant current. At this time, the flip-flop 12 receives the reset signal 16 when the power is turned on.
Since the flip-flop 12 has been reset, the output Q of the flip-flop 12 is at the "L" level, and the fourth transistor Tr4 is cut off.
Further, since the switch 13 of the transistor 7 of the output stage 1 is open when the flip-flop 12 is at the "L" level, the base of the transistor 7 of the output stage 1 is open, and the transistor 7 is cut off. In this state, the current from the current mirror circuit 15 flows through the differentiating circuit 4 composed of the capacitor 2 and the resistor 3. Therefore, output terminal 1
The voltage at 7 gradually increases as shown in FIG. 2b. As the voltage at output terminal 17 increases, it is input to voltage comparator 11. The reference voltage value Vr of this voltage comparator 11 is determined by the transistor 7
Since it is set to the steady voltage of the emitter,
When the voltage Vs reaches the reference voltage value Vr, the output Q of the flip-flop 12 is inverted to the "H" level as shown in FIG. 2e. This turns on the transistor Tr 4 , so no current flows from the current mirror circuit 15. At the same time, switch 13 is turned on, voltage 14 (signal + DC) is applied to the base of transistor 7, and a signal is output to output terminal 17.

この様に本発明は、電源電圧がオンされた時、
微分回路4のコンデンサ2を定電流で充電されて
端子電圧が徐々に上昇するため、コンデンサ2と
抵抗3の交点P2の電圧は、第2図fの様に出力
される波形は小さい。そして、電圧Vsが基準設
定電圧値Vrに達すると、定電流がoffされて、ト
ランジスタ7のベースに(信号+DC)がかかつ
てトランジスタ7が動作する。この時、電圧Vr
とトランジスタ7のエミツタ電圧が等しくなつて
いるため、微分回路4では微分されず不要な信号
は出ないで、信号電圧14が出力され、コンデン
サ2でDC成分がカツトされて外部機器6に印加
される。
In this way, the present invention provides that when the power supply voltage is turned on,
Since the capacitor 2 of the differentiating circuit 4 is charged with a constant current and the terminal voltage gradually rises, the voltage at the intersection P2 between the capacitor 2 and the resistor 3 has a small waveform as shown in FIG. 2f. Then, when the voltage Vs reaches the reference setting voltage value Vr, the constant current is turned off and (signal +DC) is applied to the base of the transistor 7, causing the transistor 7 to operate. At this time, the voltage Vr
Since the emitter voltage of the transistor 7 and the voltage of the transistor 7 are equal, the signal voltage 14 is outputted without being differentiated by the differentiating circuit 4 and no unnecessary signals are output, and the DC component is cut by the capacitor 2 and applied to the external device 6. Ru.

なお、第1図では出力段1のトランジスタ7の
エミツタとアースとの間には抵抗18を介装した
が、これは電流源としても同様である。
In FIG. 1, a resistor 18 is interposed between the emitter of the transistor 7 of the output stage 1 and the ground, but this also applies to the current source.

以上のように、電源オン時ミユート装置は、電
源電圧オン時に不要な信号の発生を防止できる。
また、第1図に示す回路は集積回路化が可能の為
コストアツプを生じさせず、第1図の電圧Vs波
形を作る為のコンデンサとして、DCカツト用コ
ンデンサ2を供用しているのでコストアツプを生
じさせない。
As described above, the power-on mute device can prevent unnecessary signals from being generated when the power supply voltage is on.
In addition, the circuit shown in Figure 1 can be integrated into an integrated circuit, so there is no cost increase, and the DC cut capacitor 2 is used as a capacitor to create the voltage Vs waveform in Figure 1, so there is no cost increase. I won't let you.

発明の効果 以上説明のように本発明のミユート装置は、出
力段エミツタフオロア出力を微分回路を介して出
力するよう構成すると共に、電源オン時に前記微
分回路のコンデンサに定電流を開始して、この端
子電圧が基準設定値に達した特に出力段に信号を
印加するようにしたため、前記基準設定値を出力
段のエミツタフオロアトランジスタのエミツタ定
常直流電圧とすることによつて、電源オン時の不
要雑音の発生を防止できる。
Effects of the Invention As explained above, the mute device of the present invention is configured to output the output stage emitter follower output via a differentiating circuit, and when the power is turned on, a constant current is started to flow to the capacitor of the differentiating circuit, and this terminal Since a signal is applied especially to the output stage when the voltage reaches the reference setting value, by setting the reference setting value to the emitter steady DC voltage of the emitter follower transistor in the output stage, it is unnecessary to turn on the power. It is possible to prevent the generation of noise.

特にテレビ受像機やラジオ受信機のモニター出
力をステレオアンプの補助入力等々に接続し、ス
テレオアンプにスピーカを接続した使用形態にお
いて、ステレオアンプの電源を入れた状態でステ
レオランプのボリユームが十分にしぼりきれてな
い時にテレビ受像機やラジオ受信機の電源電圧を
on−offしてもモニター出力に発生する信号レベ
ルがひじように小さいため、不要な音がスピーカ
から発生せず、ステレオアンプの入力レベルに対
して過入力とならない為、スピーカに過入力が入
ると言う事がなくなり、ステレアアンプ及びスピ
ーカを、テレビ受像機やラジオ受信機をon−off
した時の異状信号から保護する事ができ、実用上
きわめて有利なものである。
Especially when the monitor output of a television receiver or radio receiver is connected to the auxiliary input of a stereo amplifier, etc., and speakers are connected to the stereo amplifier, the volume of the stereo lamp may be sufficiently reduced when the stereo amplifier is turned on. Check the power supply voltage of the TV receiver or radio receiver when the
Even when turned on and off, the signal level generated at the monitor output is as small as an elbow, so no unnecessary sound is generated from the speakers, and the input level does not exceed the input level of the stereo amplifier, so excessive input does not occur to the speakers. There is no need to turn on and off the stereo amplifier, speakers, TV receiver, or radio receiver.
This is extremely advantageous in practice, as it can protect against abnormal signals when

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成図、第2図は
第1図の要部波形図、第3図は従来のモニター出
力回路図、第4図は第3図の要部波形図である。 1……出力段、2……コンデンサ、3……抵
抗、4……微分回路、9……抵抗、10……ダイ
オード、11……電圧コンパレータ、12……フ
リツプフロツプ、13……スイツチ、15……カ
ーレントミラー回路、Tr1……第1トランジス
タ、Tr2……第2トランジスタ、Tr3……第3ト
ランジスタ、Tr4……第4トランジスタ。
Fig. 1 is a configuration diagram of an embodiment of the present invention, Fig. 2 is a waveform diagram of the main part of Fig. 1, Fig. 3 is a conventional monitor output circuit diagram, and Fig. 4 is a waveform diagram of the main part of Fig. 3. It is. 1... Output stage, 2... Capacitor, 3... Resistor, 4... Differential circuit, 9... Resistor, 10... Diode, 11... Voltage comparator, 12... Flip-flop, 13... Switch, 15... ...Current mirror circuit, Tr1 ...first transistor, Tr2 ...second transistor, Tr3 ...third transistor, Tr4 ...fourth transistor.

Claims (1)

【特許請求の範囲】 1 出力段エミツタフオロア出力を微分回路を介
して出力するよう構成すると共に、前記出力段の
電源電圧を抵抗と前記電源電圧に対して順方向の
ダイオードとの直列回路に印加し、前記抵抗の一
端とダイオードの一端との接続点を第1のトラン
ジスタのベースに接続し、第1のトランジスタの
エミツタを前記ダイオードの他端に接続し、第2
のトランジスタのベースとコレクタおよび第3の
トランジスタのベースを互いに接続して第1のト
ランジスタのコレクタに接続し、第2、第3のト
ランジスタの両エミツタを前記抵抗の他端に接続
し、第3のトランジスタのコレクタを前記微分回
路の入力に接続し、第3のトランジスタのコレク
タ電位Vsをコンパレータで基準設定電位Vrと比
較してVs≧Vrを検出してフリツプフロツプをセ
ツトし、前記フリツプフロツプのセツト出力を第
4のトランジスタのベースに接続してVs≧Vrの
状態でコレクターエミツタ間を導通させ、第4の
トランジスタのコレクタを第1のトランジスタの
ベースに接続し、第4のトランジスタのエミツタ
を第1のトランジスタのエミツタに接続し、前記
出力段の入力に前記フリツプフロツプのセツト出
力で制御されるスイツチを介して信号を印加し、
このスイツチをVs≧Vrで導通するようにしたミ
ユート装置。 2 基準設定電圧Vrを、出力段のエミツタフオ
ロアトランジスタの定常エミツタDC電圧に設定
したことを特徴とする特許請求の範囲第1項記載
のミユート装置。
[Claims] 1. The output stage emitter follower output is configured to be outputted via a differentiating circuit, and the power supply voltage of the output stage is applied to a series circuit of a resistor and a diode in the forward direction with respect to the power supply voltage. , a connection point between one end of the resistor and one end of the diode is connected to the base of a first transistor, an emitter of the first transistor is connected to the other end of the diode, and a second
The bases and collectors of the transistors and the base of the third transistor are connected to each other and to the collector of the first transistor, both emitters of the second and third transistors are connected to the other end of the resistor, The collector of the third transistor is connected to the input of the differentiating circuit, the collector potential Vs of the third transistor is compared with the reference setting potential Vr by a comparator, and when Vs≧Vr is detected, the flip-flop is set, and the set output of the flip-flop is set. is connected to the base of the fourth transistor to conduct between the collector and emitter in a state of Vs≧Vr, the collector of the fourth transistor is connected to the base of the first transistor, and the emitter of the fourth transistor is connected to the base of the fourth transistor. applying a signal to the input of the output stage via a switch controlled by the set output of the flip-flop;
A miute device that makes this switch conductive when Vs≧Vr. 2. The mute device according to claim 1, wherein the reference setting voltage Vr is set to a steady emitter DC voltage of an emitter follower transistor in the output stage.
JP3480585A 1985-02-22 1985-02-22 Muting device Granted JPS61194922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3480585A JPS61194922A (en) 1985-02-22 1985-02-22 Muting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3480585A JPS61194922A (en) 1985-02-22 1985-02-22 Muting device

Publications (2)

Publication Number Publication Date
JPS61194922A JPS61194922A (en) 1986-08-29
JPH0547007B2 true JPH0547007B2 (en) 1993-07-15

Family

ID=12424435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3480585A Granted JPS61194922A (en) 1985-02-22 1985-02-22 Muting device

Country Status (1)

Country Link
JP (1) JPS61194922A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4711993B2 (en) * 2007-03-30 2011-06-29 アイコム株式会社 Volume control circuit

Also Published As

Publication number Publication date
JPS61194922A (en) 1986-08-29

Similar Documents

Publication Publication Date Title
JP2733637B2 (en) Muting circuit
US4509022A (en) Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit
JPH0547007B2 (en)
US4112385A (en) Sound amplifier circuit
JPH08213849A (en) Audio mute circuit
JPH05176255A (en) Power supply
JPH0620167B2 (en) Spurious signal reduction circuit
JPS6339162B2 (en)
JP3254972B2 (en) Audio mute circuit
JPS643363B2 (en)
JPH0352023Y2 (en)
JPH024500Y2 (en)
JPH1175287A (en) Audio equipment
JPS6130328Y2 (en)
JPS6031298Y2 (en) Transient noise prevention circuit
JPH0526810Y2 (en)
KR940002970B1 (en) Shock sound preventing circuit
JPS6115619Y2 (en)
JPS6329293Y2 (en)
JPS61194923A (en) Muting device
JP2576113Y2 (en) DC power supply
JPS6247366B2 (en)
JPH05175768A (en) Audio amplifier circuit
JPS62281605A (en) Voice output amplifier circuit
JPH0814932B2 (en) Mute circuit