JPH0546390A - 電子計算機の演算エラー情報保持装置 - Google Patents

Abstract

(57)【要約】 【目的】 高速性能を維持しながら、演算エラーのリカ
バリー性能も向上できるパイプライン演算可能な電子計
算機を実現する。 【構成】 演算ステータス保持制御手段によって各演算
の完了ごとにその演算ステータスを対応する番号の演算
ステータスレジスタに保持させ、デスティネーションレ
ジスタ番号保持制御手段によって、演算エラー割込みを
伴うエラーの発生時に、その割込みを遅延させ、その間
のすべての演算のデスティネーションレジスタ番号をそ
れらの演算が完了するごとに順次、デスティネーション
レジスタ番号保持手段に保持していくようにして、性能
を犠牲にすることなく、演算エラーに対するリカバリー
の可能性を高める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パイプライン演算を
行なう電子計算機における演算エラー情報の保持を行な
う電子計算機の演算エラー情報保持装置に関する。

【０００２】

【従来の技術】従来、よりいっそうの演算性能向上のた
めに図３に示すようなパイプライン演算を実施している
電子計算機が多くある。

【０００３】このパイプライン演算は、例えば最初の演
算命令ＯＰ−１をフェッチ（Ｆ）し、次のマシンサイク
ルの間に、この演算命令ＯＰ−１をデコード（Ｄ）する
と共に、これと並行して次の演算命令ＯＰ−２をフェッ
チし、さらに次のマシンサイクルの間に、最初の演算命
令ＯＰ−１を実行（Ｅ）すると共に、演算命令ＯＰ−２
についてはデコードし、新たな演算命令ＯＰ−３につい
てはフェッチする。そしてさらに次のサイクルでは、実
行処理が完了した演算命令ＯＰ−１についてはその処理
結果をライトバック（Ｗ）すると共に、新たな命令をフ
ェッチしてくる演算方式である。つまり、実行ステージ
が１パイプラインサイクルで終わらなくても、命令パイ
プラインを止めることなく、同じ演算器を利用する命令
を含めて、後続の命令を順次フェッチし、実行していく
演算方式である。

【０００４】このようなパイプライン演算を行なう電子
計算機において、演算エラーが発生した場合、エラーを
発生させた命令、またはリカバリー時の操作対象となる
演算のデスティネーションレジスタなどを特定すること
は困難、あるいは不可能であった。それは、パイプライ
ン演算の実行中に演算エラー割込みを伴うエラーが発生
しても、割込みルーチンからの復帰後の動作に矛盾を生
じさせないために、エラー発生までにフェッチされてい
る命令がすべて完了するのを待ってから演算エラー割込
みルーチンの実行を開始するようにしており、その結
果、演算エラー割込みの開始時にはすでに演算エラーを
発生した命令に後続する他の命令も実行されてしまって
いることによる。このため、従来は、演算エラー発生箇
所の命令後レベルでの特定ができないものと諦めている
ことが多かった。

【０００５】また、パイプライン演算を行なう演算器に
おいて、演算エラー割込みを伴う演算エラーが発生した
場合、割込みからの復帰後の動作に矛盾を生じさせない
ため、その時までにフェッチした命令すべての実行、つ
まり命令パイプラインのライトバックステージ（Ｗ）ま
でが完了してから、実際に割り込まなければならないこ
とがあるが、このときには、図４に示すようにある命
令、例えばＯＰ−１で演算エラー割込みを伴うエラー
（演算エラー１）が発生し、すでにフェッチされている
すべての命令ＯＰ−２，ＯＰ−３，ＯＰ−４の実行完了
を待つ間にそれらの命令にも演算エラー（演算エラー
２）が発生すると、演算エラー割込み処理ルーチンへ飛
び込んだ時点で複数の演算エラーが発生していることに
なる。

【０００６】ところが、このような第２、第３のエラー
は見落とされることが普通であり、実際には不完全なエ
ラー情報しか得られないことになっていた。

【０００７】さらに、実行サイクル数が異なるパイプラ
イン演算命令が近接して配置されていると、図４に示す
ＯＰ−３，ＯＰ−４のようにフェッチの順序と異なる順
序で命令の実行が完了することがあるが、このような場
合には、演算エラーが発生するタイミングも、その順序
がフェッチと逆になり得る。特に、実行ステージ（Ｅ）
で複数の異なるプロセッサを同時に利用できる並列処理
プロセッサにおいてその可能性が高く、この順序を正し
く認識して正確なリカバリー処理を実施することも容易
ではなかった。

【０００８】このように、従来のパイプライン演算を行
なう電子計算機では、エラーリカバリーの可能性が小さ
く、高性能化のために信頼性をある程度犠牲にする傾向
があった。そして、逆に、高い信頼性を特徴とする電子
計算機では、例えば、命令パイプラインの実行ステージ
が１マシンサイクルを超えるときにはその分、命令パイ
プラインをストールさせて実行ステージには１つの命令
しか存在しないように制御するなどして、演算パイプラ
インによるいっそうの性能向上は諦めても、確実に演算
エラーの発生場所を特定し、リカバリー処理を可能とし
ていく傾向にあった。

【０００９】

【発明が解決しようとする課題】以上のように、従来の
パイプライン演算を行なう電子計算機では、演算エラー
発生部分の命令語レベルでの特定がきわめて困難であ
り、また、演算エラーが重なっている場合、すなわち、
最初の演算エラー発生からすべてのフェッチ済み命令が
完了して演算エラー割込みルーチンへ飛び込むまでの間
に他の演算エラーが発生した場合、その発生回数や順序
の特定がきわめて困難であり、パイプライン演算によっ
て高性能化を達成することができても、演算エラーの正
確なリカバリー実現の可能性が小さく、高い信頼性を確
保することができない問題点があった。

【００１０】この発明は、このような従来の問題点に鑑
みなされたもので、高性能化のためのパイプライン演算
を行なう電子計算機において、並列に実行される演算命
令のエラー情報を正確に認識できるようにし、演算性能
を犠牲にすることになく、演算エラーに対するリカバリ
ー機能も信頼性の高いものとすることができる電子計算
機の演算エラー情報保持装置を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】この発明は、パイプライ
ン演算を行なう電子計算機の演算エラー情報保持装置に
おいて、演算命令のデスティネーションオペランドとし
て指定可能な各レジスタごとに設けられた演算ステータ
スレジスタと、演算命令のデスティネーションレジスタ
の番号を複数個保持することができるデスティネーショ
ンレジスタ番号保持手段と、各演算の完了ごとにその演
算ステータスを対応する番号の前記演算ステータスレジ
スタに保持させる演算ステータス保持制御手段と、演算
エラー割込みを伴うエラーの発生時に、その割込みを遅
延させ、その間のすべての演算のデスティネーションレ
ジスタ番号をそれらの演算が完了するごとに順次、前記
デスティネーションレジスタ番号保持手段に保持してい
くデスティネーションレジスタ番号保持制御手段とを備
えたものである。

【００１２】

【作用】この発明の電子計算機の演算エラー情報保持装
置では、演算ステータス保持制御手段によって各演算の
完了ごとにその演算ステータスを対応する番号の演算ス
テータスレジスタに保持させ、デスティネーションレジ
スタ番号保持制御手段によって、演算エラー割込みを伴
うエラーの発生時に、その割込みを遅延させ、その間の
すべての演算のデスティネーションレジスタ番号をそれ
らの演算が完了するごとに順次、デスティネーションレ
ジスタ番号保持手段に保持していく。

【００１３】こうして、演算エラー発生時には、エラー
の発生した演算命令のデスティネーションレジスタをデ
スティネーションレジスタ番号保持手段によって直接知
ることができ、また、このデスティネーションレジスタ
番号保持手段に保持されている演算命令の演算ステータ
スをデスティネーションレジスタに対応する演算ステー
タス保持手段によって知ることができ、さらには、演算
エラー発生から割込み発生までの間の演算の有無や、演
算があった場合にそれらの完了順序やそれらにも演算エ
ラーが発生したか否かをも知ることができ、性能を犠牲
にすることなく、演算エラーに対するリカバリーの可能
性を高めることができる。

【００１４】

【実施例】以下、この発明の実施例を図に基づいて詳説
する。

【００１５】図１はこの発明の一実施例のブロック図を
示しており、この実施例の電子計算機の演算エラー情報
保持装置は、パイプライン演算を実行することができる
演算器１と、演算命令のオペランドとして指定され、使
用されるレジスタｒ０〜ｒｎで構成されるレジスタファ
イル２と、レジスタファイル２の各レジスタｒ０，ｒ
１，ｒ２，…，ｒｎに１対１に対応するステータスレジ
スタｓ０，ｓ１，ｓ２，…，ｓｎで構成され、演算のデ
スティネーションレジスタに対応するステータスレジス
タに演算ステータスを格納するようにした演算ステータ
ス保持手段３を備えている。

【００１６】また、この実施例の演算エラー情報保持装
置は、演算のデスティネーションレジスタ番号０，１，
２，…，ｎを保持していくためのレジスタｄｎ０，ｄｎ
１．ｄｎ２，…，ｄｎ６から構成されるデスティネーシ
ョンレジスタ番号保持手段４を備えている。

【００１７】このデスティネーションレジスタ番号保持
手段４は、演算エラー割込みを伴うエラーが発生する
と、その時点から、それまでにフェッチ済みの複数の命
令がすべて完了するまでの間、演算結果をレジスタファ
イル２に書き戻すライトバックを行なうたびに、レジス
タｄｎ０からｄｎ６までに対して順に、ライトバックさ
れたレジスタの番号を保存していく。

【００１８】なお、図示実施例では、このデスティネー
ションレジスタ番号保持手段４は０〜６までの７個で構
成されているが、一般には、この個数を後述するように
図２に示すようにして決定する。すなわち、本レジスタ
の個数は、演算エラー割込みを伴うエラー発生時点から
それまでにフェッチされたすべての命令が完了するまで
間に、ライトバックを迎え得る命令の最大数とする。

【００１９】また、レジスタｄｎ０，ｄｎ１，…，ｄｎ
６のそれぞれは、同時に命令パイプライン中のライトバ
ックステージを迎え得る演算命令数の最大個数分のレジ
スタ番号フィールドで構成する。そして、その最大個数
分の演算命令が同時にライトバックステージを迎えて
も、それらのデスティネーションレジスタの番号はすべ
て同時にレジスタｄｎ０，ｄｎ１，…，ｄｎ６のいずれ
か１つのレジスタに保持される。一般に、この最大個
数、すなわち個々のデスティネーションレジスタ番号保
持用レジスタ内のレジスタ番号フィールドの数は、演算
器１の個数分に等しくなる。

【００２０】さらに、この実施例の演算エラー情報保持
装置は、演算ステータスをその演算のデスティネーショ
ンレジスタに対応する演算ステータス保持手段３内のレ
ジスタｓ０，ｓ１，ｓ２，…，ｓｎにセーブしていき、
演算割込みを伴うエラーが発生し、演算ステータスなど
によって演算エラー検出がなされると、演算結果として
書き戻されるレジスタの番号をデスティネーションレジ
スタ番号保持手段４内のレジスタｄｎ０，ｄｎ１，…，
ｄｎ６へ順次、記録していく制御装置５を備えている。

【００２１】次に、上記の構成の電子計算機の演算エラ
ー情報保持装置の動作について説明する。

【００２２】電子計算機は図２に示すようにパイプライ
ン方式で命令を処理していき、その命令パイプラインは
フェッチ（Ｆ）、デコード（Ｄ）、実行（Ｅ）、ライト
バック（Ｗ）の４ステージから構成され、演算器１はパ
イプライン演算を行なうことができ、演算エラーはライ
トバックステージのみ発生するものとし、図１の実施例
では、演算エラーが発生した時点までにフェッチ済みの
命令がすべて完了するまでの間に起こり得る演算結果の
最大ライトバック回数を７回として、以下、この実施例
の動作を説明する。

【００２３】演算のライトバックステージでは、毎回、
そのライトバック対象レジスタ、すなわち、その演算の
デスティネーションレジスタｒ０，ｒ１，ｒ２，…，ｒ
ｎに対応するステータス保持用レジスタｓ０，ｓ１，ｓ
２，…，ｓｎのいずれかに、その演算ステータスを制御
装置５によって書き込む。

【００２４】ここで、演算エラー割込みを伴うエラーが
発生した場合、図２に示すように、まずそのデスティネ
ーションレジスタ番号を制御装置５の機構によってデス
ティネーションレジスタ番号保持手段４のうちのレジス
タｄｎ０に書き込む。

【００２５】その後、パイプライン演算する場合に、割
込みからの復帰後、矛盾なく動作を継続させるために新
たな命令フェッチを中止し、ここまでにフェッチされて
いる命令をすべて完了させてから割り込む。その間、そ
れらの命令のうち、演算命令がライトバックサイクルを
迎えるごとに、図２に示すように、上記と同じようにし
てステータスレジスタ保持手段３を構成するステータス
レジスタｓ０〜ｓｎのうち、演算のデスティネーション
レジスタ、すなわちライトバック対象レジスタに対応す
るレジスタに演算ステータスを書き込み、同デスティネ
ーションレジスタの番号をデスティネーションレジスタ
番号保持手段４のレジスタｄｎ１〜ｄｎ６に書き込んで
いく。

【００２６】この結果、演算エラー割込み発生時、その
原因となった演算のデスティネーションレジスタ番号を
デスティネーションレジスタ番号保持手段４のレジスタ
ｄｎ０に格納されている情報から直接知ることができ、
その演算ステータスも同時に知ることができる。

【００２７】さらに、デスティネーションレジスタ番号
保持手段４のレジスタｄｎ１〜ｄｎ６に格納されている
情報から、演算エラー発生から割込み発生までの間に実
行されたすべての演算命令について、その終了順序およ
びそれらの命令のデスティネーションレジスタ番号を知
ることができる。また、それらの演算でもエラーが発生
していないかどうか、エラーが発生している場合にはそ
の演算ステータスも、最初の演算ステータスと同様、対
応する演算ステータス保持手段３のステータスレジスタ
によって知ることができる。

【００２８】以上のようにして、パイプライン演算実行
時の演算エラー情報を正確に取得でき、高速性能を犠牲
にすることなく、エラーリカバリーの可能性を大幅に向
上させることができるようになる。

【００２９】なお、この発明は上記の実施例に限定され
ることなく、パイプライン演算を行なう電子計算機一般
に広く応用することができる。

【００３０】

【発明の効果】以上のようにこの発明によれば、演算ス
テータス保持制御手段によって各演算の完了ごとにその
演算ステータスを対応する番号の演算ステータスレジス
タに保持させ、デスティネーションレジスタ番号保持制
御手段によって、演算エラー割込みを伴うエラーの発生
時に、その割込みを遅延させ、その間のすべての演算の
デスティネーションレジスタ番号をそれらの演算が完了
するごとに順次、デスティネーションレジスタ番号保持
手段に保持していくようにしているため、演算エラー発
生時には、エラーの発生した演算命令のデスティネーシ
ョンレジスタをデスティネーションレジスタ番号保持手
段によって直接知ることができ、また、このデスティネ
ーションレジスタ番号保持手段に保持されている演算命
令の演算ステータスをデスティネーションレジスタに対
応する演算ステータス保持手段によって知ることがで
き、さらには、演算エラー発生から割込み発生までの間
の演算の有無や、演算があった場合にそれらの完了順序
やそれらにも演算エラーが発生したか否かをも知ること
ができ、性能を犠牲にすることなく、演算エラーに対す
るリカバリーの可能性を高めることができる。

【図面の簡単な説明】

【図１】この発明の一実施例のブロック図。

【図２】上記実施例の動作を説明する説明図。

【図３】一般的なパイプライン演算動作を説明する説明
図。

【図４】従来例のブロック図。

【符号の説明】

１ 演算器 ２ レジスタファイル ３ 演算ステータス保持手段 ４ デスティネーションレジスタ番号保持手段 ５ 制御装置 ｒ０，ｒ１，ｒ２，…，ｒｎ レジスタ ｓ０，ｓ１，ｓ２，…，ｓｎ 演算ステータスレジスタ ｄｎ０，ｄｎ１，ｄｎ２，…，ｄｎ６ デスティネーシ
ョンレジスタ番号レジスタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年１１月６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】このようなパイプライン演算を行なう電子
計算機において、演算エラーが発生した場合、エラーを
発生させた命令、またはリカバリー時の操作対象となる
演算のデスティネーションレジスタなどを特定すること
は困難、あるいは不可能であった。それは、パイプライ
ン演算の実行中に演算エラー割込みを伴うエラーが発生
しても、割込みルーチンからの復帰後の動作に矛盾を生
じさせないために、エラー発生までにフェッチされてい
る命令がすべて完了するのを待ってから演算エラー割込
みルーチンの実行を開始するようにしており、その結
果、演算エラー割込みの開始時にはすでに演算エラーを
発生した命令に後続する他の命令も実行されてしまって
いることによる。このため、従来は、演算エラー発生箇
所の命令語レベルでの特定ができないものと諦めている
ことが多かった。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 内堀 郁夫 東京都府中市東芝町１番地 株式会社東芝 府中工場内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 パイプライン演算を行なう電子計算機の
   演算エラー情報保持装置において、 演算命令のデスティネーションオペランドとして指定可
   能な各レジスタごとに設けられた演算ステータスレジス
   タと、 演算命令のデスティネーションレジスタの番号を複数個
   保持することができるデスティネーションレジスタ番号
   保持手段と、 各演算の完了ごとにその演算ステータスを対応する番号
   の前記演算ステータスレジスタに保持させる演算ステー
   タス保持制御手段と、 演算エラー割込みを伴うエラーの発生時に、その割込み
   を遅延させ、その間のすべての演算のデスティネーショ
   ンレジスタ番号をそれらの演算が完了するごとに順次、
   前記デスティネーションレジスタ番号保持手段に保持し
   ていくデスティネーションレジスタ番号保持制御手段と
   を備えて成る電子計算機の演算エラー情報保持装置。