JPH0540556A - Key switch controller - Google Patents

Key switch controller

Info

Publication number
JPH0540556A
JPH0540556A JP3196736A JP19673691A JPH0540556A JP H0540556 A JPH0540556 A JP H0540556A JP 3196736 A JP3196736 A JP 3196736A JP 19673691 A JP19673691 A JP 19673691A JP H0540556 A JPH0540556 A JP H0540556A
Authority
JP
Japan
Prior art keywords
key switch
information
output
key
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3196736A
Other languages
Japanese (ja)
Inventor
Tetsuo Takagi
哲男 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3196736A priority Critical patent/JPH0540556A/en
Publication of JPH0540556A publication Critical patent/JPH0540556A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To facilitate control by generating a control signal from a clock signal to select each switch group from a key switch group. CONSTITUTION:A count part 2 inputs a clock signal 1, executes clock counting and outputs the counted data to an information conversion part 4. The information conversion part 4 decodes the counted data and transmits a signal to an output driving device 5 for key switch control so as to always select one switch group from the plural switch groups with time division, and this driving device 5 outputs the control signal to a key switch group 13. The key switch group 13 transfers the ON/OFF information of each key switch to an input device 7 for key switch control. The input device 7 for key switch control transfers this information through an information transmitting output 12 to a CPU.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、キー・スイッチ制御装
置に関し、特にキー・スイッチ制御用出力駆動装置の制
御方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a key switch control device, and more particularly to a control method of an output drive device for key switch control.

【0002】[0002]

【従来の技術】く従来のキー・スイッチ制御装置は中央
処理装置(以後center processing
unit により構成され、キー・スイッチは各入出力
装置に接続されており、キー・スイッチ制御はメモリ内
部に保持されたプログラム・デーダをCPUが実行する
事により出力装置から周期性を有した特定の制御コード
を複数のキー・スイッチに出力し、複数のキー・スイッ
チは、各キー・スイッチのON−OFF状態を、入力装
置に対し伝えることで実現されていた。
2. Description of the Related Art A conventional key switch controller is a central processing unit (hereinafter referred to as "center processing").
The key switch is connected to each input / output device, and the key switch control is such that the CPU executes the program data held in the memory so that a specific switch having a periodicity is output from the output device. The control code is output to a plurality of key switches, and the plurality of key switches are realized by transmitting the ON-OFF state of each key switch to an input device.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来技術では
キー・スイッチの情報を入手するためには、CPUはそ
の情報処理能力の多くをキー・スイッチ制御に占有され
るため、キー・スイッチ制御用CPUの他にメインCP
Uが情報処理を行うシステム構成が採用されており価格
的に高価であった。 また、情報処理とキー・スイッチ
制御を一つのCPUに行わせた場合、情報処理に時間が
かかる、あるいは情報処理とキー・スイッチ制御のプロ
グラムが複雑となりメモリ容量を圧迫する弊害が生じて
いた。
However, in the prior art, in order to obtain the information of the key switch, the CPU occupies most of its information processing ability for the key switch control, and therefore, for the key switch control. Main CP in addition to CPU
A system configuration in which U performs information processing was adopted and it was expensive in price. Further, when the information processing and the key / switch control are performed by one CPU, the information processing takes a long time, or the programs for the information processing and the key / switch control become complicated, resulting in an adverse effect on the memory capacity.

【0004】そこで、本発明は従来のこのような問題点
を解決するため、簡単な回路構成で、キー・スイッチ制
御が行える制御装置を提供することを目的としている。
Therefore, an object of the present invention is to provide a control device capable of key switch control with a simple circuit configuration in order to solve the above-mentioned conventional problems.

【0005】[0005]

【課題を解決するための手段】上記問題点を解決するた
めに、本発明のキー・スイッチ制御装置は、複数のキー
・スイッチ制御用出力駆動装置の出力端子に、複数のキ
ー・スイッチの入力端子がそれぞれ結線され、さらにそ
れぞれのキー・スイッチの出力端子が複数のキー・スイ
ッチ制御用入力装置の入力端子に結線されているキー・
スイッチ制御装置において、クロック信号を入力し該ク
ロック信号を計測する計数部、該計数部の計数情報を入
力し計測情報を変換する情報変換部、該情報変換部から
の変換された情報を該キー・スイッチ制御用出力駆動装
置の入力端子に伝達する電送経路、を有する事を特徴と
する。
In order to solve the above-mentioned problems, a key switch control device of the present invention has a plurality of key switch inputs to the output terminals of a plurality of key switch control output drive devices. Keys in which the terminals are respectively connected and the output terminals of each key switch are connected to the input terminals of a plurality of key switch control input devices.
In a switch control device, a counting unit that inputs a clock signal and measures the clock signal, an information conversion unit that inputs count information of the counting unit and converts measurement information, and the converted information from the information conversion unit by the key. -It is characterized by having an electric transmission path for transmitting to the input terminal of the switch control output drive device.

【0006】[0006]

【作用】上記のように クロック信号を入力し該クロッ
ク信号を計測する計数部(以下カウンターと言う)のデ
ータを変換する情報変換部(以下デコーターと言う)の
データをキー・スイッチ制御用出力駆動装置の出力端子
に出力し、該出力端子で複数のキー・スイッチを駆動
し、該キー・スイッチの出力端子からのON−OFF状
態データをキー・スイッチ制御用入力駆動装置の入力端
子から取り込む事によりCPU制御に依らずキー・スイ
ッチを制御する事が出来る。
As described above, the data of the information conversion unit (hereinafter referred to as a "decoder") for converting the data of the counting unit (hereinafter referred to as a "counter") for inputting the clock signal and measuring the clock signal is output-driven for key switch control. Outputting to the output terminal of the device, driving a plurality of key switches at the output terminal, and taking in ON-OFF state data from the output terminal of the key switch from the input terminal of the key switch control input drive device. With this, key switches can be controlled independently of CPU control.

【0007】[0007]

【実施例】以下、図面に従い本発明の構成及び実施例に
ついて説明する。図1は本発明のキー・スイッチ制御装
置の構成図である。 計数部2はクロック信号1を入力
しクロック・カウントを行い、その計数データを情報変
換部4に出力する。 情報変換部4では計数データのデ
コードを行い、常に複数のスイッチ群の中から時分割し
て一つのスイッチ群を選択する為の信号をキー・スイッ
チ制御用出力駆動装置5に送り、該駆動装置5はキース
イッチ群13に対し制御信号を出力する。 キースイッ
チ群13は各キー・スイッチのON/OFF情報をキー
・スイッチ制御用入力装置7に転送する。キー・スイッ
チ制御用入力装置7は情報伝達出力12を介してCPU
に対し該情報を転送する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration and embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a key switch control device of the present invention. The counting unit 2 inputs the clock signal 1 and performs clock counting, and outputs the count data to the information converting unit 4. The information conversion unit 4 decodes the count data, and sends a signal for selecting one switch group from a plurality of switch groups in a time division manner to the key switch control output drive unit 5 and the drive unit. Reference numeral 5 outputs a control signal to the key switch group 13. The key switch group 13 transfers ON / OFF information of each key switch to the key switch control input device 7. The key switch control input device 7 is a CPU via an information transmission output 12.
To transfer the information to.

【0008】図2は該計数部 及び情報変換部の回路構
成の1実施例である。 本回路はCLすなわちクロック
信号1をカウントするために3ビットの同期カウンタを
利用しており、デ−タ入力型フリップフロップ14の出
力Q0,Q1,Q2がCLの立上りエッジにより周期的
に変化する。 Q0,Q1,Q2は出力状態を8状態、
表現出来、該状態は情報変換部4において各状態に対応
する8本の出力信号6(OUT0〜OUT7)に変換さ
れる。 該出力信号はキー・スイッチ制御用出力装置5
に送られキー・スイッチ群13の制御を行う。
FIG. 2 shows an embodiment of the circuit configuration of the counting section and the information converting section. This circuit uses a 3-bit synchronous counter to count CL, that is, the clock signal 1, and the outputs Q0, Q1, Q2 of the data input type flip-flop 14 are periodically changed by the rising edge of CL. .. Q0, Q1 and Q2 have eight output states,
It can be expressed, and the state is converted into eight output signals 6 (OUT0 to OUT7) corresponding to each state in the information conversion unit 4. The output signal is the output device 5 for controlling the key switch.
The key switch group 13 is controlled.

【0009】図5にCL,Q0〜Q2,OUT0〜OU
T7のタイミング図を示す。 情報変換部4からの出力
信号6(OUT0〜OUT7)は、ある一定期間一つの
出力信号だけがLOWレベルとなり、該期間だけ該信号
線に接続したスイッチ群のみ動作可能状態になる。図3
はキ−・スイッチ群13の一実施例である。 出力信号
6はそれぞれダイオードのアノード端子に接続してお
り、出力信号6がLOWの時のみカソード端子にLOW
レベルを伝搬させ、出力信号6がHIGHレベルの時は
カソード端子はオープン状態(電位が定まらない状態)
となる。 該カソード端子には複数のキー・スイッチの
入力端子が接続しており、各出力信号6毎に8個のスイ
ッチ・グループに分けられているので 常にどれか一つ
のスイッチ・グループが周期的に選択される事になる。
OUT0に選択されたスイッチ・グループに注目する
と、選択期間においてはキー・スイッチの入力端子はL
OW電位が与えられている事になる。 この時あるキー
・スイッチがON状態であれば該キー・スイッチの出力
端子にLOWが、OFF状態の時にはオープン状態が現
れる。 また非選択期間においてはキー・スイッチのO
N/OFF状態に係わらずオープン状態が現れる。 出
力端子IN0〜INnにはそれぞれ異なったスイッチ・
グループのスイッチ出力端子がそれぞれ一つ接続してお
り、各スイッチ・グループのスイッチ状態が時分割して
出力される。図4はキー・スイッチ制御用入力装置の一
実施例である。 キ−・スイッチ群13からの出力端子
IN0〜INnがキー・スイッチ情報入力端子15に接
続されておりキー・スイッチ情報をデータ保持回路10
に取り込む事ができる。 データを取り込むにあたって
は、キ−・スイッチ群13からの出力端子IN0〜IN
nの出力状態はオープンとLOWレベルの2状態である
ため、データ保持回路10に取り込む事ができるHIG
H/LOW状態に変換する必要がある事から、入力プル
アップ回路9が設けられており、 16はオープン状態
をHIGH状態に変換するためのプルアップ抵抗であ
る。 データの取り込みは8個の各選択期間内にデータ
が取り込めるようにラッチ・クロック17(LC)が入
力される。データ・ラッチ出力端子12を介してキー・
スイッチ情報を例えばCPUに転送する。 図6にOU
T0〜OUT7,IN0〜INn,LCのタイミング図
を示す。
In FIG. 5, CL, Q0 to Q2, OUT0 to OU
The timing diagram of T7 is shown. Of the output signals 6 (OUT0 to OUT7) from the information conversion unit 4, only one output signal is at the LOW level for a certain period of time, and only the switch group connected to the signal line is operable for the certain period. Figure 3
Is an embodiment of the key switch group 13. The output signal 6 is connected to the anode terminal of the diode, and LOW is output to the cathode terminal only when the output signal 6 is LOW.
When the level is propagated and the output signal 6 is at the HIGH level, the cathode terminal is in the open state (state in which the potential is not fixed)
Becomes The input terminals of a plurality of key switches are connected to the cathode terminal, and each output signal 6 is divided into eight switch groups, so one of the switch groups is always selected periodically. Will be done.
Focusing on the switch group selected for OUT0, the input terminal of the key switch is L during the selection period.
The OW potential is applied. At this time, if a certain key switch is in the ON state, LOW appears at the output terminal of the key switch, and in the OFF state, the open state appears. Also, during the non-selection period, the key switch O
The open state appears regardless of the N / OFF state. Different switches for output terminals IN0-INn
One switch output terminal of each group is connected, and the switch status of each switch group is time-divisionally output. FIG. 4 shows an embodiment of an input device for controlling a key switch. The output terminals IN0 to INn from the key switch group 13 are connected to the key switch information input terminal 15 to store the key switch information in the data holding circuit 10.
Can be taken into. To capture data, output terminals IN0 to IN from the key switch group 13
Since the output state of n is two states of open and LOW level, it can be taken in by the data holding circuit 10.
Since it is necessary to convert to the H / LOW state, the input pull-up circuit 9 is provided, and 16 is a pull-up resistor for converting the open state to the HIGH state. The latch clock 17 (LC) is input so that the data can be fetched within each of the eight selection periods. Key via the data latch output terminal 12
The switch information is transferred to the CPU, for example. OU in Figure 6
The timing diagram of T0-OUT7, IN0-INn, LC is shown.

【0010】[0010]

【発明の効果】以上説明したように本発明のキー・スイ
ッチ制御装置は、キー・スイッチ群13内の各スイッチ
・グループを選択するための制御信号をクロック信号よ
り生成するため、キー・スイッチ情報を要求するシステ
ムまたはCPUが制御信号を出力する作業から開放され
キー・スイッチ情報を入手する作業を行うだけでよい。
As described above, the key switch control device of the present invention generates the control signal for selecting each switch group in the key switch group 13 from the clock signal, and therefore, the key switch information. The system or CPU requesting the request is released from the work of outputting the control signal, and only the work of obtaining the key switch information is required.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のキー・スイッチ制御装置の構成図。FIG. 1 is a block diagram of a key switch control device of the present invention.

【図2】本発明の計数部及び情報変換部の一実施例の回
路図。
FIG. 2 is a circuit diagram of an embodiment of a counting unit and an information converting unit according to the present invention.

【図3】本発明のキー・スイッチ部の一実施例の回路
図。
FIG. 3 is a circuit diagram of an embodiment of a key switch unit of the present invention.

【図4】本発明のキー・スイッチ制御用入力装置の一実
施例の回路図。
FIG. 4 is a circuit diagram of an embodiment of an input device for controlling a key switch of the present invention.

【図5】本発明の計数部及び情報変換部のタイミング
図。
FIG. 5 is a timing diagram of a counting unit and an information converting unit according to the present invention.

【図6】本発明の情報変換部及びキー・スイッチ制御用
入力装置のタイミング図。
FIG. 6 is a timing diagram of the information conversion unit and the key switch control input device of the present invention.

【符号の説明】[Explanation of symbols]

1 クロック信号 2 計数部 3 計数情報伝達信号 4 情報変換部 5 キー・スイッチ制御用出力駆動装置 6 キー・スイッチ制御用出力信号 7 キー・スイッチ制御用入力装置 9 キー・スイッチ制御用入力装置内のプルアップ回路 10 キー・スイッチ制御用入力装置内のデータ保持回
路 12 データ・ラッチ出力端子 13 キー・スイッチ部 17 キー・スイッチ情報取り込み信号
1 clock signal 2 counting unit 3 counting information transmission signal 4 information conversion unit 5 key switch control output drive device 6 key switch control output signal 7 key switch control input device 9 key switch control input device Pull-up circuit 10 Data holding circuit in input device for key switch control 12 Data latch output terminal 13 Key switch section 17 Key switch information capture signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数のキー・スイッチ制御用出力駆動装置
の出力端子に、複数のキー・スイッチの入力端子がそれ
ぞれ結線され、さらにそれぞれのキー・スイッチの出力
端子が複数のキー・スイッチ制御用入力装置の入力端子
に結線されているキー・スイッチ制御装置において、ク
ロック信号を入力し該クロック信号を計測する計数部、
該計数部の計数情報を入力し計測情報を変換する情報変
換部、該情報変換部からの変換された情報を該キー・ス
イッチ制御用出力駆動装置の入力端子に伝達する電送経
路、を有する事を特徴とするキー・スイッチ制御装置。
1. The input terminals of a plurality of key switches are respectively connected to the output terminals of a plurality of output switches for controlling a key switch, and the output terminals of each key switch are for controlling a plurality of key switches. In the key switch controller connected to the input terminal of the input device, a counting unit for inputting a clock signal and measuring the clock signal,
An information conversion unit for inputting count information of the counting unit and converting measurement information, and a transmission path for transmitting the converted information from the information conversion unit to an input terminal of the key switch control output drive device. Key switch control device.
JP3196736A 1991-08-06 1991-08-06 Key switch controller Pending JPH0540556A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3196736A JPH0540556A (en) 1991-08-06 1991-08-06 Key switch controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3196736A JPH0540556A (en) 1991-08-06 1991-08-06 Key switch controller

Publications (1)

Publication Number Publication Date
JPH0540556A true JPH0540556A (en) 1993-02-19

Family

ID=16362746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3196736A Pending JPH0540556A (en) 1991-08-06 1991-08-06 Key switch controller

Country Status (1)

Country Link
JP (1) JPH0540556A (en)

Similar Documents

Publication Publication Date Title
KR880000858A (en) Multiprocessor Level Change Synchronizer
JPH0540556A (en) Key switch controller
JPH0431918A (en) Key scanning device
JPH0540563A (en) Key switch controller
JPH0540564A (en) Key switch controller
JP2575920Y2 (en) Switching information issuing circuit
JPH035788A (en) Display device driving lsi
SU1649540A1 (en) Microprogram control unit
KR960038643A (en) Dual Processor Interface Device
JPS6141198B2 (en)
SU1282337A1 (en) Parallel code-to-serial code converter
KR880000422B1 (en) Matrix key and data selector
JP2508291B2 (en) Serial input / output circuit
JP3308311B2 (en) Telephone device selection signal transmission circuit and telephone device including the same
JPH01173787U (en)
SU830387A1 (en) Address shaping device
JP2508322B2 (en) Serial I / O circuit built-in micro computer
SU1476469A1 (en) Modulo 3 residue code check unit
SU1179353A1 (en) Interface for linking visual display unit with digital computer
JPS6151225A (en) Keyboard device
JPS6246913B2 (en)
JPH0555883A (en) Timer circuit
JPH01276241A (en) Multiple interrupting device
JPH0344304B2 (en)
JPH01229352A (en) Storage device