SU830387A1 - Address shaping device - Google Patents

Address shaping device Download PDF

Info

Publication number
SU830387A1
SU830387A1 SU792782379A SU2782379A SU830387A1 SU 830387 A1 SU830387 A1 SU 830387A1 SU 792782379 A SU792782379 A SU 792782379A SU 2782379 A SU2782379 A SU 2782379A SU 830387 A1 SU830387 A1 SU 830387A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
inputs
outputs
Prior art date
Application number
SU792782379A
Other languages
Russian (ru)
Inventor
Владимир Иванович Васильев
Владимир Михайлович Коновалов
Константин Ренеевич Гуарян
Original Assignee
Московский Институт Инженеровгражданской Авиации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Институт Инженеровгражданской Авиации filed Critical Московский Институт Инженеровгражданской Авиации
Priority to SU792782379A priority Critical patent/SU830387A1/en
Application granted granted Critical
Publication of SU830387A1 publication Critical patent/SU830387A1/en

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

Изобретение относитс  к вычисли гельной технике и может быть использовано в сет х ЭВМ с динамичес ким распределением нагрузки. Известны устройства формировани  адреса, содержащее регистр адреса, регистр числа, пам ть, две группы элементов И, шифратор унитарного кода и выходной коммутатор Недостаток этого устройства заключаетс  в ограниченных функциональных возможност х, что не позвол ет ему адаптироватьс  к изменени м нагрузки в сети. Наиболее близким по техническому решению к предлагаемому  вл етс  устройство дл  распределени  нагру ки в многомашинной вычислительной системе, состо щей, по крайней мере из двух автономных ЭВМ, множества источников запросов и содержащее схему сравнени , генератор порогово значени  коэффициента загрузки и селектор, вход которого соединен с выходом схемы сравнени , первый вхо которой соединен с выходом генератора , а второй вход соединен послед вательно с входом устройства. Это устройство предназначено дл  сосредоточенных многомашинных комплексов в которых ЭВМ расположены на небольшом рассто нии друг от друга и взаимодействуют по интерфейсу межмашинного обмена, обладающему высокой скоростью передачи данныхJ2. Недостатком данного устройства  вл етс  ограниченна  область применени , обусловленна  тем, что при использовании в вычислительных сет х с территориально удаленными ЭВМ требует передачи большого объема служебной информации по каналам св зи, соедин ющим различные ЭВМ. Это значительно снижает полезную пропускную способность системы передачи данных. Цель изобретени  - расширение области применени  устройства и сокращение объема служебной информации, передаваемой между ЭВМ в вычислительной сети. Поставленна  цель достигаетс  тем, что в устройство, содёржсцдее генератор порогового значени  коэффициента загрузки, соединенный выходом с первым входом схемы сравнени , второй вход которой  вл етс  входом кода текущего значени  коэффициента загрузки, а первый выход соединен с первым входом селектора, группа выходов которого  вл етс  соответствующими выходами .устройства, о тличаю .щеес  тем, что, с целью расширени  области применени  в устройство введены блок регистра ции запросов, арифметический блок и блок регистров, причем вход и выход арифметического блока соедине ны соответственно с первыми выходом и входом блока регистров, второй выход которого подключен ко второму входу селектора, выход которого сое динен с первым входом блока регистрации запросов, вторым входом соеди ненного со входом запросов устройст ва, третьим входом - со вторыь/i выхо дом схемы сравнени , а группой вы .ходов - с группой входов арифметического блока.кроме того, блок реги страции запросов содержит буферную пам ть, соединенную первым адресным и первым и вторым информационными входами соответственно с выходом кольцевого счетчика, первым входом блока и выходом датчика времени , управл ющими входами - соот.ветственно с выходом элемента И и первьом выходом дешифратора, а вторы адресным - с выходами элементов И группы, первые входы которых подключены к соответствующим выходам регистра запросов, а вторые входы к первому выходу дешифратора, второй выход которого и третий вход блока соединены соответственно с первым и вторым входами элемента И, выходом подключенного ко входу коль цевого счетчика, входы регистра запросов и дешифратора соединены со вторым входом блока, а выход буферной пам ти и датчика времени соединены с соответствующими выходами группы выходов блока. На чертеже представлена блок-схе ма устройства. Устройство содержит схему 1 срав нени , генератор 2 порогового значе ни  коэффи,диента загрузки, селектор 3, арифметический блок 4, блок 5 регистров, блок 6 регистрации запро сов. Генератор 2 порогового значени коэффициента загрузки включает регистр 7 кода уровн  загрузки, дешиф ратор 8, регистры 9 значений коэффициентов загрузки группы и элемент И 10 группы. Блок б регистрации запросов состоит из дешифратора 11 кода запроса, элемента И 12, кольце вого счетчика 13, буферную пам ть 1 датчика 15 времени, регистра 16 запроса и элементов И 17 группы. Селектор 3 содержит элемент НЕ 18, элемент И 19 и дешифратор 20. На чертеже обозначены также входы 21 кода текущего значени  коэффициента загрузки устройства, входы 22 запро сов устройства и выходы 23 и 24 уст ройства. Устройство работает следующим образом Предположим, что имеетс  сеть ВМ, на каждую из которых по каналам в зи поступают сообщени  от терминалов . В каждой ЭВМ подключены разичные количества терминалов, их ообщени  могут быть обработаны в юбой ЭВМ сети. Кажда  ЭВМ посто нно выдает на вход 21 подключенного k ней устройства код текущего зна|1ени .  коэффициента своей загрузки, а в регистр 7 вводит значение кода уровн  загрузки. В регистрах 9 записаны различные пороговые значени  коэффициента загрузки данной ЭВМ, выдаваемые через соответствующие элементы И 10, открытые сигналом с дешифратора 8, на вход схемы сравнени  1. Последн  , если код текущего значени , коэффициента загрузки не превышает заданного порога, выдает -на вход 24 устройства сигнал о возможности обработки поступающих запросов в данной ЭВМ. в противном случае схема 1 сравнени  формирует сигнал, стробирующий элемент И 12. На ЭВМ каждого узла могут поступать сообщени  (запросы) двух токов: первичные и ответные, Первичные запросы поступают от местных терминалов, т.е. терминалов,закрепленных за данной ЭВМ, а ответные запросы  вл ютс  ответами тех ЭВМ, в которые посылалс  запрос на обработку. Запрос поступает на вход 22, записываетс  в регистр 16, и дешифратор 11 определ ет первичный ли этот запрос или ответный, в первом случае при невозможности обработки на данной ЭВМ элемент И 12, стробированным сигналом с выхода схемы 1 сравнени , увеличивает значение кольцевого счетчика 13 на единицу и формирует обращение к буферному ЗУ и к арифметическому блоку 4, который обращаетс  в блок 5 регистров. Каждой ЭВМ сети соответствует один и только один регистр блока 5, в котором содержитс  значение некоторого обобщенного параметра, характеризующего врем  обработки в ЭВМ. Арифметический блок 4 по наименьшему (или наибольшему) значению этого параметра определ ет номер регистра, который через элемент И 19, стробированный отсутствием еигнала на первом выходе схемы сравнени  1, поступает на выход 23. Одновременно номер выбранной ЭВМ с выхода элемента И 19 вместе с номером данного запроса , зафиксированного кольцевым счетчиком 13, и значением текущего времени, выдаваемым датчиком 15 времени, записываютс  в буферную пам ть 14.Получив на выходе 23 адрес, где должен обрабатыватьс  данный запрос, ЭВМ читает буферную пам ть 14 и вводит номер запроса в массив информации запроса, отправл емой на обработку. При поступлении ответногоThe invention relates to a computational gel technique and can be used in computer networks with dynamic load distribution. Address shaping devices are known, including an address register, a number register, a memory, two AND groups, a unitary code encoder and an output switch. The disadvantage of this device is limited functionality, which prevents it from adapting to changes in network load. The closest in technical solution to the present invention is a device for distribution of loading in a multi-machine computing system consisting of at least two autonomous computers, multiple request sources and containing a comparison circuit, a generator threshold value of the load factor and a selector whose input is connected to the output of the comparison circuit, the first input of which is connected to the output of the generator, and the second input is connected in series with the input of the device. This device is intended for concentrated multi-machine complexes in which computers are located at a small distance from each other and interact over a machine-to-machine interface with a high data transfer rate J2. The disadvantage of this device is the limited scope, due to the fact that when used in computer networks with geographically remote computers, it requires the transmission of a large amount of service information via communication channels connecting various computers. This greatly reduces the usable bandwidth of the data transmission system. The purpose of the invention is to expand the field of application of the device and reduce the amount of service information transmitted between computers in a computer network. The goal is achieved in that the device, including the generator of the load factor threshold, is connected to the first input of the comparison circuit, the second input of which is the code input of the current load factor, and the first output is connected to the first input of the selector, the output group of which is with the corresponding outputs of the device, which is different from the fact that, in order to expand the field of application, a block for registering queries, an arithmetic block and a block of registers have been entered into the device, and the input and the output of the arithmetic unit is connected respectively with the first output and input of the register block, the second output of which is connected to the second input of the selector, the output of which is connected to the first input of the query registration block, the second input of the device connected to the input, and the third input from the second (i) the output of the comparison circuit, and the group of your moves — with the input group of the arithmetic unit. In addition, the query registration block contains a buffer memory connected by the first address and first and second information inputs respectively, with the output of the ring counter, the first input of the block and the output of the time sensor, the control inputs — respectively, with the output of the AND element and the first output of the decoder, and the second address address — with the outputs of the AND elements of the group, the first inputs of which are connected to the corresponding outputs of the query register, and the second inputs to the first output of the decoder, the second output of which and the third input of the block are connected respectively to the first and second inputs of the element I, the output of the ring counter connected to the input, inputs of the query register and des The inflator is connected to the second input of the block, and the output of the buffer memory and the time sensor is connected to the corresponding outputs of the group of outputs of the block. The drawing shows a block diagram of the device. The device contains a comparison circuit 1, a threshold value generator 2, a load factor, a selector 3, an arithmetic unit 4, a register unit 5, a request registration block 6. The generator 2 of the load factor threshold value includes the load level code register 7, the decoder 8, the 9 registers of the load factor values of the group, and the AND element 10 of the group. The request registration block b consists of a request code decoder 11, an AND 12 element, a ring counter 13, a buffer memory 1 of the time sensor 15, a register 16 of the request, and And 17 elements of the group. The selector 3 contains the element HE 18, the element AND 19 and the decoder 20. The drawing also indicates the inputs 21 of the code of the current value of the device load factor, the inputs 22 of the device request and the outputs 23 and 24 of the device. The device works as follows. Suppose there is a network of VMs, each of which receives messages from the terminals through the channels. In each computer, different numbers of terminals are connected, their messages can be processed in any computer network. Each computer continuously outputs to the input 21 of a device connected to it, the current value code | 1eni. coefficient of its load, and in register 7 enters the value of the code load level. Registers 9 recorded various threshold values of the load factor of this computer, output through the corresponding elements AND 10, opened by a signal from the decoder 8, to the input of the comparison circuit 1. Lastly, if the code is the current value, the load factor does not exceed the specified threshold, gives the input 24 devices signal about the possibility of processing incoming requests in this computer. otherwise, the comparison circuit 1 generates a signal, a gate element And 12. On the computer of each node, messages (requests) of two currents can arrive: primary and response, Primary requests come from local terminals, i.e. the terminals assigned to this computer, and the response requests are the responses of those computers to which the processing request was sent. The request arrives at the input 22, is recorded in the register 16, and the decoder 11 determines whether the request is the primary or the response, in the first case, if the And 12 element cannot be processed on this computer, the gated signal from the output of the comparison circuit 1 increases the value of the ring counter 13 by unit and generates a call to the buffer memory and to the arithmetic unit 4, which refers to the block 5 of registers. Each computer network corresponds to one and only one register of block 5, which contains the value of some generalized parameter characterizing the processing time in a computer. The arithmetic unit 4, by the smallest (or largest) value of this parameter, determines the number of the register which, through the element 19, gated by the absence of a signal at the first output of the comparison circuit 1, goes to output 23. At the same time, the number of the selected computer from the output of the element 19 together with the number of this request, recorded by the ring counter 13, and the value of the current time given by time sensor 15 are recorded in the buffer memory 14. After receiving the address at output 23 where the request should be processed, the computer reads the buffer password be 14 and enters the request number in the array of the request information is sent out at processing. Upon receipt of a response

Claims (2)

Формула изобретенияClaim 1. Устройство для формирования адреса, содержащее генератор порогового значения коэффициента загрузки, соединенный выходом с первым входом схемы сравнения, второй вход которой является входом кода текущего значения коэффициента загрузки, а первый выход соединен с первым входом селектора., группа выходов которого является соответствующими выходами устройства, отличающееся тем, что, с целью расширения области применения, в устройство введены блок выход арифметического блока соединены соответственно с первыми выходом и входом блока регистров, второй выход которого подключен ко второму входу селектора, выход которого соединен с первым входом блока регистрации запросов , вторым входом соединенного со входом запросов устройства,третьим входом - со .вторым выходом, схемы сравнения,а группой выходов - с группой входов арифметического блока.1. A device for generating an address containing a generator of a threshold value of the load factor, connected by an output to the first input of the comparison circuit, the second input of which is an input of the code of the current value of the load factor, and the first output is connected to the first input of the selector., The group of outputs of which are the corresponding outputs of the device characterized in that, in order to expand the scope of application, an arithmetic block output block is introduced into the device, connected respectively to the first output and input of the regi block strov, the second output of which is connected to the second input of the selector, the output of which is connected to the first input of the request registration block, the second input connected to the request input of the device, the third input - with the second output, the comparison circuit, and the group of outputs - with the group of inputs of the arithmetic block. 2. Устройство по π.Ι,ο т л и ч аю щ е е с я тем, что блок регистрации запросов содержит буферную память, соединенную первым адресным и первым и вторым информационными входами соответственно с выходом .кольцевого.счетчика, первым входом блока и выходом датчика времени,управляющими входами - соответственно с выходом элемента И и первым выходом дешифратора, а вторым адресным с выходами элементов И группы, первые входы которых подключены к соответствующим выходам регистра запросов , а вторые входы - к первому выходу дешифратора, второй выход которого и третий вход блока соединены соответственно с. первым и вторым входами элемента И, выходом подключенного ко входу кольцевого счетчика, входы регистра запросов и дешифратора соединены со вторым входом блока, а выход буферной памяти и датчика времени соединены с соответствующими выходами· группы выходов.блока.2. The device according to π.Ι, which implies that the request recording unit contains a buffer memory connected by the first address and first and second information inputs, respectively, to the output of the ring counter, the first input of the block and time sensor output, control inputs - respectively, with the output of the AND element and the first output of the decoder, and the second address with the outputs of the elements AND groups, the first inputs of which are connected to the corresponding outputs of the request register, and the second inputs - to the first output of the decoder, the second output of which th and the third input of the block are respectively connected to. the first and second inputs of the AND element, the output of the ring counter connected to the input, the inputs of the request register and decoder are connected to the second input of the block, and the output of the buffer memory and the time sensor are connected to the corresponding outputs of the group of outputs of the block.
SU792782379A 1979-06-15 1979-06-15 Address shaping device SU830387A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792782379A SU830387A1 (en) 1979-06-15 1979-06-15 Address shaping device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792782379A SU830387A1 (en) 1979-06-15 1979-06-15 Address shaping device

Publications (1)

Publication Number Publication Date
SU830387A1 true SU830387A1 (en) 1981-05-15

Family

ID=20834730

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792782379A SU830387A1 (en) 1979-06-15 1979-06-15 Address shaping device

Country Status (1)

Country Link
SU (1) SU830387A1 (en)

Similar Documents

Publication Publication Date Title
KR890700981A (en) Switching device
GB1177588A (en) Data Communication System.
US4466062A (en) Apparatus for CCIS data transfer between a CPU and a plurality of data terminal equipment
GB1357028A (en) Data exchanges system
SU830387A1 (en) Address shaping device
JPS61100046A (en) Loop transmission method
AU6672681A (en) Data transmission
SU815722A1 (en) Interface
SU857965A1 (en) Subscriber's post
SU1524058A2 (en) Device for interfacing computer modulus with users
US4031314A (en) Arrangement for connecting information transducers in program controlled processing systems
JPS5757070A (en) Abbreviated dial system
SU802964A1 (en) Priority device
SU742938A1 (en) Priority device
KR100197437B1 (en) Apparatus for communicating processor with device in switching system
SU1185634A2 (en) Interface for linking electronic computer with telegraph communication channels
SU624378A1 (en) Communication device with priority call indication
US3869570A (en) System for analysing telegraph characters
SU1532930A1 (en) Device folr servicing inquires
SU481895A1 (en) Interface device
SU458827A1 (en) Device for switching multicast messages
SU1658154A1 (en) Multichannel prioritizer
SU636810A1 (en) Arrangement for error protection of telegraphy messages
SU1176329A1 (en) Dinamic priority device
SU964642A1 (en) Priority device