JPH0537042A

JPH0537042A - 半導体磁気抵抗素子

Info

Publication number: JPH0537042A
Application number: JP3194043A
Authority: JP
Inventors: Masahiro Daibo; 真洋大坊
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1991-08-02
Filing date: 1991-08-02
Publication date: 1993-02-12
Anticipated expiration: 2016-02-05
Also published as: JP3133102B2

Abstract

(57)【要約】（修正有）【目的】半導体層にキャリヤを流し、磁界による偏向
を利用して磁界の強さを知る半導体磁気抵抗素子で、キ
ャリヤの偏向により発生するホール電圧を利用して高精
度に測定できる半導体磁気抵抗素子を提供する。【構成】ｐ型層とｎ型層との接合によりpn接合または
pin 接合が形成され、pn接合またはpin 接合に順方向バ
イアス電圧が印加されるとともに、接合面に平行にｐ型
層および／またはｎ型層内にキャリヤが流され、接合面
に平行でかつキャリヤの流れの垂直方向に磁界が印加さ
れるごとく構成したもの。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁場の強さによって抵
抗値が変化する半導体磁気抵抗素子に関する。さらに詳
しくは、pn接合に平行に電流を流すことにより発生した
ホール電圧によって、pn接合を通って流れる電流が増減
して抵抗値が変わる原理を利用し、磁気センサや磁気デ
ータの読取用の磁気ヘッドとなる半導体磁気抵抗素子に
関するものである。

【０００２】

【従来の技術】磁気抵抗効果は、半導体に磁界を加える
と電気抵抗が変化する現象としてよく知られている。半
導体に磁束と直角方向に電流を流すと多数キャリヤはロ
ーレンツ力によって曲がろうとする。しかし、一般には
曲げられて表面に集まったキャリヤによりホール電圧が
発生して平衡を保つため、多数キャリヤは曲がらない。

【０００３】多数キャリヤの速度が分布を持つとホール
電圧がローレンツ力を完全に打ち消さず、多数キャリヤ
の軌道は磁束によって変化をうける。そのため、その多
数キャリヤの半導体中での移動距離が長くなることや、
不純物イオンや格子への衝突回数が多くなることから抵
抗が増加する。この磁束と電流が直角に加わるときの効
果は、とくに横磁気抵抗効果と呼ばれている。

【０００４】従来の半導体を使用した磁気抵抗素子に
は、pin ダイオードのｉ層の表面にサンドブラスト処理
などにより粗面を設けて、ｉ層に二重注入されたそれぞ
れの少数キャリヤが、磁場によって粗面側に曲ったばあ
いに再結合が促進されることを原理としたものがある。

【０００５】二重注入状態ではホール電圧はほとんど発
生しないのでキャリヤの偏向は大きい。

【０００６】このタイプはｉ層の表面と裏面をそれぞれ
粗面と滑面とし、磁場の方向によって磁気抵抗が変化す
るようにしており、磁気ダイオードと呼ばれている。

【０００７】また半導体を使用した別の磁気抵抗素子と
して、コルビノ円盤が古くから知られている。これは円
盤型の半導体の中心部と周辺部に電極を設けて、巧みに
ホール電圧が発生しないようにしたものである。

【０００８】さらに別の例として軟磁性金属薄膜の磁壁
による電気抵抗の変化を利用したMR素子があり、磁気デ
ータの読み取り用の磁気ヘッドとして使用されている。

【０００９】

【発明が解決しようとする課題】ホール電圧によりキャ
リヤの偏向が妨げられる現象は、ホール素子のように単
一の導電型の半導体の多数キャリヤを利用するタイプで
は必ず現れ、本質的な問題である。とくに多数キャリヤ
の偏向を原理とするものでは、深刻な問題である。その
ため、キャリヤ偏向を原理するものは、ホール電圧の悪
影響をいかになくするかに努力がなされてきた。

【００１０】従来のpin ダイオードのｉ層の一面をサン
ドブラスト処理してホール電圧の影響をなくしたもの
は、ｉ層の粗面側での再結合を原理とするので、再現性
よく特性の均一なものをつくることが困難である。

【００１１】またサンドブラストなどの処理が必要であ
り、形状が大きいことなどから微細加工に適していな
い。

【００１２】さらにｉ層中での２重注入された少数キャ
リヤの拡散で動作するので、磁場の変化に対する応答が
遅く、またｉ層も長くなければならない。

【００１３】一方、コルビノ円盤は、外側の電極が中心
電極を囲むようになっていなければならないので、磁場
感応部分が大きくなってしまい、空間分解能の高い磁気
センサをうることができない。

【００１４】さらにMR素子では、磁場による抵抗の変化
が１％かそれ以下であり感度が非常に小さく、また磁壁
を予めつくっておく必要があるため、DC磁場を発生する
手段が必要であり、ヘッド先端で微小な空間領域での磁
場を検出できるにもかかわらず、DC磁場発生用の永久磁
石やコイルなどの周辺要素が必要であるという問題があ
る。

【００１５】

【課題を解決するための手段】以上説明したような問題
を解決するために本発明の半導体磁気抵抗素子は、基板
上に半導体の第一の導電型層と第二の導電型層でpn接合
またはそのあいだに真性半導体層を介在させたpin 接合
が形成され、前記二つの導電型層の少なくとも一方に前
記pn接合またはpin 接合の面と平行な方向に多数キャリ
ヤが流されるとともに、前記pn接合またはpin 接合に順
方向のバイアス電圧が印加されるように構成したもので
ある。

【００１６】

【作用】本発明の半導体磁気抵抗素子は、基板上に第一
の導電型層（ｎ型層）と第二の導電型層（ｐ型層）から
なるpn接合またはpin 接合が形成され、その接合に順方
向バイアス電圧が印加され、さらにｐ型層およびｎ型層
が磁場中で多数キャリヤが接合面と平行に移動するよう
に形成されているため、ｐ型層およびｎ型層はホール電
圧を発生する領域として働き、その発生したホール電圧
を順バイアス電圧として利用しているので、接合での再
結合でキャリヤが失われ、それを補うため再びキャリヤ
が偏向し、ホール電圧が大きくなってもより一層キャリ
ヤ偏向が大きくなり、接合を横切る電流が大きくなると
いう効果を生じる。

【００１７】またpn接合の空乏層またはpin 接合は、ｐ
型層およびｎ型層の多数キャリヤを磁場のないときにセ
パレートして流すように働き、磁場が印加されたとき順
バイアス電圧にホール電圧が重畳され、順方向電圧が大
きくなり、キャリヤの再結合が多い領域として働く。

【００１８】さらにpn接合部へ重金属イオンを打ち込む
ことにより再結合中心が形成され、空乏層でのキャリヤ
の再結合を促進するように働く。

【００１９】また接合を順方向にバイアスすることによ
りビルトインポテンシャルを減少させる。順バイアスに
よって、わずかなホール電圧でも、空乏層での再結合、
または反対導電型層への注入再結合によって、接合を通
る電流が増大して、磁気抵抗効果が大きくあらわれる。

【００２０】磁場の変化に対する電気的な変化は、ｐ型
層またはｎ型層を接合と平行に流れる電流の変化で観測
することができる。そのためｐ型層とｎ型層の端部の電
極間に外部抵抗を設けることにより、接合面に平行に流
れてきた電流を電圧に変換して、接合を順バイアスする
と共に、磁場によって変化する電圧のモニタとして働
く。さらにｐ型層とｎ型層の端部の電極間に外部ダイオ
ードを設けることにより、ダイオードの立上り電圧で接
合を順バイアスするように働く。

【００２１】

【実施例】本発明の半導体磁気抵抗素子の一実施例を図
１〜９を参照して説明する。

【００２２】図１は本発明の実施例である半導体のpn接
合を利用した半導体磁気抵抗素子の平面構造を示す説明
図、図２はそのＡ−Ａでの断面構造、図３はpin 接合を
利用した他の実施例の断面構造を示す説明図である。

【００２３】図１および図２において、11はｐ型の半導
体基板、12は半導体基板11の上に形成したｎ型エピタキ
シャル層をｐ型拡散層15で囲んで形成したｎ型のアイラ
ンドで、第一の導電型層（以下、ｎ型層という）を形成
し、13は第一の導電型層12に不純物拡散などで形成した
ｐ型である第二の導電型層（以下、ｐ型層という）、14
はｎ型層12とｐ型層13の境界であるpn接合である。16、
17はそれぞれ電極19、20とオーミックコンタクトをとる
ために保護膜18をエッチングして形成したｎ⁺型の高不
純物拡散層、19〜22はそれぞれｎ型層12およびｐ型層13
に形成され、ｎ型層12およびｐ型層13にそれぞれpn接合
14の面と平行に電流を流すための電極、23、24はそれぞ
れ電極19、20および電極21、22に接続して電流を流すた
めの定電流源で、ｎ型層12を流れる電流をＩｎ、ｐ型層
13を流れる電流をＩｐとしている。25はｎ型層12および
ｐ型層13に順方向のバイアス電圧を印加するための順バ
イアス定電圧源である。Wn、Wpはそれぞれｎ型層12およ
びｐ型層の幅13、tn、tpはそれぞれその深さ、Ln、Lpは
それぞれｎ型層12およびｐ型層13の電極間の長さを表わ
す。また図２に磁界Ｂの方向（×印は紙面の表から裏へ
向う方向を示し、・印はその逆を示す）と電子または正
孔が受ける力Ｆの方向の関係を同時に示している。

【００２４】この構成で、pn接合14に接合の立ち上り電
圧付近の電圧Ｖ_Fで順方向にバイアス電圧を印加し、図
２に示すようにＩｎとＩｐが逆方向に流れるようにする
と、pn接合14にできる空乏層電界によりセパレートされ
てそれぞれの多数キャリヤはpn接合14に平行に流れる。
ここで磁界Ｂを図に示す方向に印加すると、多数キャリ
ヤである電子26および正孔27はキャリヤの移動速度と磁
束密度のベクトル積に比例したローレンツ力によって、
それぞれpn接合14に近づくように曲げられる。その結果
pn接合14側での電子と正孔の密度が大きくなり、ホール
電圧が発生し、pn接合14を横切る方向の電流が変化して
抵抗の変化を示現する。抵抗の変化はpn接合14を横切る
方向も変化し、バイアス電圧の印加として定電圧源を使
用しその電流を測定することによりえられるが、接合と
平行に流れる電流が変化する現像を観測することもでき
る。

【００２５】また図３において、11〜27は図２と同じ部
分を示し、28は真性半導体層（以下、ｉ層という）、41
〜43はそれぞれｐ型半導体基板11とｎ型層12との接合面
に形成されたｎ⁺型の埋込層、47はｐ型層13に形成した
電極で、埋込層41とのあいだに順バイアスとなるように
順バイアス定電圧源25に接続されている。

【００２６】この構成はｐ型半導体基板11上に埋込層41
〜43を形成する場所に不純物イオンの打込みをしたの
ち、エピタキシャル成長法によってｎ型層12を形成す
る。つぎに同様にエビタキシャル成長法で不純物をドー
ピングしない半導体結晶を成長させてｉ層28を形成し、
ｐ型層13およびｎ⁺型層16、17を拡散またはイオン打込
みにより形成する。この構造でも前述のpn接合14がpin
接合になっているだけで、前述の空乏層に変ってｉ層28
が多数キャリヤをセパレートする働きをし、多数キャリ
ヤがpin 接合に平行に流れる。また磁界Ｂが図３に示す
方向に印加されると多数キャリヤはｉ層28に近づくよう
に曲げられ、ホール電圧が順バイアス電圧に重量されて
偏向したキャリヤはｉ層28で再結合し、pin 接合を横切
る電流およびpin 接合と平行に流れる電流が変化し抵抗
変化が表われる。

【００２７】なお、これらの例では半導体基板上にｎ型
層およびｐ型層を形成する例で説明したが、半導体基板
でなくて、ガラスやセラミックなどの絶縁性の基板を使
用してその上にｎ型層やｐ型層を形成してもよい。

【００２８】つぎに、抵抗変化の様子を図４〜９により
バンドダイアグラムを使用して説明し、本発明の半導体
磁気抵抗素子の原理概念をさらに詳細に説明する。

【００２９】図４に磁束がないばあいのバンドダイアグ
ラムを、図５に磁束があるばあいのバンドダイアグラム
を電圧電流関係と共に示す。同図で32は伝導帯の電子、
33は価電子帯の正孔、34はｎ型領域、35はｐ型領域、36
はpn接合部、37（図８）はｉ層を示す。紙面で説明する
都合上、実空間を２次元のＸとＺの２軸で示し、磁束の
方向軸と電子のエネルギーの方向軸を重ねて表示してい
る。軸の方向は、図１と一致して描いており、各々の軸
は互いに直交している。

【００３０】図４のように磁束がないばあいは、ローレ
ンツ力は働かないので、多数キャリヤであるｎ型中の電
子とｐ型中の正孔は、pn接合の空乏層電界でセパレート
されて、pn接合と平行に電流が流れるだけである。

【００３１】ここで磁束が印加されると、キャリヤの移
動速度と磁束密度のベクトル積に比例したローレンツ力
が多数キャリヤに働く。このローレンツ力によって一時
的に多数キャリヤの分布がローレンツ力が働いた方向に
大きくなろうとする。この状態を図５に示すように、電
子32と正孔33の密度がpn接合側で大きくなっている。

【００３２】図６および図８は、それぞれpn接合および
pin 接合のばあいの電子の動きを説明するために伝導帯
側からみたバンドダイアグラムを示しており、図７はpn
接合のばあいの正孔の動きを説明するために価電子帯側
からみたバンドダイアグラムを示している。ここで図７
は図６とまったく同様な図面であり斜視図の視点を価電
子帯の下側に移したものである。空間Ｘと電流Ipの向き
は紙面の奥方向であり斜視図の表現上右斜め下に描いて
いる。すべての軸は直交している。

【００３３】ここで、ｐ型領域とｎ型領域を流れる電流
の方向は反対方向であるので、それぞれの多数キャリヤ
の移動する方向は同一方向である。磁束の方向を適切に
選ぶと、それぞれの多数キャリヤは互い接合に近寄るよ
うに曲ろうとする。

【００３４】実際には、ローレンツ力により多数キャリ
ヤの密度の傾きがあると、直ちにホール電圧が発生す
る。ホール電圧により多数キャリヤに働く力は、ローレ
ンツ力によって多数キャリヤに働く力と平衡するように
働くので、定常状態では多数キャリヤはほとんど曲ら
ず、多数キャリヤの流れと直交方向にホール電圧が現れ
る。本発明では、順バイアス電圧にホール電圧が加わ
り、接合での再結合でキャリヤが失なわれて、それを補
う分だけ再びキャリヤが偏向する。ホール電圧が発生し
ても、キャリヤ偏向が妨げられることなく接合を横切る
電流の変化として磁場を感知できる。従来のキャリヤ偏
向を原理としていたものはホール電圧が悪影響を与えて
いたが、本発明はホール電圧を積極的に利用していると
ころに特徴がある。

【００３５】図９に断面のバンド図を示す。紙面の下か
ら磁場が印加されており、ｐ型およびｎ型領域には紙面
を突き抜ける方向にそれぞれの多数キャリヤが流れてい
る。さらにpn接合には定電圧源によって、接合の立上り
電圧Ｖ_F付近で順バイアスされている。

【００３６】磁束Ｂの方向は、紙面で下から上の方向で
ある。ｐ型およびｎ型領域内では、それぞれの領域内で
接合面と直角方向にホール電圧が発生する。ｐ型領域で
発生するホール電圧をΔＶｐ、ｎ型領域で発生するホー
ル電圧をΔＶｎとすると、半導体の端部は定電圧源Ｖ_F
で固定されているので、接合にはｐ領域で発生したホー
ル電圧とｎ領域で発生したホール電圧の和が順バイアス
電圧に加えて印加される。図９では、バンド図およびバ
イアス電圧について、磁場が印加されているときを実線
で、磁場が印加されていないときを点線で示している。

【００３７】接合の電圧が順方向に増大するので、接合
と平行に流れていた多数キャリヤの一部は、空乏層また
はｉ層内で再結合するか、あるいは接合を横切って反対
導電型の領域に注入されて再結合するか、拡散して反対
導電型の電極に到達するかのいずれかによって、接合を
横切る方向の電流が増大する。

【００３８】この接合を横切る方向の電流の変化の検出
手段としては、順バイアス定電圧源の電流値を電流計な
どでモニタするか、接合の電位を電圧計などでモニタす
ることなどで構成できる。また接合を横切らずにｐ型層
またはｎ型層内を平行に流れてきた電流をモニタするこ
とによっても検出できる。

【００３９】前述のように、従来の磁気抵抗素子はホー
ル電圧の発生が磁場感度をわるくする方向に働いてお
り、平均ドリフト速度からずれた速度で移動するホール
電界と平衡しない多数キャリヤの偏向と再結合を原理と
していたため、磁気抵抗に関与するキャリヤが少なく磁
気抵抗効果が小さかった。しかし、本発明の半導体磁気
抵抗素子は、ホール電圧は磁場感度が大きくなる方向に
働いており、しかも発生したホール電圧の指数関数で接
合面を横切る電流が大きく変化するので磁気抵抗効果は
非常に大きい。

【００４０】またキャリヤの再結合をする領域が、バル
ク内であり経時変化がなく非常に安定である。

【００４１】本発明の半導体磁気抵抗素子において、ｐ
型領域、ｎ型領域の両方にそれぞれ反対方向に電流を流
したとすると、各々の領域で発生するホール電圧は以下
のようになる。

【００４２】

【数１】

【００４３】

【数２】

【００４４】ここでＶ_Hnはｎ型領域でのホール電圧、Ｖ
_Hpはｐ型領域でのホール電圧、Ｗ_ｎはｎ型領域の幅、Ｗ
_ｐはｐ型領域の幅、Ｉ_ｎはｎ型領域の電流、Ｉ_ｐはｐ型
領域の電流、Ｎはｎ型領域のキャリヤ密度、Ｐはｐ型領
域のキャリヤ密度、ｅは素電荷、Ｂは磁束密度を示す。

【００４５】接合を通って流れる電流Ｉｄは

【００４６】

【数３】

【００４７】ここでＩ_ｓは飽和電流、ｋはボルツマン係
数、Ｔは絶対温度、Ｖは接合電圧を示す。

【００４８】半導体層中を多数キャリヤが流れるとき、
実際には抵抗があり、この抵抗と電流の積の電圧降下が
生じ、順方向バイアスが減少する。

【００４９】この抵抗Ｒは

【００５０】

【数４】

【００５１】ここでσは半導体層の導電率、Ｌは半導体
層の長さ、Ｗは半導体層の幅、ｔは半導体層の厚さを示
す。この抵抗があるため、半導体層の長さ方向に電圧降
下の分布ができ、接合を横切る電流も距離の関数とな
る。

【００５２】半導体層に発生するホール電圧Ｖ_Ｈと、半
導体層の抵抗Ｒと電流Ｉの積Ｒ・Ｉとの比ξは

【００５３】

【数５】

【００５４】ここでμは半導体のキャリヤ移動度を示
す。ξは大きいほうがよいので、一般的なプレーナ構造
とするときは、短く深い接合の構造で、移動度が高い半
導体材料を使うと良いことがわかる。

【００５５】ホール電圧は、磁束が通る方向の半導体の
厚さＷが薄い方が大きい。しかし電気抵抗は、断面積が
広い方が小さくすることができるので、Ｗをホール電圧
の制約から薄くした分だけ、断面積を構成するもう一つ
の辺長ｔを大きくすると良い。ｔはホール電圧が発生す
る方向である。

【００５６】ホール電圧を発生するための電流は、ｎ型
層またはｐ型層の一方だけに流してもよいが、両方の導
電層に反対方向に電流を流した方が磁場感度が大きくな
る。これは、一方の導電型層だけに電流を流したばあい
は、電流を流した方の導電型層に発生したホール電圧し
か利用できないが、両方の導電型層に電流を流したばあ
いは、両方の導電型層に発生したホール電圧の和を利用
できるからである。

【００５７】実際の製作プロセスでは、ｐ型層とｎ型層
の不純物密度や形状を、異なる導電型で同等にすること
が容易でないこともあるので、それぞれの導電型に流す
電流値を抵抗成分による電圧降下などを考慮して最適化
するとよい。

【００５８】上述の実施例ではpn接合14でキャリヤの再
結合を図っているが、この接合面のｎ型層12、ｐ型層13
のいずれか、または両方を低濃度層で形成するとバリヤ
の傾きがなだらかになり一層再結合を促進し易く好まし
い。またｎ型層12とｐ型層13とのあいだに、さらに濃度
の低い真性半導体層のような高抵抗領域を介在させると
その効果は一層助長され好ましい。

【００５９】また再結合を促進する他の方法として、接
合面にイオン打込みや拡散により金や銅などの重金属イ
オンの深い準位を設けたり、アルゴンやキセノンなどの
イオンをイオン打込みして結晶欠陥によりトラップを設
けることなどが効果的である。

【００６０】ホール電圧を発生させるための電流は、原
理の説明の都合上、前述の説明で定電流源２個で表現し
ているが、原理上定電流源である必要性はなく、後述す
るように第一の導電型層を通った電流を、抵抗またはダ
イオードやショットキーダイオードを通して、第二の導
電型層に導入してもよい。以下に本発明をさらに別の実
施例で詳細に説明する。

【００６１】図10〜11に差動動作とした半導体磁気抵抗
素子の実施例を示す。すなわち図10は平面図による説明
図、図11は図10のＢ−Ｂ断面による説明図である。これ
らの図において、11〜15、18〜22は図１と同じ部分を示
し、41、42、43はそれぞれｐ型半導体基板11とｎ型エピ
タキシャル層の接合面に形成されたｎ⁺型の埋込層、4
4、45は電極19、20と埋込層42、43とを連結するｎ⁺型
の拡散層、46はｎ型層12に形成した電極でｎ⁺型拡散層
を通じて埋込層41に連結している。47はｐ型層13に形成
した電極で、電極46とのあいだに順バイアスになるよう
に順バイアス電圧源48が接続されている。また電極21と
電極19および電極22と電極20のあいだにそれぞれ抵抗Ｒ
_Ｌ、Ｒ_Ｒを接続し、順バイアス電圧源によりpn接合を横
切らない電流Ｉ_Ｌ、Ｉ_Ｒがｎ型層12およびｐ層13を流れ
るようにしてＲ_Ｌ、Ｒ_ＲによりＩ_Ｌ、Ｉ_Ｒを検出する手
段としている。

【００６２】この実施例の動作を図11の左側の領域で説
明すると、抵抗Ｒ_Ｌを設けたばあいは、ｐ型層13内を通
り接合を横切らなかった電流Ｉ_Ｌと抵抗Ｒ_Ｌの積の電圧
が発生する。抵抗Ｒ_Ｌの大きさは、ｐ型層13の抵抗値に
もよるがＲ_Ｌの両端の電圧の大きさが、順バイアス電源
48の電圧Ｖ_Ｆと同程度で、接合の立上り電圧付近の電圧
となるようにするとよい。

【００６３】磁気の大きさに応じた電気信号は、抵抗Ｒ
_ＬとＲ_Ｒの両端の電圧の差をモニタすることによりうる
ことができる。すなわち図11に示しているように、紙面
の手前から奥へ磁束が通っているとすると、左側では多
数キャリヤ同士pnが接合14に向かって曲る方向であり、
順バイアス電圧にホール電圧が加わり、pn接合14はより
一層順方向にバイアスされる。

【００６４】一方、右側では多数キャリヤ同士が接合か
ら遠ざかる方向に曲るので、ホール電圧は順バイアス電
圧と反対方向であり、ホール電圧の分だけ順バイアス電
圧が小さくなる。この結果、左側の領域ではpn接合14を
横切って流れる電流Ｉ_ＤＬが増加し、右側の領域ではpn
接合14を横切って流れる電流Ｉ_ＤＬが減少する。

【００６５】このため抵抗Ｒ_Ｌの電圧は減少し、Ｒ_Ｒの
電圧は増加し、差動増幅器49により両者を比較すること
により磁界の変化を正確に知ることができる。

【００６６】図12〜13に差動動作のさらに他の実施例を
示す。すなわち本実施例では半導体部分は前実施例と同
じで、前実施例の抵抗Ｒ_Ｌ、Ｒ_Ｒの代りにダイオードＤ
_Ｌ、Ｄ_Ｒを接続してＩ_Ｌ、Ｉ_Ｒを検出する手段としたも
のである。

【００６７】ダイオードＤ_Ｌ、Ｄ_Ｒを設けたばあいは、
ダイオードの両端の電圧は、ダイオードＤ_Ｌ、Ｄ_Ｒの立
上り電圧付近でほぼ一定とすることができる。したがっ
てこのダイオードＤ_Ｌ、Ｄ_Ｒを流れる電流Ａ_Ｌ、Ａ_Ｒを
検出し、その差を出力することにより磁界の変化を正確
に知ることができる。この方法は、磁気抵抗素子のｎ型
層12とｐ型層13の抵抗が比較的大きいばあいとくに有効
である。

【００６８】図14に差動型の磁気抵抗素子のさらに他の
実施例を示す。本実施例は、ｐ型層13の周辺を厚い酸化
膜51で囲んで、基板11に対して垂直な方向のpn接合をな
くして、Ｓ／Ｎ比を良くしたものである。すなわちｐ型
層の側面に接合があると、磁束と同じ軸方向または電流
方向にホール電圧が発生するので、磁気感応特性を悪化
させる。

【００６９】本実施例では、厚い選択酸化膜によって絶
縁しているが、トレンチ状にエッチングした溝を使って
絶縁することもできる。また本実施例ではシリコン半導
体層でpn接合を形成しているため、酸化膜の形成が容易
であるが、GaAsなどの化合物半導体では、プロトン照射
などにより半絶縁性の電気抵抗の大きい領域を形成する
こともできる。

【００７０】また本実施例では、ｐ型層13の電極21、2
2、47としてｐ型層13の内部まで溝を掘り、その溝にｐ
型ポリシリコン53を埋め込んで電気的接続の確実性を実
現している。これは以下の理由による。すなわちホール
電圧を大きくして、かつ電気抵抗を小さくするために
は、不純物濃度をうすくして電気長を短くする必要があ
る。しかし不純物濃度の薄い半導体に対して、上から単
に電極をとると、電極付近での等電位線がゆがむので、
半導体を流れる電流が電極付近で基板と平行でなくな
る。このため素子を非常に微細化したばあい、磁場感度
がわるくなる。この問題を解決するために、本実施例は
電極をｐ型層内に埋め込み、接合と平行に電流が流れる
ようにしたものである。

【００７１】以上説明した実施例はフォトリソグラフィ
やエッチング、拡散、選択酸化、CVD などの従来技術に
よって容易に実現できる。

【００７２】図15は絶縁体上に、すなわち基板が絶縁体
のばあいは直接に、基板が半導体基板のばあいは絶縁膜
を介して薄膜単結晶シリコンを成長させてｐ型層とｎ型
層を横に並べて接合を設けた実施例である。本実施例で
は半導体基板上に形成した絶縁膜上に薄膜状の半導体層
を設け、pn接合14を基板と垂直に設けた構造からなって
いる。

【００７３】このような構造にすると、磁束が通る方向
の半導体の厚さを非常に薄くでき、かつホール電圧が発
生する方向の半導体層の幅を広くできるので、ホール電
圧が大きい。

【００７４】この半導体磁気抵抗素子の製法は、表面を
熱酸化して酸化膜62を形成した低濃度ｐ型シリコン基板
61に窓を開け、全面にCVD 法によってｐ型シリコン膜63
を堆積する。そののち、堆積したｐ型シリコン膜63が単
結晶シリコン基板61と接している窓の部分から、レーザ
掃引を行うことにより、ｐ型シリコン膜63を単結晶化す
る。この技術はシリコン・オン・インシュレータ（Sili
con On Insulator以下、SOI という）技術としてよく用
いられている。

【００７５】そののちシリコン単結晶膜63をドライエッ
チングによってエッチングし、ｐ型領域63とｎ型領域64
となる領域を基板から電気的に切り放す。

【００７６】つぎに低温ドライ熱酸化によって、単結晶
シリコン膜の表面にうすい酸化膜を設ける。さらに表面
に窒化膜をCVD 法によって堆積し、ドライエッチングに
よってｎ型シリコン領域64となるところの上にある窒化
膜と薄い酸化膜を除去する。窒化膜をマスクとして、砒
素のイオン打込み後、アニールを行うことによってｎ型
領域64を設けてpn接合14を形成する。このときアニール
によってｎ型領域を十分にドライブ拡散して、接合がイ
オン打込みのときのマスクの下に入るようにする。

【００７７】つぎにCVD 法によって酸化膜65を堆積し
て、ドライエッチングによってコンタクトホールを形成
する。さらに電極66をスパッタリング形成して完成す
る。

【００７８】図16、17に磁気データの読み取り用磁気ヘ
ッドとしたばあいの実施例を示す。すなわち図16は磁気
ヘッド全体の斜視図、図17は図16のＣ−Ｃ断面の拡大断
面図である。これらの図において使用している磁気抵抗
素子は、図10〜13に示している差動型のタイプと同様の
ものである。図17は、図11においてｐ型層13の中央の電
極47の上から電流と直角方向に切った断面である。電流
はｐ型層13では紙面を手前から向こう側につき抜ける方
向に流れている。ｎ型層12ではその反対方向に流れてい
る。

【００７９】本実施例の製作工程はつぎのようになる。
まず一般的な半導体集積回路製作技術によって磁気抵抗
素子と増幅器などの信号処理部77を設ける。その基板の
磁気抵抗素子部の磁束が通る方向に、素子を挟んで溝部
71を設ける。溝部71は磁束を効率良く磁気抵抗素子部に
通すことを目的としている。

【００８０】つぎにCVD 法によって酸化膜18を設けて絶
縁する。さらに磁性材料をスパッタリング形成して、下
部ヨーク72を設ける。このヨーク72は、後述の上部ヨー
ク75とともにセンサ部76に磁気ディスクなどの磁気媒体
からの磁束を導くために用意するものである。ヨーク
は、軟磁性高透磁率材料であれば良く、たとえばパーマ
ロイやCoZrMoNi系の合金を用いると良い。ヨークの厚み
は磁性材料の透磁率や磁路長または磁気媒体の記録密度
によって異るが、たとえば２μｍ程度とする。

【００８１】つぎにCVD 法によって薄い酸化膜を堆積し
てエッチング形成することにより、磁気ギャップ部とな
るスペーサ73を設ける。スペーサ73の材質は非磁性材料
であるＳｉＯ₂などがよい。この厚みはコンピュータ用
の磁気記録装置のヘッドとするばあいは、たとえば0.3
〜0.5 μｍ程度とする。

【００８２】つぎに上部ヨーク75と下部ヨーク72のあい
だの洩れ磁束を小さくして、磁束効率を良くするため
に、厚いスペーサ74を設ける。

【００８３】このスペーサ74は、感光性のポリイミドレ
ジストなどを使用すると良い。またこの厚みは約２〜３
μｍとするとよい。その上に上部ヨーク75をスパッタリ
ング形成する。最後にウェハからチップを切りだし、磁
気ヘッド先端部まで研磨加工して仕上げる。

【００８４】この磁気ヘッドでは磁気感応部のすぐそば
に集積化した増幅器などの信号処理部77を設けているの
で、ノイズに非常に強く高感度な磁気ヘッドとすること
ができる。信号処理部77への磁場の影響は、レイアウト
にもよるが、ヨークの比透磁率が500 〜1000程度以上あ
るとほとんど問題にならない。また信号処理部77の周辺
に溝を掘り、磁性膜で囲めば磁気シールドは実用的に十
分である。

【００８５】

【発明の効果】本発明の半導体磁気抵抗素子は、従来の
磁気抵抗素子と異り、ホール電圧が磁場感度を大きくす
る方向に働いており、しかも発生したホール電圧の指数
関数で接合面を横切る電流が大きく変化するので磁気抵
抗効果は非常に大きい。その結果、従来のホール素子
や、磁気抵抗素子で同じ効果をえようとするばあいは、
一辺が数10〜数100 μｍと大面積を必要とするのに対
し、本発明によれば１辺が数μｍ程度の大きさのもので
高性能のものがえられる。

【００８６】またキャリヤの再結合をする領域が、バル
ク内であり経時変化がなく非常に安定にできる。さらに
微細化および集積化が容易であり、制御回路と一体化し
た磁気空間分解能の非常に高い磁気センサアレイを構築
できる。さらに磁束を導くヨークを設けることによっ
て、磁気データの読取用磁気ヘッドとして応用ができ
る。

【００８７】上述の説明からもわかるように、本発明に
よればシリコンを使っても十分に大きな磁気抵抗効果を
うることができ、さらに磁気感応部と増幅器などを同一
基板に設けることができる。このため信号をセンサのす
ぐ後で増幅し、振幅が大きく低インピーダンスの状態
で、磁気記録装置本体までのリード線中を伝送できるの
で、Ｓ／Ｎの高い読取用磁気ヘッドを提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例の磁気抵抗素子の平面説明図
である。

【図２】図１のＡ−Ａ断面の説明図である。

【図３】本発明のpin 接合の磁気抵抗素子の断面説明図
である。

【図４】磁場が印加されていないときのｐ型層とｎ型層
のバンドダイアグラムによる説明図である。

【図５】磁場が印加されているときのｐ型層とｎ型層の
バンドダイアグラムによる説明図である。

【図６】磁場が印加されているときの導電帯側から見た
バンドダイアグラムによる説明図である。

【図７】磁場が印加されているときの価電子帯側から見
たバンドダイアグラムによる説明図である。

【図８】pin 接合のばあいのバンドダイアグラムによる
説明図である。

【図９】ホール電圧が発生したときの順方向バイアス電
圧の変化を示した、本発明の原理を説明する図である。

【図１０】本発明の他の実施例である差動としたばあい
の平面図による説明図である。

【図１１】図10のＢ−Ｂ断面による説明図である。

【図１２】本発明のさらに他の実施例である差動とした
ばあいの平面図による説明図である。

【図１３】図12の断面を示す説明図である。

【図１４】本発明のさらに他の実施例を示す断面説明図
である。

【図１５】本発明のさらに他の実施例を示す斜視図によ
る説明図である。

【図１６】磁気ヘッドとしたばあいの実施例の斜視図で
ある。

【図１７】図16のＣ−Ｃ断面による説明図である。

【符号の説明】

11 半導体基板 12 第一の導電型層（ｎ型層） 13 第二の導電型層（ｐ型層） 14 pn接合 19、20、21、22 電極 25 順バイアス定電圧源 28 ｉ層 32 電子（多数キャリヤ） 33 正孔（多数キャリヤ） 51 厚い酸化膜（電気抵抗の大なる領域） 72 下側磁性体ヨーク 75 上側磁性体ヨーク 77 信号処理部Ｒ_Ｌ、Ｒ_Ｒ抵抗Ｄ_Ｌ、Ｄ_Ｒダイオード

Claims

【特許請求の範囲】

【請求項１】基板上に半導体の第一の導電型層と第二
の導電型層でpn接合またはそのあいだに真性半導体層を
介在させたpin 接合が形成され、前記二つの導電型層の
少なくとも一方に前記pn接合またはpin 接合の面と平行
な方向に多数キャリヤが流されるとともに、前記pn接合
またはpin 接合に順方向のバイアス電圧が印加されてな
る半導体磁気抵抗素子。
【請求項２】請求項１記載の半導体磁気抵抗素子であ
って、前記pn接合またはpin 接合を横切る電流の変化を
検出する手段が設けられ、前記pn接合またはpin 接合の
面と平行な方向に印加された磁界により該磁界と直交す
る成分をもった方向に移動する前記多数キャリヤによっ
て発生するホール電圧が前記順方向バイアスに重畳さ
れ、前記pn接合またはpin接合を横切る電流の変化によ
り前記磁界の変化を検出する半導体磁気抵抗素子。
【請求項３】請求項１記載の磁気抵抗素子であって、
前記多数キャリヤの流れによる電流の変化を検出する手
段が設けられ、前記pn接合またはpin接合の面と平行な
方向に印加された磁界により該磁界と直交する成分をも
った方向に移動する前記多数キャリヤの電流の変化によ
り前記磁界の変化を検出する半導体磁気抵抗素子。
【請求項４】前記バイアス電圧印加用の電極がそれぞ
れ前記第一の導電型層の中央部および前記第二の導電型
層の中央部に設けられ、前記pn接合またはpin 接合と平
行な方向に電流を流すための電極が前記第一の導電型層
および前記第二の導電型層の少なくとも一方の端部に形
成され、該第一の導電型層の端部に設けられた電極と該
第二の導電型層の端部に設けられた電極とが外部で抵抗
またはダイオードにより接続されて前記多数キャリヤの
電流検出手段とされてなる請求項３記載の半導体磁気抵
抗素子。
【請求項５】前記多数キャリヤが前記第一の導電型層お
よび前記第二の導電型層の中央部から左右両端部へ、ま
たは左右両端部から中央部へ流れるように電極が形成さ
れ、前記左右を流れる電流または該電流にもとづく電圧
の差動により前記磁界の変化を検出する請求項３または
４記載の半導体磁気抵抗素子。
【請求項６】前記第一の導電型層と前記第二の導電型
層が、前記基板の縦方向に形成され、前記二つの導電型
層の上面側に形成された前記第一または第二の導電型層
の横側の周囲に電気抵抗の大なる領域が形成され、前記
第一および第二の導電型層の縦の接合面を減らしてなる
請求項１〜５のいずれか１項記載の半導体磁気抵抗素
子。
【請求項７】前記基板上に直接または絶縁膜を介して
横方向に前記第一の導電型層および前記第二の導電型層
が形成され、前記pn接合またはpin 接合が前記基板と垂
直に形成されてなる請求項１〜６のいずれか１項記載の
半導体磁気抵抗素子。
【請求項８】前記第一の導電型層と前記第二の導電型
層の双方に前記pn接合またはpin 接合と平行に前記多数
キャリヤが流され、その電流の方向がそれぞれ逆方向で
あることを特徴とする請求項１〜７のいずれか１項記載
の半導体磁気抵抗素子。
【請求項９】前記第一の導電型層および／または前記
第二の導電型層の前記pn接合の部分が低濃度層で形成さ
れてなる請求項１〜８のいずれか１項記載の半導体磁気
抵抗素子。
【請求項１０】前記pn接合またはpin 接合の部分に再
結合中心が設けられてなる請求項１〜９のいずれか１項
記載の半導体磁気抵抗素子。
【請求項１１】前記基板が半導体基板で形成され、ま
たは前記基板上に形成された半導体層に増幅器および／
または信号処理部が同時に形成されてなる請求項１〜10
のいずれか１項記載の半導体磁気抵抗素子。
【請求項１２】請求項１〜11のいずれか１項記載の半
導体磁気抵抗素子に磁性体ヨークが具備され、該磁性体
ヨークは前記pn接合または前記pin 接合の面と平行でか
つ前記多数キャリヤの流れと直角方向に、前記第一およ
び第二の導電型層を介して配置されてなる磁気データ読
み取り用の磁気ヘッド。