JPH0536723A - 化合物半導体電界効果トランジスタ - Google Patents
化合物半導体電界効果トランジスタInfo
- Publication number
- JPH0536723A JPH0536723A JP19046791A JP19046791A JPH0536723A JP H0536723 A JPH0536723 A JP H0536723A JP 19046791 A JP19046791 A JP 19046791A JP 19046791 A JP19046791 A JP 19046791A JP H0536723 A JPH0536723 A JP H0536723A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- type
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】ゲート−ソース間およびゲート−ドレイン間の
ＧａＡｓ表面に生じる表面空乏層による寄生抵抗の増大
を抑制するとともにゲート容量の増大を防止する。 【構成】Ｎ型ＧａＡｓチャネル層３の上にゲート電極６
ａが形成され、Ｎ型ＧａＡｓチャネル層３の上にゲート
電極６ａからソース電極８およびドレイン電極９に向っ
て零から次第に厚くなるＮ型ＧａＡｓチャネル層３より
も低いキャリア濃度のアンドープ（Ｉ型）ＧａＡｓ層４
が形成されている電界効果トランジスタ。
ＧａＡｓ表面に生じる表面空乏層による寄生抵抗の増大
を抑制するとともにゲート容量の増大を防止する。 【構成】Ｎ型ＧａＡｓチャネル層３の上にゲート電極６
ａが形成され、Ｎ型ＧａＡｓチャネル層３の上にゲート
電極６ａからソース電極８およびドレイン電極９に向っ
て零から次第に厚くなるＮ型ＧａＡｓチャネル層３より
も低いキャリア濃度のアンドープ（Ｉ型）ＧａＡｓ層４
が形成されている電界効果トランジスタ。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体電界効果ト
ランジスタに関するものである。
ランジスタに関するものである。
【０００２】
【従来の技術】化合物半導体を用いたショットキ障壁型
電界効果トランジスタ（以下ＭＥＳＦＥＴと記す）は、
マイクロ波帯用増幅器など超高周波帯において広く用い
られている。
電界効果トランジスタ（以下ＭＥＳＦＥＴと記す）は、
マイクロ波帯用増幅器など超高周波帯において広く用い
られている。
【０００３】従来の化合物半導体ＭＥＳＦＥＴでは、ゲ
ート−ソース間およびゲート−ドレイン間に表面欠陥に
起因する表面空乏層が形成されている。そのため、ソー
ス抵抗およびドレイン抵抗で表わされる寄生抵抗が増大
し、相互コンダクタンスｇm の低下や高周波特性の低下
が生じる。特にゲート電位が大きく負に振れたとき、表
面空乏層が大きく拡がり、ｇm の低下や高周波特性の低
下がさらに著しくなる。
ート−ソース間およびゲート−ドレイン間に表面欠陥に
起因する表面空乏層が形成されている。そのため、ソー
ス抵抗およびドレイン抵抗で表わされる寄生抵抗が増大
し、相互コンダクタンスｇm の低下や高周波特性の低下
が生じる。特にゲート電位が大きく負に振れたとき、表
面空乏層が大きく拡がり、ｇm の低下や高周波特性の低
下がさらに著しくなる。
【０００４】従来技術により表面空乏層の問題を避ける
方法の１つについて、図２を参照して説明する。
方法の１つについて、図２を参照して説明する。
【０００５】ゲート６ａ−ソース８間およびゲート６ａ
−ドレイン９間にＮ型チャネル層（動作層）５の濃度よ
りもかなり低いキャリア濃度のアンドープ（Ｉ型）層４
を形成する。表面空乏層による電位差はＩ型層４によっ
て吸収され、ＦＥＴ特性は表面空乏層の影響を受け難く
なる。
−ドレイン９間にＮ型チャネル層（動作層）５の濃度よ
りもかなり低いキャリア濃度のアンドープ（Ｉ型）層４
を形成する。表面空乏層による電位差はＩ型層４によっ
て吸収され、ＦＥＴ特性は表面空乏層の影響を受け難く
なる。
【０００６】
【発明が解決しようとする課題】従来技術によるＩ型層
によってゲートが埋め込まれたＦＥＴはソース抵抗Ｒs
およびドレイン抵抗Ｒd の増加を抑えることができ、高
いｇm を得ることができる。
によってゲートが埋め込まれたＦＥＴはソース抵抗Ｒs
およびドレイン抵抗Ｒd の増加を抑えることができ、高
いｇm を得ることができる。
【０００７】ところが発明者の評価ではこのＦＥＴの高
周波特性は予想されるほど改善されなかった。その原因
はゲート−ソース間容量Ｃgsが増大しているためである
ことがわかった。ゲートの側面に誘電率の高いＩ型Ｇａ
Ａｓ層が形成されているからである。
周波特性は予想されるほど改善されなかった。その原因
はゲート−ソース間容量Ｃgsが増大しているためである
ことがわかった。ゲートの側面に誘電率の高いＩ型Ｇａ
Ａｓ層が形成されているからである。
【０００８】
【課題を解決するための手段】本発明の化合物半導体電
界効果トランジスタは、動作層の上にゲート電極が形成
され、前記動作層の上にゲート電極からソース電極およ
びドレイン電極に向って零から次第に厚くなる前記動作
層よりも低いキャリア濃度の半導体層が形成されている
ものである。
界効果トランジスタは、動作層の上にゲート電極が形成
され、前記動作層の上にゲート電極からソース電極およ
びドレイン電極に向って零から次第に厚くなる前記動作
層よりも低いキャリア濃度の半導体層が形成されている
ものである。
【０００９】
【実施例】本発明の一実施例について、図１（ａ）〜
（ｄ）を参照して説明する。
（ｄ）を参照して説明する。
【００１０】はじめに図１（ａ）に示すように、半絶縁
性ＧａＡｓ基板１上にＭＢＥ法により連続して、アンド
ープＧａＡｓバッファ層２、Ｎ型ＧａＡｓチャネル層
３、アンドープＧａＡｓ層（Ｉ型層）４を順次成長す
る。
性ＧａＡｓ基板１上にＭＢＥ法により連続して、アンド
ープＧａＡｓバッファ層２、Ｎ型ＧａＡｓチャネル層
３、アンドープＧａＡｓ層（Ｉ型層）４を順次成長す
る。
【００１１】つぎに図１（ｂ）に示すように、レジスト
５を塗布したのちゲート領域を開口する。
５を塗布したのちゲート領域を開口する。
【００１２】つぎに図１（ｃ）に示すように、硫酸系の
水溶液でＩ型層４を等方的にウェットエッチングしたの
ち、アルミニウム６を真空蒸着してゲート電極６ａを形
成する。
水溶液でＩ型層４を等方的にウェットエッチングしたの
ち、アルミニウム６を真空蒸着してゲート電極６ａを形
成する。
【００１３】つぎに図１（ｄ）に示すように、レジスト
５と共に不要のアルミニウム６を除去してから、ソース
−ドレイン領域にＮ+ 型オーミック層７を形成したの
ち、ＡｕＧｅ−Ｎｉからなるオーミック電極（ソース−
ドレイン）８，９を形成してＦＥＴの素子部が完成す
る。
５と共に不要のアルミニウム６を除去してから、ソース
−ドレイン領域にＮ+ 型オーミック層７を形成したの
ち、ＡｕＧｅ−Ｎｉからなるオーミック電極（ソース−
ドレイン）８，９を形成してＦＥＴの素子部が完成す
る。
【００１４】本実施例で用いた等方性のウェットエッチ
ングの代りに、異方性のウェットエッチングを用いてテ
ーパー状のＩ型層の開口を形成しても、同様の効果を得
ることができる。
ングの代りに、異方性のウェットエッチングを用いてテ
ーパー状のＩ型層の開口を形成しても、同様の効果を得
ることができる。
【００１５】またＩ型ＧａＡｓ層の代りに、Ｉ型ＡｌＧ
ａＡｓ層を用いても同様の効果を得ることができる。
ａＡｓ層を用いても同様の効果を得ることができる。
【００１６】さらに本発明の効果は本実施例のＧａＡｓ
ＭＥＳＦＥＴに止まることなく、ヘテロ接合の化合物半
導体を用いたＦＥＴに適用することもできる。
ＭＥＳＦＥＴに止まることなく、ヘテロ接合の化合物半
導体を用いたＦＥＴに適用することもできる。
【００１７】
【発明の効果】Ｉ型層がゲートの下端で接して、ソース
−ドレインに延長している。その結果、表面空乏層の影
響を極力抑制して、ゲート容量の増大を抑制する効果が
認められた。
−ドレインに延長している。その結果、表面空乏層の影
響を極力抑制して、ゲート容量の増大を抑制する効果が
認められた。
【図１】本発明の一実施例を工程順に示す断面図であ
る。
る。
【図２】従来技術によるＧａＡｓＭＥＳＦＥＴを示す断
面図である。
面図である。
１ 半絶縁性ＧａＡｓ基板 ２ アンドープＧａＡｓバッファ層 ３ Ｎ型ＧａＡｓチャネル層 ４ アンドープＧａＡｓ層（Ｉ型層） ５ レジスト ６ アルミニウム ６ａ ゲート ７ Ｎ+ 型オーミック層 ８ ソース ９ ドレイン
Claims (1)
- 【特許請求の範囲】 【請求項１】 動作層の上にゲート電極が形成され、前
記動作層の上にゲート電極からソース電極およびドレイ
ン電極に向って零から次第に厚くなる前記動作層よりも
低いキャリア濃度の半導体層が形成されている化合物半
導体電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19046791A JPH0536723A (ja) | 1991-07-31 | 1991-07-31 | 化合物半導体電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19046791A JPH0536723A (ja) | 1991-07-31 | 1991-07-31 | 化合物半導体電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536723A true JPH0536723A (ja) | 1993-02-12 |
Family
ID=16258602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19046791A Pending JPH0536723A (ja) | 1991-07-31 | 1991-07-31 | 化合物半導体電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536723A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084359B1 (en) | 2005-02-16 | 2006-08-01 | Alps Electric Co., Ltd. | Switch device having rubber dome and generating superior click feeling |
| US7893462B2 (en) | 2004-12-14 | 2011-02-22 | Electronics And Telecommunications Research Institute | Transistor of semiconductor device and method of fabricating the same |
-
1991
- 1991-07-31 JP JP19046791A patent/JPH0536723A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7893462B2 (en) | 2004-12-14 | 2011-02-22 | Electronics And Telecommunications Research Institute | Transistor of semiconductor device and method of fabricating the same |
| US8697507B2 (en) | 2004-12-14 | 2014-04-15 | Electronics And Telecommunications Research Institute | Transistor of semiconductor device and method of fabricating the same |
| US7084359B1 (en) | 2005-02-16 | 2006-08-01 | Alps Electric Co., Ltd. | Switch device having rubber dome and generating superior click feeling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4913046B2 (ja) | エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するｉｉｉ−ｖ基板構造を形成する方法 | |
| US5364816A (en) | Fabrication method for III-V heterostructure field-effect transistors | |
| US20110241020A1 (en) | High electron mobility transistor with recessed barrier layer | |
| US20060202299A1 (en) | Semiconductor devices integrating high-voltage and low-voltage field effect transistors on the same wafer | |
| US10079297B2 (en) | Compound semiconductor device | |
| Takahashi et al. | Improvement of RF and noise characteristics using a cavity structure in InAlAs/InGaAs HEMTs | |
| US5153682A (en) | HEMT device with doped active layer | |
| KR970004846B1 (ko) | 반도체 장치 | |
| US6979871B2 (en) | Semiconductor device having T-shaped gate electrode and method of manufacturing the same | |
| US5643811A (en) | Method of making field effect transistor for high-frequency operation | |
| JPH10178024A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2549206B2 (ja) | 電界効果トランジスタ | |
| JPH0536723A (ja) | 化合物半導体電界効果トランジスタ | |
| US5824575A (en) | Semiconductor device and method of manufacturing the same | |
| US8039871B2 (en) | Semiconductor device | |
| JP2008506250A (ja) | ヘテロ構造電界効果トランジスタ | |
| van der Zanden et al. | W-band high-gain amplifier using InP dual-gate HEMT technology | |
| US5701020A (en) | Pseudomorphic step-doped-channel field-effect transistor | |
| JPH08330325A (ja) | 電界効果トランジスタおよび製造方法 | |
| JP2689960B2 (ja) | 半導体装置 | |
| US6184546B1 (en) | High barrier gate and tri-step doped channel field-effect transistor | |
| JPH0715018A (ja) | 電界効果トランジスタ | |
| JP3381694B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0645363A (ja) | 砒化ガリウム電界効果トランジスタ | |
| JP3074836B2 (ja) | 化合物半導体電界効果トランジスタ |