JPH0536550U - Memory card control method - Google Patents
Memory card control methodInfo
- Publication number
- JPH0536550U JPH0536550U JP8452691U JP8452691U JPH0536550U JP H0536550 U JPH0536550 U JP H0536550U JP 8452691 U JP8452691 U JP 8452691U JP 8452691 U JP8452691 U JP 8452691U JP H0536550 U JPH0536550 U JP H0536550U
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- signal
- write
- turned
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 電源投入時等に生じる誤信号の発生によって
メモリカード内に保持されたデータが破壊されるのを防
止する。
【構成】 メモリカード3と、このメモリカード3に情
報を書込み又は書込んだ情報を読出すドライバ回路1と
を有するメモリカード制御方式であって、書込み又は読
出し動作中の書込み信号等を有効にし、他の状態での書
込み信号等を無効にするフリップフロップ4を設け、こ
のフリップフロップ4によって情報の書込み又は読出し
動作のときに制御信号等を有効として書込み動作等を行
い、他の状態では、すべての信号を無効とし、メモリカ
ード内の情報をそのまま保持する。
(57) [Summary] [Purpose] To prevent the data retained in the memory card from being destroyed by the generation of erroneous signals when the power is turned on. A memory card control system having a memory card 3 and a driver circuit 1 for writing information to the memory card 3 or reading the written information, wherein a write signal or the like during a write or read operation is validated. , A flip-flop 4 for invalidating a write signal or the like in another state is provided, and when the write or read operation of information is performed by the flip-flop 4, a write operation or the like is performed by validating a control signal or the like. In other states, All signals are invalidated and the information in the memory card is retained.
Description
【0001】[0001]
この考案は、読み書きが可能なメモリの誤動作による情報破壊を防止する機能 を備えたメモリカード制御方式に関するものである。 The present invention relates to a memory card control system having a function of preventing information destruction due to a malfunction of a readable / writable memory.
【0002】[0002]
図2は従来のメモリカード制御方式を示すブロック図である。 FIG. 2 is a block diagram showing a conventional memory card control system.
【0003】 図中、11はドライバ回路、12はインターフェースコネクタ、13はメモリ カードである。メモリカード13はインターフェースコネクタ12に挿入され、 リード/ライト動作が可能となる。なお、メモリカード13は、外部から電源が 供給されない状態でも記憶されたデータを保持できるように、内部に電池を内蔵 している。このメモリカード13がインターフェースコネクタ12に挿入された 状態では、ドライバ回路11、インターフェースコネクタ12、メモリカード1 3及びCPU(図示せず)を含む装置側から電源が供給されるようになっている 。In the figure, 11 is a driver circuit, 12 is an interface connector, and 13 is a memory card. The memory card 13 is inserted into the interface connector 12 and read / write operations are possible. The memory card 13 has a built-in battery inside so that the stored data can be held even when power is not supplied from the outside. When the memory card 13 is inserted into the interface connector 12, power is supplied from the device side including the driver circuit 11, the interface connector 12, the memory card 13 and the CPU (not shown).
【0004】 メモリカード13は保存用の情報記憶手段として使用することも、装置の内部 メモリの一部としても使用することができる。このため、ドライバ回路11は、 アドレス信号、データ信号、チップイネーブル信号、ライトイネーブル信号、ア ウトプットイネーブル信号からなる制御信号をドライブしてメモリカード13で のデータのリード/ライト制御を行う。The memory card 13 can be used both as an information storage means for storage and as a part of the internal memory of the device. Therefore, the driver circuit 11 drives a control signal composed of an address signal, a data signal, a chip enable signal, a write enable signal, and an output enable signal to control read / write of data in the memory card 13.
【0005】[0005]
ところで上述したメモリカード制御方式では、電源投入時、電源解除時、メモ リカードの挿抜時(挿入又は抜出し時)、プログラム暴走時等に誤った信号が発 生することがある。そして、この誤った信号が前記信号と同じものになると、メ モリカード13内に保持されているデータが破壊されてしまうことがあるという 問題点がある。 In the memory card control method described above, an erroneous signal may be generated when the power is turned on, when the power is turned off, when the memory card is inserted or removed (when inserting or removing), or when the program runs out of control. Then, if this erroneous signal becomes the same as the above-mentioned signal, there is a problem that the data held in the memory card 13 may be destroyed.
【0006】 本考案は以上述べた問題点に鑑みなされたもので、電源投入時等に生じる誤信 号の発生によってメモリカード内に保持されたデータが破壊されるのを確実に防 止することができるメモリカード制御方式を提供することを目的とする。The present invention has been made in view of the above-mentioned problems, and it is possible to reliably prevent the data held in the memory card from being destroyed by the occurrence of an erroneous signal when the power is turned on. It is an object of the present invention to provide a memory card control method that can be performed.
【0007】[0007]
上記目的を達成するために本考案は、メモリカードと、このメモリカードに 情報を書込み又は書込んだ情報を読出すドライバ回路とを有するメモリカード制 御方式において、前記書込み又は読出し動作中の書込み信号等を有効にし、他の 状態での書込み信号等を無効にする信号制御回路を設けたことを特徴とする。 In order to achieve the above object, the present invention provides a memory card control system having a memory card and a driver circuit for writing information to the memory card or reading the written information. A signal control circuit for enabling signals and the like and invalidating write signals and the like in other states is provided.
【0008】[0008]
前記構成により、情報の書込み又は読出し動作のときには、信号制御回路によ って制御信号が有効と判断され、書込み動作等が行われる。書込み又は読出し動 作以外の状態では、信号制御回路によってすべての信号が無効とされ、メモリカ ード内の情報はそのまま保持される。 With the above configuration, when the information writing or reading operation is performed, the signal control circuit determines that the control signal is valid, and the writing operation or the like is performed. In the states other than the write or read operation, all the signals are invalidated by the signal control circuit and the information in the memory card is retained as it is.
【0009】[0009]
以下、本考案の実施例を図面を参照しながら詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【0010】 図1は本実施例のメモリカード制御方式を示すブロック図である。FIG. 1 is a block diagram showing a memory card control system of this embodiment.
【0011】 図中、1はドライバ回路、2はインターフェースコネクタ、3はメモリカード で、前記従来のメモリカード制御方式と同様の構成を有している。さらに、4は 信号制御回路としてのフリップフロップ、5はインバータ、6はトランジスタ、 7はCPUである。In the figure, 1 is a driver circuit, 2 is an interface connector, and 3 is a memory card, which has the same structure as the conventional memory card control system. Further, 4 is a flip-flop as a signal control circuit, 5 is an inverter, 6 is a transistor, and 7 is a CPU.
【0012】 フリップフロップ4はCPU7からの制御によってドライバ回路1とトランジ スタ6を制御する。具体的にはリセット信号によってOFF信号(Lo信号)を出 力し、トランジスタ6を作動してメモリカード3に外部からの電源を供給する。 ドライバ回路1では、フリップフロップ4からのOFF信号がインバータ5で反転 されON信号(Hi信号)になって入力し、ドライバ回路1に入力したアドレス信 号、データ信号や制御信号を無効と判断してメモリカード3への出力を行わない 。The flip-flop 4 controls the driver circuit 1 and the transistor 6 under the control of the CPU 7. Specifically, an OFF signal (Lo signal) is output by a reset signal, the transistor 6 is activated, and the memory card 3 is supplied with power from the outside. In the driver circuit 1, the OFF signal from the flip-flop 4 is inverted by the inverter 5 and becomes an ON signal (Hi signal), which is input, and the address signal, data signal and control signal input to the driver circuit 1 are judged to be invalid. Not output to the memory card 3.
【0013】 また、フリップフロップ4にイネーブル信号がON状態で、セット信号がOFF状 態で入力すると、フリップフロップ4からの出力信号がON状態になり、トランジ スタ6でメモリカード3に外部電源を供給し、ドライバ回路1で入力したアドレ ス信号、データ信号や制御信号を有効と判断してメモリカード3へ出力する。When the enable signal is input to the flip-flop 4 and the set signal is input in the OFF state, the output signal from the flip-flop 4 is turned on, and the transistor 6 supplies the external power to the memory card 3. The address signal, the data signal and the control signal which are supplied and input by the driver circuit 1 are judged to be valid and are output to the memory card 3.
【0014】 CPU7は全体を制御し、アドレス信号、データ信号と、チップイネーブル信 号、ライトイネーブル信号及びアウトプットイネーブル信号からなる制御信号を ドライバ回路1に出力すると共に、図3に示す処理機能が格納されている。The CPU 7 controls the whole and outputs an address signal, a data signal, and a control signal including a chip enable signal, a write enable signal and an output enable signal to the driver circuit 1, and at the same time, has a processing function shown in FIG. It is stored.
【0015】 以上のように構成されたメモリカード制御方式は次のように作用する。The memory card control system configured as described above operates as follows.
【0016】 通常(メモリカード3の非動作時)はイネーブル信号をOFFにセットしておく 。この状態では、フリップフロップ4の出力信号はOFF状態に維持され、ドライ バ回路1ではこの回路1に入力するアドレス信号、データ信号及び制御信号をメ モリカード3側に出力することはない。さらに、トランジスタ6においてはメモ リカード3にリード/ライト動作に必要な電源が供給されることはない。Normally (when the memory card 3 is not operating), the enable signal is set to OFF. In this state, the output signal of the flip-flop 4 is maintained in the OFF state, and the driver circuit 1 does not output the address signal, the data signal and the control signal input to this circuit 1 to the memory card 3 side. Further, in the transistor 6, the memory card 3 is not supplied with the power required for the read / write operation.
【0017】 これにより、CPU7側とメモリカード3側とが完全に切り放された状態、即 ちハイインピーダンス状態となり、装置側の電源投入、電源解除を行っても、ま たメモリカード3の挿抜を行っても、制御信号等が誤ってメモリカード3へ出力 されることはなく、メモリカード3内のデータ破壊は発生しない。また、CPU 7のプログラムが暴走した場合でも同様に、ドライバ回路1からメモリカード3 に制御信号等が出力されることはなく、メモリカード3内のデータ破壊は発生し ない。As a result, the CPU 7 side and the memory card 3 side are completely disconnected, and immediately enter the high impedance state. Even when the power is turned on and off on the device side, the memory card 3 is inserted and removed. Even if the operation is performed, the control signal and the like are not erroneously output to the memory card 3 and the data in the memory card 3 is not destroyed. Similarly, even if the program of the CPU 7 runs out of control, the driver circuit 1 does not output control signals to the memory card 3 and the data in the memory card 3 is not destroyed.
【0018】 メモリカード3へのリード/ライトを行うときは、図3に示すように、イネー ブル信号をONにして出力し(ステップ1)、同時にセット信号をOFFにして出力 する。これにより、フリップフロップ4からの出力信号がONになり、アドレス信 号、データ信号及び制御信号等を出力してメモリカード3にアクセスを行う(ス テップ2)。次いで、アクセスを終了したか否かを判断し(ステップ3)、終了 していなければステップ2に戻り、終了すればイネーブル信号をOFFにして出力 し(ステップ4)、同時にセット信号をOFFにして出力する。これにより、フリ ップフロップ4からの出力信号がOFFになって前記ハイインピーダンス状態とな り、メモリカード3への誤書込みが防止される。When reading / writing the memory card 3, as shown in FIG. 3, the enable signal is turned on and output (step 1), and at the same time, the set signal is turned off and output. As a result, the output signal from the flip-flop 4 is turned on, and the address signal, the data signal, the control signal, etc. are output to access the memory card 3 (step 2). Next, it is judged whether or not the access is completed (step 3). If it is not completed, the procedure returns to step 2, and if completed, the enable signal is turned off and output (step 4), and at the same time, the set signal is turned off. Output. As a result, the output signal from the flip-flop 4 is turned off and the high impedance state is set, and erroneous writing to the memory card 3 is prevented.
【0019】 前記動作を図4のタイムチャートで説明すると、リセット信号によってフリッ プフロップ4からの出力信号がOFFになり、メモリカード3への誤書込みが防止 される。次いで、イネーブル信号をONにした状態でセット信号(OFF信号)を出 力し、フリップフロップ4からの出力信号をONにする。この状態で、リード/ラ イト動作を行う。次いでイネーブル信号をOFFにした状態でセット信号(OFF信号 )を出力し、フリップフロップ4からの出力信号をOFFにして前述の状態にする 。The operation will be described with reference to the time chart of FIG. 4. The output signal from the flip-flop 4 is turned off by the reset signal, and erroneous writing to the memory card 3 is prevented. Then, the set signal (OFF signal) is output with the enable signal turned on, and the output signal from the flip-flop 4 is turned on. In this state, read / write operation is performed. Then, the set signal (OFF signal) is output with the enable signal turned off, and the output signal from the flip-flop 4 is turned off to bring the state to the above.
【0020】[0020]
以上、詳細に説明したようにこの考案によれば、書込み又は読出し動作中の書 込み信号等を有効にし、他の状態での書込み信号等を無効にする信号制御回路を 設け、この信号制御回路によって情報の書込み又は読出し動作のときに制御信号 等を有効と判断して書込み動作等を行い、他の状態では、すべての信号を無効と し、メモリカード内の情報をそのまま保持するようにしたので、電源投入時等に 生じる誤信号の発生によってメモリカード内に保持されたデータが破壊されるの を確実に防止することができる。 As described above in detail, according to the present invention, there is provided a signal control circuit for enabling the write signal or the like during the write or read operation and invalidating the write signal or the like in other states. When writing or reading information, the control signal is judged to be valid and the writing operation is performed. In other states, all signals are invalid and the information in the memory card is retained as it is. Therefore, it is possible to reliably prevent the data retained in the memory card from being destroyed by the generation of an erroneous signal when the power is turned on.
【図1】本考案のメモリカード制御方式を示すブロック
図である。FIG. 1 is a block diagram showing a memory card control system of the present invention.
【図2】従来のメモリカード制御方式を示すブロック図
である。FIG. 2 is a block diagram showing a conventional memory card control system.
【図3】本考案にかかるCPUでの処理動作を示すフロ
ーチャートである。FIG. 3 is a flowchart showing a processing operation in a CPU according to the present invention.
【図4】本考案のメモリカード制御方式での処理動作を
示すタイムチャートである。FIG. 4 is a time chart showing a processing operation in the memory card control system of the present invention.
1 ドライバ回路 2 インターフェースコネクタ 3 メモリカード 4 フリップフロップ 5 インバータ 6 トランジスタ 7 CPU 1 Driver Circuit 2 Interface Connector 3 Memory Card 4 Flip Flop 5 Inverter 6 Transistor 7 CPU
Claims (1)
報を書込み又は書込んだ情報を読出すドライバ回路とを
有するメモリカード制御方式において、 前記書込み又は読出し動作中の書込み信号等を有効に
し、他の状態での書込み信号等を無効にする信号制御回
路を設けたことを特徴とするメモリカード制御方式。1. A memory card control method comprising: a memory card; and a driver circuit for writing information to the memory card or reading the written information from the memory card. A memory card control method characterized in that a signal control circuit for invalidating a write signal in the state of is provided.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8452691U JPH0536550U (en) | 1991-10-17 | 1991-10-17 | Memory card control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8452691U JPH0536550U (en) | 1991-10-17 | 1991-10-17 | Memory card control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0536550U true JPH0536550U (en) | 1993-05-18 |
Family
ID=13833088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8452691U Pending JPH0536550U (en) | 1991-10-17 | 1991-10-17 | Memory card control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0536550U (en) |
-
1991
- 1991-10-17 JP JP8452691U patent/JPH0536550U/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01108653A (en) | Memory content protection circuit | |
JPH0536550U (en) | Memory card control method | |
JP3350198B2 (en) | Storage system with backup function | |
JPH0778231A (en) | Memory card | |
JPS6217299B2 (en) | ||
JP2751822B2 (en) | Memory control method for FIFO memory device | |
JPH0140433B2 (en) | ||
JP3235124B2 (en) | Semiconductor integrated circuit | |
JP2592064B2 (en) | Control device for semiconductor memory cartridge | |
JPH0267414U (en) | ||
JP2000222198A (en) | Information processor | |
JP2842803B2 (en) | PC card | |
JP2968636B2 (en) | Microcomputer | |
JPS62286143A (en) | Semiconductor memory device | |
JP2919357B2 (en) | CPU interface circuit | |
JPH05289945A (en) | System for recognizing insertion/ejection of ic memory card | |
JPH04167157A (en) | Memory card control system | |
JPH08185358A (en) | Microprocessor | |
JP2000250759A (en) | Method for writing boot block for flash memory | |
JPH11338992A (en) | Pc card | |
JPS63271589A (en) | Reading and writing device for portable storage medium | |
JPS6332642A (en) | Information processor | |
JPS60196865A (en) | Backup memory circuit | |
JPH02128231A (en) | Software control electronic device | |
JPH01291312A (en) | Memory device |