JPH05346446A - Phase meter - Google Patents

Phase meter

Info

Publication number
JPH05346446A
JPH05346446A JP17781892A JP17781892A JPH05346446A JP H05346446 A JPH05346446 A JP H05346446A JP 17781892 A JP17781892 A JP 17781892A JP 17781892 A JP17781892 A JP 17781892A JP H05346446 A JPH05346446 A JP H05346446A
Authority
JP
Japan
Prior art keywords
phase
circuit
output
flip
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17781892A
Other languages
Japanese (ja)
Inventor
Tatsuo Tsuboi
立男 坪井
Noboru Takayama
登 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17781892A priority Critical patent/JPH05346446A/en
Publication of JPH05346446A publication Critical patent/JPH05346446A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a phase meter for measuring phase accurately and stably by automatically selecting an appropriate phase measuring range depending on the phase difference of input signal. CONSTITUTION:The phase meter for measuring the phase difference between two signals to be measured applied on input terminals 10, 20 comprises an exclusive OR circuit 1 for switching two overlapping phase measuring ranges of 0-360 deg. and 180 deg.--l80 deg., a first phase measuring system (10-15, 20-25) having discontinuous point in each phase measuring range, and a second phase measuring system (2-4) including an AND circuit 2 having no discontinuous point in phase-output voltage characteristics. Output from the second phase measuring system is fed back to the exclusive OR circuit 1 and a stably operable phase measuring range is automatically selected among phase measuring ranges of first phase measuring system thus avoiding measurement error or instable operation due to discontinuous point.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、音響機器や伝送回路等
の位相特性の計測に適し、周波数が等しい2つの信号間
の位相差を計測する位相測定装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase measuring apparatus suitable for measuring phase characteristics of audio equipment, transmission circuits, etc., and measuring a phase difference between two signals having the same frequency.

【0002】[0002]

【従来の技術】音響機器の分野においては、ディジタル
化が進み、高忠実度録音・再生・伝送が可能となり、こ
れらの特性を計測する装置の1つのである位相測定装置
に対しても、操作性が簡便で、安定かつ正確に測定し得
るものが望まれている。
2. Description of the Related Art In the field of audio equipment, digitization has advanced, and high fidelity recording / reproduction / transmission has become possible, and a phase measuring device, which is one of the devices for measuring these characteristics, can be operated. It is desired that the property is simple and stable and can be measured accurately.

【0003】従来の位相測定装置の一例は、図4に示す
ように、2つの入力端子10、20に印加された被測定信号
を方形波に変換する電圧比較器11、21と、各電圧比較器
11、21の出力がインバータ回路12、22を介して、各クロ
ック入力端子CKにそれぞれ印加されるDフリップ・フロ
ップ回路13、23と、第1のDフリップ・フロップ回路13
のQ出力および−Q出力(Q出力の反転)により開閉さ
れ、正基準電圧源15または負基準電圧源25を低域炉波器
1に接続するスイッチ14、24を備えている。
An example of a conventional phase measuring device is shown in FIG. 4, in which voltage comparators 11 and 21 for converting a signal under measurement applied to two input terminals 10 and 20 into a square wave and respective voltage comparators. vessel
The outputs of 11 and 21 are applied to the respective clock input terminals CK via the inverter circuits 12 and 22, respectively, and the first D flip-flop circuit 13 and the D flip-flop circuits 13 and 23.
Switches 14 and 24 which are opened and closed by the Q output and -Q output (inversion of the Q output) and which connect the positive reference voltage source 15 or the negative reference voltage source 25 to the low frequency reactor wave wave 1.

【0004】2つのDフリップ・フロップ回路13、23の
各D入力端子は、常に論理レベルHを保つように電源VD
に接続されており、第1のDフリップ・フロップ回路13
のQ出力は、第2のDフリップ・フロップ回路23のリセ
ット端子−R(負論理)に接続され、第2のDフリップ・
フロップ回路23の−Q出力は、第1のDフリップ・フロ
ップ回路13のリセット端子−Rに接続されている。
Each of the D input terminals of the two D flip-flop circuits 13 and 23 has a power supply V D so that the logic level H is always maintained.
Connected to the first D flip-flop circuit 13
Of the second D flip-flop circuit 23 is connected to the reset terminal -R (negative logic) of the second D flip-flop circuit 23.
The -Q output of the flop circuit 23 is connected to the reset terminal -R of the first D flip-flop circuit 13.

【0005】この2つのDフリップ・フロップ回路13、
23によって形成される回路は、いわゆるセット・リセッ
ト型フリップ・フロップ回路を構成し、第1のDフリッ
プ・フロップ回路13のクロック入力端子CKがセット端子
となり、第2のDフリップ・フロップ回路23のクロック
入力端子CKがリセット端子となる。
These two D flip-flop circuits 13,
The circuit formed by 23 constitutes a so-called set / reset type flip-flop circuit, and the clock input terminal CK of the first D flip-flop circuit 13 serves as a set terminal, and the circuit of the second D flip-flop circuit 23 The clock input pin CK becomes the reset pin.

【0006】次に、図5の波形図に基づいて図4に示す
位相測定装置の動作を説明する。
Next, the operation of the phase measuring apparatus shown in FIG. 4 will be described with reference to the waveform chart of FIG.

【0007】位相差を測定しようとする同一周波数の被
測定信号(a1、a2)を2つの入力端子10、20に印加する
と、ゼロ・クロッシング検知器として動作する電圧比較
器11、21により方形波(b1、b2)に変換され、波形整形動
作を行なうインバータ回路12、22で反転されて方形波(c
1、c2)となり、2つのDフリップ・フロップ回路13、23
のクロック入力端子CKにそれぞれ印加される。
When the signals under test (a1, a2) having the same frequency for which the phase difference is to be measured are applied to the two input terminals 10 and 20, the square wave is generated by the voltage comparators 11 and 21 which operate as a zero-crossing detector. (b1, b2) and inverted by the inverter circuits 12 and 22 that perform the waveform shaping operation.
1, c2) and two D flip-flop circuits 13 and 23
Are applied to the respective clock input terminals CK.

【0008】第1のDフリップ・フロップ回路13は、イ
ンバータ回路12の出力信号(c1)の立上りエッジでセット
され、インバータ回路22の出力信号(c2)の立上りエッジ
でセットされる第2のDフリップ・フロップ回路23の−
Q出力の立下りエッジにおいて、第1のDフリップ・フ
ロップ回路13は、リセットされる。
The first D flip-flop circuit 13 is set at the rising edge of the output signal (c1) of the inverter circuit 12, and the second D flip-flop circuit 13 is set at the rising edge of the output signal (c2) of the inverter circuit 22. Of the flip-flop circuit 23
At the falling edge of the Q output, the first D flip-flop circuit 13 is reset.

【0009】このようにして、2つの入力端子10、20に
印加された被測定信号(a1、a2)の位相差は、第1のDフ
リップ・フロップ回路13から発生するQ出力信号のパル
ス幅に変換される。なお、このQ出力信号の周期は、2
つの入力端子10、20に印加された被測定信号(a1、a2)の
周期と同じである。
In this way, the phase difference between the signals under test (a1, a2) applied to the two input terminals 10, 20 is determined by the pulse width of the Q output signal generated from the first D flip-flop circuit 13. Is converted to. The cycle of this Q output signal is 2
It is the same as the cycle of the signals under test (a1, a2) applied to the two input terminals 10 and 20.

【0010】そして、第1のDフリップ・フロップ回路
13のQ出力信号を直接に低域炉波器8へ導いて平均化す
ることによりパルス幅、すなわち位相差に比例した直流
出力を得ることも可能であるが、Dフリップ・フロップ
回路13から発生するQ出力信号の振幅はバラついて一定
ではないので、測定精度を高めるために、正基準電圧源
15または負基準電圧源25を設け、第1のDフリップ・フ
ロップ回路13のQ出力信号および−Q出力信号により、
2つのスイッチ14、24を開閉して、正基準電圧Vrまたは
負基準電圧-Vrを低域炉波器1に導いて平均化すると、
出力端子9に、図6に示すような、パルス幅、すなわち
位相差に比例した正確で安定な直流出力を得ることがで
きる。
The first D flip-flop circuit
It is also possible to obtain a DC output proportional to the pulse width, that is, the phase difference by directly guiding the Q output signal of 13 to the low-pass wave reactor 8 and averaging it, but it is generated from the D flip-flop circuit 13. Since the amplitude of the Q output signal varies and is not constant, in order to improve the measurement accuracy, a positive reference voltage source
15 or a negative reference voltage source 25 is provided, and by the Q output signal and -Q output signal of the first D flip-flop circuit 13,
By opening and closing the two switches 14 and 24 and guiding the positive reference voltage Vr or the negative reference voltage -Vr to the low-range reactor wave device 1 and averaging,
An accurate and stable DC output proportional to the pulse width, that is, the phase difference, can be obtained at the output terminal 9 as shown in FIG.

【0011】[0011]

【発明が解決しようとする課題】このような従来の位相
測定装置においては、 (1)2つの被測定信号(a1、a2)の位相差が、限りなく0
°または360°に近づくと、測定系の雑音やジッター
等によって不安定になり、安定な出力電圧を得ることが
できない。すなわち、図6における位相差360°の出
力電圧Vrと、位相差0°の出力電圧-Vrが出現して測定
が不能に陥る。
In such a conventional phase measuring apparatus, (1) the phase difference between the two signals under measurement (a1, a2) is infinitely zero.
When it approaches 0 ° or 360 °, it becomes unstable due to noise and jitter of the measurement system, and a stable output voltage cannot be obtained. That is, the output voltage Vr with a phase difference of 360 ° and the output voltage -Vr with a phase difference of 0 ° appear in FIG. 6 and measurement becomes impossible.

【0012】(2)インバータ回路12、22をバッファ回路
に変更すると、図6に示す特性は、位相差180°の出
力電圧Vrと、位相差−180°の出力電圧-Vrに変更で
きて、位相差0°または360°付近の測定を安定に行
ない得るが、位相差−180°または180°の測定が
不能に陥る。
(2) When the inverter circuits 12 and 22 are changed to buffer circuits, the characteristics shown in FIG. 6 can be changed to an output voltage Vr having a phase difference of 180 ° and an output voltage -Vr having a phase difference of −180 °. It is possible to stably measure the phase difference near 0 ° or 360 °, but it becomes impossible to measure the phase difference −180 ° or 180 °.

【0013】(3)第2のインバータ回路22を2入力のエ
クスクルーシブ・オア回路に変更し、このエクスクルー
シブ・オア回路の一方の入力端子を制御端子として、エ
クスクルーシブ・オア回路がインバータとしてもバッフ
ァとしても動作できるように構成し、測定値が不安定あ
るいは不正確になったとき、制御端子により位相測定レ
ンジを制御すれば、前記(1)および(2)の問題は解決で
きるが、人間による判断を伴うので、装置内で自動制御
することが困難である。
(3) The second inverter circuit 22 is changed to a 2-input exclusive OR circuit, and one input terminal of this exclusive OR circuit is used as a control terminal, and the exclusive OR circuit is used as an inverter or a buffer. When the measurement value is unstable or inaccurate when configured so that it can operate, the problems of (1) and (2) above can be solved by controlling the phase measurement range with the control terminal. Therefore, it is difficult to automatically control in the device.

【0014】そこで、本発明は、このような従来の問題
点を解決するために考えられたもので、入力信号の位相
差に応じて適切な位相測定レンジを自動的に選択し、正
確で安定な位相測定ができる装置を得ることを目的とし
ている。
Therefore, the present invention has been conceived in order to solve such a conventional problem, and an appropriate phase measurement range is automatically selected according to the phase difference of the input signals, so that it is accurate and stable. The purpose is to obtain a device that can perform various phase measurements.

【0015】[0015]

【課題を解決するための手段】位相測定範囲が0°〜3
60°または−180°〜180°と重なる2つの位相
測定レンジをもち、この測定レンジに不連続点をもつ第
1の位相測定系と、位相差対出力電圧特性に不連続点を
もたない第2の位相測定系と、この第2の位相測定系の
出力に基づいて第1の位相測定系の位相測定レンジを選
択制御する手段とを具備している。
[Means for Solving the Problem] The phase measurement range is 0 ° to 3
A first phase measurement system having two phase measurement ranges overlapping 60 ° or −180 ° to 180 ° and having a discontinuity point in this measurement range, and no discontinuity point in the phase difference vs. output voltage characteristic. It comprises a second phase measuring system and means for selectively controlling the phase measuring range of the first phase measuring system based on the output of the second phase measuring system.

【0016】[0016]

【作用】このように構成することにより、第1の位相測
定系の位相測定レンジを2レンジ構成にでき、また、第
2の位相測定系の出力に基づいて第1の位相測定系の位
相測定レンジを自動選択でるので、各レンジ内における
安定に測定し得る範囲を利用すれば、0°〜360°に
わたる全位相測定レンジに対して、安定で正確な測定が
可能になる。
With this configuration, the phase measurement range of the first phase measurement system can be made into two ranges, and the phase measurement of the first phase measurement system can be performed based on the output of the second phase measurement system. Since the range is automatically selected, stable and accurate measurement can be performed over the entire phase measurement range of 0 ° to 360 ° by utilizing the range in which stable measurement is possible within each range.

【0017】[0017]

【実施例】図1に示すように、2つの入力端子10、20に
印加された被測定信号を方形波に変換する電圧比較器1
1、21と、第1の電圧比較器11の出力がインバータ回路1
2を介して、クロック入力端子CKに印加される第1のD
フリップ・フロップ回路13と、第2の電圧比較器21の出
力がエクスクルーシブ・オア回路1を介して、クロック
入力端子CKに印加される第2のDフリップ・フロップ回
路23と、第1のDフリップ・フロップ回路13のQ出力お
よび−Q出力により開閉され、正基準電圧源15または負
基準電圧源25を第1の低域炉波器8に接続するスイッチ
14、24を備えている。
EXAMPLE As shown in FIG. 1, a voltage comparator 1 for converting a signal under measurement applied to two input terminals 10 and 20 into a square wave.
1, 21 and the output of the first voltage comparator 11 are the inverter circuit 1
The first D applied to the clock input terminal CK via 2
The second D flip-flop circuit 23, in which the output of the flip-flop circuit 13 and the second voltage comparator 21 is applied to the clock input terminal CK via the exclusive OR circuit 1, and the first D flip circuit A switch that is opened / closed by the Q output and -Q output of the flop circuit 13 and connects the positive reference voltage source 15 or the negative reference voltage source 25 to the first low-pass reactor 8
It has 14 and 24.

【0018】2つのDフリップ・フロップ回路13、23の
各D入力端子は、常に論理レベルHを保つように電源VD
に接続されており、第1のDフリップ・フロップ回路13
のQ出力は、第2のDフリップ・フロップ回路23のリセ
ット端子−R(負論理)に接続され、第2のDフリップ・
フロップ回路23の−Q出力は、第1のDフリップ・フロ
ップ回路13のリセット端子−Rに接続されている。
Each of the D input terminals of the two D flip-flop circuits 13 and 23 has a power supply V D so that the logic level H is always maintained.
Connected to the first D flip-flop circuit 13
Of the second D flip-flop circuit 23 is connected to the reset terminal -R (negative logic) of the second D flip-flop circuit 23.
The -Q output of the flop circuit 23 is connected to the reset terminal -R of the first D flip-flop circuit 13.

【0019】さらに、2つの電圧比較器11、21の出力の
論理積を得るアンド回路2を備え、このアンド回路2の
出力は、第2の低域炉波器3を介して第3の電圧比較器
4に接続され、この電圧比較器4の出力は、測定レンジ
情報出力端子5に接続するとともに、エクスクルーシブ
・オア回路1の他の入力端子に接続されている。
Further, an AND circuit 2 for obtaining the logical product of the outputs of the two voltage comparators 11 and 21 is provided, and the output of this AND circuit 2 is passed through the second low-pass wave reactor 3 to the third voltage The voltage comparator 4 is connected to the comparator 4. The output of the voltage comparator 4 is connected to the measurement range information output terminal 5 and the other input terminal of the exclusive OR circuit 1.

【0020】これら2つのDフリップ・フロップ回路1
3、23によって形成される回路は、セット・リセット型
フリップ・フロップ回路を構成し、第1のDフリップ・
フロップ回路13のクロック入力端子CKがセット端子とな
り、第2のDフリップ・フロップ回路23のクロック入力
端子CKがリセット端子となる。
These two D flip-flop circuits 1
The circuit formed by 3 and 23 constitutes a set / reset type flip-flop circuit, and includes a first D flip-flop circuit.
The clock input terminal CK of the flop circuit 13 serves as a set terminal, and the clock input terminal CK of the second D flip-flop circuit 23 serves as a reset terminal.

【0021】次に、図2の波形図に基づいて図1に示す
位相測定装置の動作を説明する。
Next, the operation of the phase measuring apparatus shown in FIG. 1 will be described with reference to the waveform chart of FIG.

【0022】位相差を測定しようとする同一周波数の被
測定信号(a1、a2)を2つの入力端子10、20に印加する
と、ゼロ・クロッシング検知器として動作する電圧比較
器11、21によりデューティ比がそろった2つの方形波(b
1、b2)に変換され、一方の方形波(b1)は、波形整形動作
を行なうインバータ回路12により反転されて、方形波(c
1)となり、第1のDフリップ・フロップ回路13のクロッ
ク入力端子CKに印加される。
When the signals under test (a1, a2) having the same frequency for which the phase difference is to be measured are applied to the two input terminals 10 and 20, the duty ratio is changed by the voltage comparators 11 and 21 which operate as a zero-crossing detector. Two square waves (b
1, b2), and one of the square waves (b1) is inverted by an inverter circuit 12 that performs a waveform shaping operation to generate a square wave (c
1), which is applied to the clock input terminal CK of the first D flip-flop circuit 13.

【0023】エクスクルーシブ・オア回路1は、波形整
形動作を行ないながら、第3の電圧比較器4の出力が、
論理レベルLのときに、バッファとして動作し、第2の
電圧比較器21の出力(b2)と同一波形の信号(c22)を第2
のDフリップ・フロップ回路23のクロック入力端子CKに
印加し、また、第3の電圧比較器4の出力が、論理レベ
ルHのときに、エクスクルーシブ・オア回路1はインバ
ータとして動作し、反転した波形の信号(c21)を第2の
Dフリップ・フロップ回路23のクロック入力端子CKに印
加する。
While the exclusive OR circuit 1 performs the waveform shaping operation, the output of the third voltage comparator 4 is
At the logic level L, it operates as a buffer and outputs the signal (c22) having the same waveform as the output (b2) of the second voltage comparator 21 to the second
Applied to the clock input terminal CK of the D flip-flop circuit 23, and when the output of the third voltage comparator 4 is at the logic level H, the exclusive OR circuit 1 operates as an inverter and the inverted waveform Signal (c21) is applied to the clock input terminal CK of the second D flip-flop circuit 23.

【0024】2つのDフリップ・フロップ回路13、23
は、セット・リセット型フリップ・フロップ回路として
動作するので、第3の電圧比較器4の出力が、論理レベ
ルHのときには、第1のDフリップ・フロップ回路13
は、第1の電圧比較器11の出力信号(b1)の立下りエッジ
でセットされ、第2の電圧比較器21の出力信号(b2)の立
下りエッジ(エクスクルーシブ・オア回路1の出力信号
(c21)の立上りエッジ)でリセットされて、波形(d11)の
信号を出力する。
Two D flip-flop circuits 13 and 23
Operates as a set / reset type flip-flop circuit, and therefore, when the output of the third voltage comparator 4 is at the logic level H, the first D flip-flop circuit 13
Is set at the falling edge of the output signal (b1) of the first voltage comparator 11, and the falling edge of the output signal (b2) of the second voltage comparator 21 (the output signal of the exclusive OR circuit 1).
It is reset at the rising edge of (c21) and outputs the signal of waveform (d11).

【0025】他方、第3の電圧比較器4の出力が、論理
レベルLのときには、第1のDフリップ・フロップ回路
13は、第1の電圧比較器11の出力信号(b1)の立下りエッ
ジ(インバータ回路12の出力信号(c1)の立上りエッジ)
でセットされ、第2の電圧比較器21の出力信号(b2)の立
上りエッジ(エクスクルーシブ・オア回路1の出力信号
(c22)の立上りエッジ)でリセットされて、波形(d12)の
信号を出力する。
On the other hand, when the output of the third voltage comparator 4 is at the logic level L, the first D flip-flop circuit
13 is the falling edge of the output signal (b1) of the first voltage comparator 11 (the rising edge of the output signal (c1) of the inverter circuit 12)
The rising edge of the output signal (b2) of the second voltage comparator 21 (the output signal of the exclusive OR circuit 1)
It is reset at the rising edge of (c22) and outputs the signal of waveform (d12).

【0026】すなわち、図3(a)の入力位相差対出力電
圧の特性図に示すように、エクスクルーシブ・オア回路
1の一方の入力端子が、論理レベルHで制御されている
状態においては、入力端子10、20に印加された被測定信
号(a1、a2)の位相差0°と360°に不連続点を生じ、
180°からの位相差が、第1のDフリップ・フロップ
回路13から発生するQ出力信号のパルス幅に変換され
る。
That is, as shown in the characteristic diagram of the input phase difference vs. the output voltage in FIG. 3A, when one input terminal of the exclusive OR circuit 1 is controlled by the logic level H, the input A discontinuity occurs at the phase difference 0 ° and 360 ° of the signals under measurement (a1, a2) applied to terminals 10 and 20,
The phase difference from 180 ° is converted into the pulse width of the Q output signal generated from the first D flip-flop circuit 13.

【0027】反対に、エクスクルーシブ・オア回路1の
一方の入力端子が、論理レベルLで制御されている状態
においては、入力端子10、20に印加された被測定信号(a
1、a2)の位相差−180°と180°に不連続点を生
じ、0°からの位相差が、第1のDフリップ・フロップ
回路13から発生するQ出力信号のパルス幅に変換され
る。なお、第1のDフリップ・フロップ回路13から発生
するQ出力信号の周期は、2つの入力端子10、20に印加
された被測定信号(a1、a2)の周期と同じである。
On the other hand, when one input terminal of the exclusive OR circuit 1 is controlled by the logic level L, the signal under test (a) applied to the input terminals 10 and 20 is
Phase difference of 1 and a2) -Discontinuity points are generated at -180 ° and 180 °, and the phase difference from 0 ° is converted into the pulse width of the Q output signal generated from the first D flip-flop circuit 13. .. The cycle of the Q output signal generated from the first D flip-flop circuit 13 is the same as the cycle of the signals under test (a1, a2) applied to the two input terminals 10 and 20.

【0028】2つの電圧比較器11、21から出力される信
号の論理積をアンド回路2で得ると、図2のfに示す波
形の信号を得ることができ、この信号を第2の低域炉波
器3によって平均化すると、図3(b)に示す特性の位相
差に対応した信号が得られ、2つの被測定信号(a1、a
2)の位相差が0°または360°に近づく程、出力電
圧は高くなる。
When the AND circuit 2 obtains the logical product of the signals output from the two voltage comparators 11 and 21, it is possible to obtain a signal having a waveform shown in FIG. When the averaging is performed by the reactor wave 3, a signal corresponding to the phase difference of the characteristic shown in FIG. 3B is obtained, and two signals under measurement (a1, a
The output voltage increases as the phase difference in 2) approaches 0 ° or 360 °.

【0029】アンド回路2よりなる位相差測定回路によ
ると、例えば、90°と270°において等しい電圧を
出力するので、この回路を単独で使用するには位相差測
定装置として不都合であるが、位相差0°と360°の
出力電圧に不連続点を生じない利点がある。
According to the phase difference measuring circuit composed of the AND circuit 2, for example, equal voltages are output at 90 ° and 270 °. Therefore, it is inconvenient as a phase difference measuring device to use this circuit alone, but There is an advantage that a discontinuity does not occur in the output voltage having a phase difference of 0 ° and 360 °.

【0030】第2の低域炉波器3の出力を第3の電圧比
較器4に印加し、被測定信号(a1、a2)の位相差が約90
°あるいは270°のレベルで、第3の電圧比較器4を
比較動作させる。位相差が約90°〜270°の範囲に
おいて第3の電圧比較器4より論理レベルHを出力し、
約0°〜90°、270°〜360°の範囲において論
理レベルLを出力させるようにヒステリシスの付加され
た比較動作を行なわせる。
The output of the second low-pass wave reactor 3 is applied to the third voltage comparator 4, and the phase difference of the signals under test (a1, a2) is about 90.
The third voltage comparator 4 is caused to perform a comparison operation at a level of ° or 270 °. The logic level H is output from the third voltage comparator 4 in the phase difference range of about 90 ° to 270 °,
A comparison operation with hysteresis is performed so as to output the logic level L in the range of about 0 ° to 90 ° and 270 ° to 360 °.

【0031】この第3の電圧比較器4の出力をエクスク
ルーシブ・オア回路1の一方の入力端子に印加すること
により、位相測定レンジ0°〜360°における0°お
よび360°付近の動作不安定点、および、位相測定レ
ンジ−180°〜180°における−180°および1
80°付近の動作不安定点において直流出力が発生しな
いように動作させることができ、安定な位相差測定出力
を出力端子9に得ることができる。
By applying the output of the third voltage comparator 4 to one input terminal of the exclusive OR circuit 1, an unstable operation point near 0 ° and 360 ° in the phase measurement range of 0 ° to 360 °, And -180 ° and 1 in the phase measurement range -180 ° to 180 °
It is possible to operate so that no DC output is generated at an unstable operation point near 80 °, and a stable phase difference measurement output can be obtained at the output terminal 9.

【0032】なお、選択された位相測定レンジの状態
は、測定レンジ情報出力端子5に発生するので、このレ
ンジ状態の情報と出力端子9の出力電圧とにより正確な
位相差を求めることができる。
Since the state of the selected phase measurement range is generated at the measurement range information output terminal 5, an accurate phase difference can be obtained from the information of the range state and the output voltage of the output terminal 9.

【0033】[0033]

【発明の効果】以上の実施例に基づく説明から明らかな
ように、本発明の位相測定装置によると、 (1)インバータ動作またはバッファ動作をするエクスク
ルーシブ・オア回路1を設けることにより0°〜360
°、−180°〜180°という互いに測定レンジの重
なった2つの測定レンジを実現することができる。
As is apparent from the description based on the above embodiments, according to the phase measuring apparatus of the present invention, (1) 0 ° to 360 ° is provided by providing the exclusive OR circuit 1 which performs the inverter operation or the buffer operation.
It is possible to realize two measurement ranges, in which the measurement ranges overlap with each other, that is, ° and −180 ° to 180 °.

【0034】(2)アンド回路2と低域炉波器3とを設け
ることにより、簡単で電圧出力に不連続点をもたない第
2の位相測定回路を実現でき、さらに、低域炉波器3の
出力を基準電圧と比較する電圧比較器4の出力にり、い
ずれのレンジを選択しているかを判断することができ
る。
(2) By providing the AND circuit 2 and the low frequency wave reactor 3, it is possible to realize a second phase measuring circuit which is simple and has no discontinuity in the voltage output. The output of the voltage comparator 4 that compares the output of the device 3 with the reference voltage can be used to determine which range is selected.

【0035】(3)電圧比較器4の出力をエクスクルーシ
ブ・オア回路1へ帰還して位相測定レンジを制御するこ
とにより、自動レンジ選択が可能になる。そして、安定
に動作するレンジだけを自動選択するので、不連続点に
起因する測定誤差や不安定な動作を回避することができ
る。
(3) By returning the output of the voltage comparator 4 to the exclusive OR circuit 1 to control the phase measurement range, automatic range selection becomes possible. Since only the range that operates stably is automatically selected, it is possible to avoid a measurement error or an unstable operation due to the discontinuous point.

【0036】(4)エクスクルーシブ・オア回路、アンド
回避、低域炉波器、電圧比較器などの比較的安価で簡単
な回路を付加しているので、装置全体のコストを上げる
ことなく、測定精度の優れた位相測定を行なうことがで
きる。
(4) Since a relatively inexpensive and simple circuit such as an exclusive OR circuit, an AND avoidance circuit, a low frequency wave reactor, and a voltage comparator is added, the measurement accuracy can be increased without increasing the cost of the entire apparatus. The excellent phase measurement of can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の位相測定装置の一実施例を示すブロッ
ク図、
FIG. 1 is a block diagram showing an embodiment of a phase measuring device of the present invention,

【図2】図1に示す装置の動作を説明するための波形図FIG. 2 is a waveform diagram for explaining the operation of the device shown in FIG.

【図3】図1に示す装置の動作を説明するための位相差
対出力電圧の関係を示す特性曲線図、
3 is a characteristic curve diagram showing the relationship between the phase difference and the output voltage for explaining the operation of the device shown in FIG.

【図4】従来の位相測定装置の一例を示すブロック図、FIG. 4 is a block diagram showing an example of a conventional phase measuring device,

【図5】図4に示す装置の動作を説明するための波形図5 is a waveform chart for explaining the operation of the apparatus shown in FIG.

【図6】図4に示す装置の動作を説明するための位相差
対出力電圧の関係を示す特性曲線図である。
FIG. 6 is a characteristic curve diagram showing the relationship between the phase difference and the output voltage for explaining the operation of the device shown in FIG.

【符号の説明】[Explanation of symbols]

1 エクスクルーシブ・オア回路 2 アンド回路 3、8 低域濾波器 4 電圧比較器 5 測定レンジ情報出力端子 9 位相差出力端子 10、20 入力端子 11、21 電圧比較器 13、23 Dフリップ・フロップ回路 14,24 スイッチ 15、25 基準電圧源 1 Exclusive OR circuit 2 AND circuit 3, 8 Low-pass filter 4 Voltage comparator 5 Measurement range information output terminal 9 Phase difference output terminal 10, 20 Input terminal 11, 21 Voltage comparator 13, 23 D flip-flop circuit 14 , 24 switch 15,25 Reference voltage source

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 位相測定範囲が重なる2つの位相測定レ
ンジをもち、該測定レンジに不連続点をもつ第1の位相
測定系と、位相差対出力電圧特性に不連続点をもたない
第2の位相測定系と、該第2の位相測定系の出力に基づ
いて前記第1の位相測定系の位相測定レンジを選択制御
する手段とを具備することを特徴とする位相測定装置。
1. A first phase measurement system having two phase measurement ranges in which the phase measurement ranges overlap, and a first phase measurement system having a discontinuity point in the measurement ranges, and a first phase measurement system having no discontinuity point in the phase difference vs. output voltage characteristic. A phase measuring apparatus comprising: a second phase measuring system; and means for selectively controlling a phase measuring range of the first phase measuring system based on an output of the second phase measuring system.
JP17781892A 1992-06-12 1992-06-12 Phase meter Pending JPH05346446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17781892A JPH05346446A (en) 1992-06-12 1992-06-12 Phase meter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17781892A JPH05346446A (en) 1992-06-12 1992-06-12 Phase meter

Publications (1)

Publication Number Publication Date
JPH05346446A true JPH05346446A (en) 1993-12-27

Family

ID=16037639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17781892A Pending JPH05346446A (en) 1992-06-12 1992-06-12 Phase meter

Country Status (1)

Country Link
JP (1) JPH05346446A (en)

Similar Documents

Publication Publication Date Title
US3968427A (en) Group delay measurement apparatus and method
US4400664A (en) Digital phase detector
EP0353807B1 (en) Phase detection circuit for stepwise measurement of a phase relation
US4573037A (en) Analog-to digital converter and method
US6539316B1 (en) Phase detector
JPH05346446A (en) Phase meter
JPH09292453A (en) Constant measuring device for circuit element
JPH07221613A (en) Trigger circuit
JP2007010347A (en) Time interval measuring apparatus and method
US3678399A (en) Method of and apparatus for electronically obtaining the argument of a complex function
JP2537901Y2 (en) Tuning frequency measuring instrument
JPH0351748Y2 (en)
JP2004020522A (en) Method and apparatus for measuring frequency characteristic
JPS6134474A (en) Testing of hysteresis range
JPS61116422A (en) Analog-digital converting circuit
JP3106450B2 (en) Power measurement device
JP4195520B2 (en) Phase measuring device
JPS63233382A (en) Skew detector
JPS61116423A (en) Analog-digital converting circuit
JPH039268A (en) Measuring instrument for phase characteristic
TW202111337A (en) Impedance measuring device
JPS6046155A (en) Squelch signal generating circuit
JPH08201452A (en) Phase difference measuring apparatus
JPS5840408B2 (en) Earth leakage and disconnection tester
JPS63210784A (en) Transmission characteristic measuring instrument for phase-locked oscillator