JPH0534588A - 光電変換素子の蓄積制御装置 - Google Patents
光電変換素子の蓄積制御装置Info
- Publication number
- JPH0534588A JPH0534588A JP3149143A JP14914391A JPH0534588A JP H0534588 A JPH0534588 A JP H0534588A JP 3149143 A JP3149143 A JP 3149143A JP 14914391 A JP14914391 A JP 14914391A JP H0534588 A JPH0534588 A JP H0534588A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion element
- signal
- converting element
- photoelectric converting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 カメラの焦点検出装置等に用いられる光電変
換素子の制御部のチップ上に占める割合を小さくし、歩
留まりと光電変換素子受光部の配置の自由度を向上させ
る。 【構成】 結像光学系により形成された第１の像と第２
の像に対応して光電変換する第１の光電変換素子列と第
２の光電変換素子列を対にする１対以上の光電変換素子
列を備え、前記光電変換素子列に蓄積信号の最大値と最
小値を検出する蓄積信号検出回路をもたせ、検出された
蓄積信号に基づいて電荷の蓄積制御を行う光電変換素子
の蓄積制御装置であり、かつ、最大値を検出する蓄積最
大信号検出回路を備えた光電変換素子列と、最小値を検
出する蓄積最小信号検出回路を備えた光電変換素子列と
を、１対の光電変換素子列として、それぞれ第１の光電
変換素子列と第２の光電変換素子列に分割配置して構成
される。
換素子の制御部のチップ上に占める割合を小さくし、歩
留まりと光電変換素子受光部の配置の自由度を向上させ
る。 【構成】 結像光学系により形成された第１の像と第２
の像に対応して光電変換する第１の光電変換素子列と第
２の光電変換素子列を対にする１対以上の光電変換素子
列を備え、前記光電変換素子列に蓄積信号の最大値と最
小値を検出する蓄積信号検出回路をもたせ、検出された
蓄積信号に基づいて電荷の蓄積制御を行う光電変換素子
の蓄積制御装置であり、かつ、最大値を検出する蓄積最
大信号検出回路を備えた光電変換素子列と、最小値を検
出する蓄積最小信号検出回路を備えた光電変換素子列と
を、１対の光電変換素子列として、それぞれ第１の光電
変換素子列と第２の光電変換素子列に分割配置して構成
される。
Description
【０００１】
【産業上の利用分野】この発明は２像の相対的な位置関
係より焦点状態を検出する方式を用いた、カメラの焦点
検出装置等に用いられる光電変換素子の蓄積制御を行
う、光電変換素子の蓄積制御装置に関するものである。
係より焦点状態を検出する方式を用いた、カメラの焦点
検出装置等に用いられる光電変換素子の蓄積制御を行
う、光電変換素子の蓄積制御装置に関するものである。
【０００２】
【従来の技術】従来のこの種の装置として、例えば、特
開昭６１−１６７９１６号公報及び特開昭６２−１１３
４６８号公報，特願昭６１−２１９６６８号，及び特願
昭６２−２７２６７号等に開示されたものがある。特開
昭６１−１６７９１６号公報に開示された装置の構成
は、光電変換素子アレイに入射する光量の平均値もしく
は和信号に基づいて蓄積を制御するものである。また、
後者の構成は、光電変換素子アレイの略最大値に基づい
て蓄積時間を制御するものである。いずれの構成も後段
の信号処理を行い易くするように信号のレベルができる
だけ一定になるような制御を行っている。後段における
信号処理としては、遮光画素（オプティカルブラック）
を基準に増幅してＡ／Ｄ変換を行ったのち、特開昭５８
−１４２３０６号，特開昭５９−１０７３１３号，特開
昭６０−１０１５１３号の各公報あるいは特願昭６１−
１６０８２４号に開示されている演算を行う構成を採用
することができる。
開昭６１−１６７９１６号公報及び特開昭６２−１１３
４６８号公報，特願昭６１−２１９６６８号，及び特願
昭６２−２７２６７号等に開示されたものがある。特開
昭６１−１６７９１６号公報に開示された装置の構成
は、光電変換素子アレイに入射する光量の平均値もしく
は和信号に基づいて蓄積を制御するものである。また、
後者の構成は、光電変換素子アレイの略最大値に基づい
て蓄積時間を制御するものである。いずれの構成も後段
の信号処理を行い易くするように信号のレベルができる
だけ一定になるような制御を行っている。後段における
信号処理としては、遮光画素（オプティカルブラック）
を基準に増幅してＡ／Ｄ変換を行ったのち、特開昭５８
−１４２３０６号，特開昭５９−１０７３１３号，特開
昭６０−１０１５１３号の各公報あるいは特願昭６１−
１６０８２４号に開示されている演算を行う構成を採用
することができる。
【０００３】しかし、前記の各構成を用いて合焦状態を
判別する装置を構成するに際しては、被写体の輝度分布
を光電変換素子アレイでサンプリングし、これを電気的
に信号処理して合焦状態を判別している。すなわち、遮
光画素を基準に信号のＡ／Ｄ変換を行うため、低コント
ラスト（輝度分布の場所的変化が小さい場合）の被写体
においては、被写体の特徴を示すパターン部よりも演算
に寄与しない信号の直流分の方が圧倒的に多くなり、量
子化エラーやノイズの影響を受けて演算の信頼性を低下
させるという問題があったため、これを解決すべく、特
願昭６３−４７６４４号等に開示された構成では例えば
図９に示すような、光電変換装置に蓄積信号の最大値と
最小値を検出する機能を持たせ、蓄積時間を制御する装
置が知られており、焦点検出装置の低コントラスト限界
を改善するのに大いに貢献している。
判別する装置を構成するに際しては、被写体の輝度分布
を光電変換素子アレイでサンプリングし、これを電気的
に信号処理して合焦状態を判別している。すなわち、遮
光画素を基準に信号のＡ／Ｄ変換を行うため、低コント
ラスト（輝度分布の場所的変化が小さい場合）の被写体
においては、被写体の特徴を示すパターン部よりも演算
に寄与しない信号の直流分の方が圧倒的に多くなり、量
子化エラーやノイズの影響を受けて演算の信頼性を低下
させるという問題があったため、これを解決すべく、特
願昭６３−４７６４４号等に開示された構成では例えば
図９に示すような、光電変換装置に蓄積信号の最大値と
最小値を検出する機能を持たせ、蓄積時間を制御する装
置が知られており、焦点検出装置の低コントラスト限界
を改善するのに大いに貢献している。
【０００４】図９は１従来例を示したものである。同図
は、光電変換素子に蓄積信号の最大値と最小値を検出す
る機能を持たせ、これに基づいて蓄積制御する１対の光
電変換素子列からなる光電変換装置である。また、図１
０は該光電変換装置を構成する１つの光電変換素子列の
回路ブロック図を示したものであり、ブロックＳＮＳＣ
ＴＬ，ＳＮＯＵＴ，ＰＤＥＴ，ＢＤＥＴからなる。な
お、図１１に図９の光電変換素子列複数を同一チップ上
に配置した例として、光電変換素子列４対からなる光電
変換装置を示す。同図には図９の主要部のみを表してお
り、ＳＮＳ−１，２，３，４がそれぞれ対をなす光電変
換素子列である。
は、光電変換素子に蓄積信号の最大値と最小値を検出す
る機能を持たせ、これに基づいて蓄積制御する１対の光
電変換素子列からなる光電変換装置である。また、図１
０は該光電変換装置を構成する１つの光電変換素子列の
回路ブロック図を示したものであり、ブロックＳＮＳＣ
ＴＬ，ＳＮＯＵＴ，ＰＤＥＴ，ＢＤＥＴからなる。な
お、図１１に図９の光電変換素子列複数を同一チップ上
に配置した例として、光電変換素子列４対からなる光電
変換装置を示す。同図には図９の主要部のみを表してお
り、ＳＮＳ−１，２，３，４がそれぞれ対をなす光電変
換素子列である。
【０００５】図９中のブロックＳＮＳＰＸ−ＡとＳＮＳ
ＰＸ−Ｂ，ＳＮＳＣＴＬＵ−ＡとＳＮＳＣＴＬＵ−Ｂ，
ＰＤＥＴＵ−ＡとＰＤＥＴＵ−Ｂ，ＢＤＥＴＵ−ＡとＢ
ＤＥＴＵ−Ｂ，ＳＮＯＵＴＵ−ＡとＳＮＯＵＴＵ−Ｂは
互いに同じ構成であり、それぞれブロックＳＮＳＰＸ−
ＡはＳＮＳＰＸ，ＳＮＳＣＴＬＵ−ＡはＳＮＳＣＴＬ，
ＰＤＥＴＵ−ＡはＰＤＥＴ，ＢＤＥＴＵ−ＡはＢＤＥ
Ｔ，ＳＮＯＵＴＵ−ＡはＳＮＯＵＴが複数個集まったも
のである。
ＰＸ−Ｂ，ＳＮＳＣＴＬＵ−ＡとＳＮＳＣＴＬＵ−Ｂ，
ＰＤＥＴＵ−ＡとＰＤＥＴＵ−Ｂ，ＢＤＥＴＵ−ＡとＢ
ＤＥＴＵ−Ｂ，ＳＮＯＵＴＵ−ＡとＳＮＯＵＴＵ−Ｂは
互いに同じ構成であり、それぞれブロックＳＮＳＰＸ−
ＡはＳＮＳＰＸ，ＳＮＳＣＴＬＵ−ＡはＳＮＳＣＴＬ，
ＰＤＥＴＵ−ＡはＰＤＥＴ，ＢＤＥＴＵ−ＡはＢＤＥ
Ｔ，ＳＮＯＵＴＵ−ＡはＳＮＯＵＴが複数個集まったも
のである。
【０００６】ブロックＳＮＳＣＴＬは光電変換素子であ
るバイポーラトランジスタＴＲ１の制御回路であり、複
数のＭＯＳトランジスタＭＯＳ５，ＭＯＳ８から構成さ
れる。ブロックＳＮＯＵＴは光電変換素子の蓄積信号を
読み出す回路でＭＯＳ１０，ＭＯＳ１１，ＭＯＳ１２，
ＭＯＳ１３及びキャパシタＣｔｎ，Ｃｔｓから構成され
る。さらに差動出力アンプＳＮＡＭＰ，ＭＯＳトランジ
スタＭＯＳ１４，ＭＯＳ１５から構成される。ブロック
ＰＤＥＴは光電変換素子列に入射する光束を光電変換し
た出力の最も大きな信号を検出する最大信号検出回路で
ありバイポーラトランジスタＴＲ２，ＭＯＳトランジス
タＭＯＳ６と図示されている数個のＭＯＳトランジスタ
から構成される。ブロックＢＤＥＴは光電変換素子列に
入射する光束を光電変換した出力の最も小さな信号を検
出する最小信号検出回路でありバイポーラトランジスタ
ＴＲ３，ＭＯＳトランジスタＭＯＳ７と図示されている
数個のＭＯＳトランジスタから構成される。ブロックＳ
ＮＢＯＵＴはブロックＢＤＥＴにより検出された蓄積最
小信号を読みだす回路である。
るバイポーラトランジスタＴＲ１の制御回路であり、複
数のＭＯＳトランジスタＭＯＳ５，ＭＯＳ８から構成さ
れる。ブロックＳＮＯＵＴは光電変換素子の蓄積信号を
読み出す回路でＭＯＳ１０，ＭＯＳ１１，ＭＯＳ１２，
ＭＯＳ１３及びキャパシタＣｔｎ，Ｃｔｓから構成され
る。さらに差動出力アンプＳＮＡＭＰ，ＭＯＳトランジ
スタＭＯＳ１４，ＭＯＳ１５から構成される。ブロック
ＰＤＥＴは光電変換素子列に入射する光束を光電変換し
た出力の最も大きな信号を検出する最大信号検出回路で
ありバイポーラトランジスタＴＲ２，ＭＯＳトランジス
タＭＯＳ６と図示されている数個のＭＯＳトランジスタ
から構成される。ブロックＢＤＥＴは光電変換素子列に
入射する光束を光電変換した出力の最も小さな信号を検
出する最小信号検出回路でありバイポーラトランジスタ
ＴＲ３，ＭＯＳトランジスタＭＯＳ７と図示されている
数個のＭＯＳトランジスタから構成される。ブロックＳ
ＮＢＯＵＴはブロックＢＤＥＴにより検出された蓄積最
小信号を読みだす回路である。
【０００７】図１０において、光電変換素子であるバイ
ポーラ・トランジスタＴＲ１のベースに接続されたＰ−
チャンネルＭＯＳトランジスタＭＯＳ５のゲートは共通
に接続されて、光電変換素子のリセット用クロックφｒ
ｅｓが入力される。同ＭＯＳトランジスタのソースも共
通に接続されて定電位ＶＢＢが供給されている。ＴＲ１
のエミッタに接続されたＭＯＳトランジスタＭＯＳ８の
ゲートは共通に接続されていて、リセット用クロックφ
ｖｒｓが入力される。また、同エミッタはＭＯＳトラン
ジスタＭＯＳ１０を介して、キャパシタＣｔｎに、ＭＯ
ＳトランジスタＭＯＳ１１を介して、キャパシタＣｔｓ
にそれぞれ接続されており、各キャパシタＣｔｎ，Ｃｔ
ｓの電荷はそれぞれＭＯＳトランジスタＭＯＳ１２，Ｍ
ＯＳ１３を介してＲＤＬＮ，ＲＤＬＳに出力され出力ア
ンプＳＮＡＭＰに入力される。また、ＭＯＳ１２，ＭＯ
Ｓ１３はシフトレジスタＳＮＳＲにより順次オンされ
る。レジスタＳＮＳＲは入力される読みだし用クロック
φｒｅａｄにより、“Ｈ”となる信号端が順次シフトす
るように構成されている。
ポーラ・トランジスタＴＲ１のベースに接続されたＰ−
チャンネルＭＯＳトランジスタＭＯＳ５のゲートは共通
に接続されて、光電変換素子のリセット用クロックφｒ
ｅｓが入力される。同ＭＯＳトランジスタのソースも共
通に接続されて定電位ＶＢＢが供給されている。ＴＲ１
のエミッタに接続されたＭＯＳトランジスタＭＯＳ８の
ゲートは共通に接続されていて、リセット用クロックφ
ｖｒｓが入力される。また、同エミッタはＭＯＳトラン
ジスタＭＯＳ１０を介して、キャパシタＣｔｎに、ＭＯ
ＳトランジスタＭＯＳ１１を介して、キャパシタＣｔｓ
にそれぞれ接続されており、各キャパシタＣｔｎ，Ｃｔ
ｓの電荷はそれぞれＭＯＳトランジスタＭＯＳ１２，Ｍ
ＯＳ１３を介してＲＤＬＮ，ＲＤＬＳに出力され出力ア
ンプＳＮＡＭＰに入力される。また、ＭＯＳ１２，ＭＯ
Ｓ１３はシフトレジスタＳＮＳＲにより順次オンされ
る。レジスタＳＮＳＲは入力される読みだし用クロック
φｒｅａｄにより、“Ｈ”となる信号端が順次シフトす
るように構成されている。
【０００８】ＭＯＳ１０のゲートは共通に接続されてい
て蓄積開始用クロックφＴｎが入力される。ＭＯＳ１１
のゲートは共通に接続されていて蓄積終了用クロックφ
Ｔｓが入力される。また、出力アンプＳＮＡＭＰの入力
ＲＤＬＮ，ＲＤＬＳは、それぞれ各光電変換素子に接続
されていて蓄積信号読みだし回路の共通出力ラインとな
っている。また、ＭＯＳトランジスタＭＯＳ１４，ＭＯ
Ｓ１５を介してＧＮＤに接続されている。ＭＯＳ１４，
ＭＯＳ１５のゲートには読みだし用クロックφｈｒｓが
入力されている。
て蓄積開始用クロックφＴｎが入力される。ＭＯＳ１１
のゲートは共通に接続されていて蓄積終了用クロックφ
Ｔｓが入力される。また、出力アンプＳＮＡＭＰの入力
ＲＤＬＮ，ＲＤＬＳは、それぞれ各光電変換素子に接続
されていて蓄積信号読みだし回路の共通出力ラインとな
っている。また、ＭＯＳトランジスタＭＯＳ１４，ＭＯ
Ｓ１５を介してＧＮＤに接続されている。ＭＯＳ１４，
ＭＯＳ１５のゲートには読みだし用クロックφｈｒｓが
入力されている。
【０００９】また、光電変換素子であるバイポーラ・ト
ランジスタＴＲ１のエミッタはＮ−チャンネルＭＯＳト
ランジスタＭＯＳ６のゲート，Ｐ−チャンネルＭＯＳト
ランジスタＭＯＳ７のゲートにも接続しており、光電変
換素子出力は蓄積時間中常に最大信号検出回路ＰＤＥ
Ｔ、および最小信号検出回路ＢＤＥＴに供給される。最
大信号検出回路と最小信号検出回路は互いにコンプリメ
ンタリーな差動アンプ構成で、出力段はそれぞれＮＰＮ
トランジスタ，ＰＮＰトランジスタのエミッタフォロワ
形式をとっており、それぞれ出力アンプＶｐＡＭＰを介
してＶｍａｘ、出力アンプＶｂＡＭＰを介してＶｍｉｎ
に出力される。
ランジスタＴＲ１のエミッタはＮ−チャンネルＭＯＳト
ランジスタＭＯＳ６のゲート，Ｐ−チャンネルＭＯＳト
ランジスタＭＯＳ７のゲートにも接続しており、光電変
換素子出力は蓄積時間中常に最大信号検出回路ＰＤＥ
Ｔ、および最小信号検出回路ＢＤＥＴに供給される。最
大信号検出回路と最小信号検出回路は互いにコンプリメ
ンタリーな差動アンプ構成で、出力段はそれぞれＮＰＮ
トランジスタ，ＰＮＰトランジスタのエミッタフォロワ
形式をとっており、それぞれ出力アンプＶｐＡＭＰを介
してＶｍａｘ、出力アンプＶｂＡＭＰを介してＶｍｉｎ
に出力される。
【００１０】ＶｐＡＭＰの入力ラインＶｐＬには各光電
変換素子に接続されている最大信号検出ブロックＰＤＥ
Ｔの出力Ｖｐｍａｘが、ＶｂＡＭＰの入力ラインＶｂＬ
には最小信号検出ブロックＢＤＥＴの出力Ｖｂｍｉｎが
それぞれ共通に接続されている。このとき各光電変換素
子に照射される光束の照度によってバイポーラ・トラン
ジスタＴＲ１のエミッタ出力は様々なレベルにあり、最
大レベルにないエミッタと接続されている最大信号検出
回路はコンパレータ動作を行うため、バイポーラ・トラ
ンジスタＴＲ２は総てがカットオフし、最大レベルにあ
るエミッタと接続されている最大信号検出回路のみボル
テージフォロワ動作となる。バイポーラ・トランジスタ
ＴＲ２の出力ＶｐｍａｘはＭＯＳトランジスタＭＯＳ６
のゲートに入力される電位と等しく値を出力し、定電流
負荷ＩＬｍａｘとバッファアンプＶｐＡＭＰを介し出力
される。
変換素子に接続されている最大信号検出ブロックＰＤＥ
Ｔの出力Ｖｐｍａｘが、ＶｂＡＭＰの入力ラインＶｂＬ
には最小信号検出ブロックＢＤＥＴの出力Ｖｂｍｉｎが
それぞれ共通に接続されている。このとき各光電変換素
子に照射される光束の照度によってバイポーラ・トラン
ジスタＴＲ１のエミッタ出力は様々なレベルにあり、最
大レベルにないエミッタと接続されている最大信号検出
回路はコンパレータ動作を行うため、バイポーラ・トラ
ンジスタＴＲ２は総てがカットオフし、最大レベルにあ
るエミッタと接続されている最大信号検出回路のみボル
テージフォロワ動作となる。バイポーラ・トランジスタ
ＴＲ２の出力ＶｐｍａｘはＭＯＳトランジスタＭＯＳ６
のゲートに入力される電位と等しく値を出力し、定電流
負荷ＩＬｍａｘとバッファアンプＶｐＡＭＰを介し出力
される。
【００１１】また、最小レベルにないエミッタと接続さ
れている最小信号検出回路はコンパレータ動作を行うた
め、バイポーラ・トランジスタＴＲ３は、総てがカット
オフし、最小レベルにあるエミッタと接続されている最
小信号検出回路のみボルテージフォロワ動作となる。バ
イポーラ・トランジスタＴＲ３の出力ＶｂｍｉｎはＭＯ
ＳトランジスタＭＯＳ７のゲートに入力される電位と等
しい値を出力し、定電流負荷ＩＬｍｉｎとバッファアン
プＶｂＡＭＰを介して出力される。バッファアンプＶｐ
ＡＭＰ出力ＶｍａｘとバッファアンプＶｂＡＭＰ出力Ｖ
ｍｉｎは蓄積制御回路および蓄積信号処理回路にそれぞ
れ入力されている。
れている最小信号検出回路はコンパレータ動作を行うた
め、バイポーラ・トランジスタＴＲ３は、総てがカット
オフし、最小レベルにあるエミッタと接続されている最
小信号検出回路のみボルテージフォロワ動作となる。バ
イポーラ・トランジスタＴＲ３の出力ＶｂｍｉｎはＭＯ
ＳトランジスタＭＯＳ７のゲートに入力される電位と等
しい値を出力し、定電流負荷ＩＬｍｉｎとバッファアン
プＶｂＡＭＰを介して出力される。バッファアンプＶｐ
ＡＭＰ出力ＶｍａｘとバッファアンプＶｂＡＭＰ出力Ｖ
ｍｉｎは蓄積制御回路および蓄積信号処理回路にそれぞ
れ入力されている。
【００１２】
【発明が解決しようとする課題】しかしながら、前記の
ような従来の光電変換素子の蓄積制御装置にあっては、
光電変換素子受光部（フォトトランジスタ）に比べ、最
大信号検出回路，最小信号検出回路からなる制御部の占
める面積の割合が非常に大きくなるためチップ面積の増
加と歩留まりの低下を招く。この発明は以上のような従
来例の問題点を解消するためになされたもので、歩留ま
りと光電変換素子受光部の配置の自由度の向上を目的と
している。
ような従来の光電変換素子の蓄積制御装置にあっては、
光電変換素子受光部（フォトトランジスタ）に比べ、最
大信号検出回路，最小信号検出回路からなる制御部の占
める面積の割合が非常に大きくなるためチップ面積の増
加と歩留まりの低下を招く。この発明は以上のような従
来例の問題点を解消するためになされたもので、歩留ま
りと光電変換素子受光部の配置の自由度の向上を目的と
している。
【００１３】
【課題を解決するための手段】このため、この発明に係
る光電変換素子の蓄積制御装置は、最大値を検出する蓄
積最大信号検出回路を備えた光電変換素子列と、最小値
を検出する蓄積最小信号検出回路を備えた光電変換素子
列とを、１対の光電変換素子列として、それぞれ第１の
光電変換素子列と第２の光電変換素子列に分割配置する
ことにより、前記目的を達成しようとするものである。
る光電変換素子の蓄積制御装置は、最大値を検出する蓄
積最大信号検出回路を備えた光電変換素子列と、最小値
を検出する蓄積最小信号検出回路を備えた光電変換素子
列とを、１対の光電変換素子列として、それぞれ第１の
光電変換素子列と第２の光電変換素子列に分割配置する
ことにより、前記目的を達成しようとするものである。
【００１４】
【作用】以上のように構成したことにより、チップ上で
の制御部の占める割合が小さくなり、光電変換素子受光
部の配置の自由度も向上できる。
の制御部の占める割合が小さくなり、光電変換素子受光
部の配置の自由度も向上できる。
【００１５】
【実施例】以下、この発明の一実施例を図面に基づいて
説明する。
説明する。
【００１６】（構成）この実施例の光電変換装置は特開
昭６０−１２５７９号公報，特開昭６０−１２７６５号
公報等に開示されているフォトトランジスタアレイから
なる蓄積型光電変換素子列で構成されている。同光電変
換素子列は公知のＣＣＤセンサやＭＯＳセンサとは異な
り、入射光に比例した電荷をトランジスタのベース部に
蓄積し、読みだしに際しては、各素子ごとに蓄積電荷量
に応じた信号を出力する。上記光電変換素子単体の動作
については、上記公報等に開示されているので説明は省
略する。
昭６０−１２５７９号公報，特開昭６０−１２７６５号
公報等に開示されているフォトトランジスタアレイから
なる蓄積型光電変換素子列で構成されている。同光電変
換素子列は公知のＣＣＤセンサやＭＯＳセンサとは異な
り、入射光に比例した電荷をトランジスタのベース部に
蓄積し、読みだしに際しては、各素子ごとに蓄積電荷量
に応じた信号を出力する。上記光電変換素子単体の動作
については、上記公報等に開示されているので説明は省
略する。
【００１７】図１〜図７は本発明の一実施例である。図
１，図２は本発明の特徴を最もよく表す１対の光電変換
素子列とその周辺回路からなる光電変換装置の構成図お
よびブロック図、図３，図４は本光電変換装置を構成す
る光電変換素子の１画素に相当する回路図で、図３には
受光部と信号読みだし系のほかに最大信号検出回路が、
図４には受光部と信号読みだし系のほかに最小信号検出
回路が付加されている。図５に光電変換素子の駆動タイ
ミングを表わす図、図６に光電変換装置の蓄積時間制御
及び蓄積信号処理を行う蓄積制御装置のブロック図、図
７に蓄積制御プログラムのフローチャートをそれぞれ示
している。図中、従来例と同一または相当部分は同一符
号で表わす。
１，図２は本発明の特徴を最もよく表す１対の光電変換
素子列とその周辺回路からなる光電変換装置の構成図お
よびブロック図、図３，図４は本光電変換装置を構成す
る光電変換素子の１画素に相当する回路図で、図３には
受光部と信号読みだし系のほかに最大信号検出回路が、
図４には受光部と信号読みだし系のほかに最小信号検出
回路が付加されている。図５に光電変換素子の駆動タイ
ミングを表わす図、図６に光電変換装置の蓄積時間制御
及び蓄積信号処理を行う蓄積制御装置のブロック図、図
７に蓄積制御プログラムのフローチャートをそれぞれ示
している。図中、従来例と同一または相当部分は同一符
号で表わす。
【００１８】図１，図２において示すブロックＳＮＳＣ
ＴＬＵ−Ａが受光部であるセンサアレイＳＮＳＰＸ−Ａ
を含むセンサ制御アレイであり、ＳＮＯＵＴＵ−Ａが蓄
積信号読みだし回路ＳＮＯＵＴ複数個からなる像信号読
みだし回路、ＳＮＢＯＵＴが蓄積最小信号ＶＢを読みだ
す回路、ＰＤＥＴＵが蓄積信号の最大値検出機能を備え
た回路ＰＤＥＴ複数個からなる蓄積最大信号検出回路、
ＢＤＥＴＵが蓄積信号の最小値検出機能を備えた回路Ｂ
ＤＥＴ複数個からなる蓄積最小信号検出回路である。同
図中のブロックＳＮＳＰＸ−ＡとＳＮＳＰＸ−Ｂ，ＳＮ
ＳＣＴＬＵ−ＡとＳＮＳＣＴＬＵ−Ｂ，ＳＮＯＵＴＵ−
ＡとＳＮＯＵＴＵ−Ｂは互いに同じ構成である。
ＴＬＵ−Ａが受光部であるセンサアレイＳＮＳＰＸ−Ａ
を含むセンサ制御アレイであり、ＳＮＯＵＴＵ−Ａが蓄
積信号読みだし回路ＳＮＯＵＴ複数個からなる像信号読
みだし回路、ＳＮＢＯＵＴが蓄積最小信号ＶＢを読みだ
す回路、ＰＤＥＴＵが蓄積信号の最大値検出機能を備え
た回路ＰＤＥＴ複数個からなる蓄積最大信号検出回路、
ＢＤＥＴＵが蓄積信号の最小値検出機能を備えた回路Ｂ
ＤＥＴ複数個からなる蓄積最小信号検出回路である。同
図中のブロックＳＮＳＰＸ−ＡとＳＮＳＰＸ−Ｂ，ＳＮ
ＳＣＴＬＵ−ＡとＳＮＳＣＴＬＵ−Ｂ，ＳＮＯＵＴＵ−
ＡとＳＮＯＵＴＵ−Ｂは互いに同じ構成である。
【００１９】図３，図４は図２の光電変換装置を構成す
る１つの光電変換素子とその付随回路を示したもので、
図３はブロックＳＮＳＣＴＬ，ＰＤＥＴ，ＳＮＯＵＴか
らなる。図４はブロックＳＮＳＣＴＬ，ＢＤＥＴ，ＳＮ
ＯＵＴからなる。ＳＮＳＣＴＬはセンサ受光部とその周
辺回路である。ＰＤＥＴは最大信号検出回路、ＢＤＥＴ
は最小信号検出回路である。従来例である図９と実施例
である図２とで、その機能，構成が同じブロックはブロ
ック名も同じにしている。よって、既に説明した内容と
重複する部分の説明は省略する。
る１つの光電変換素子とその付随回路を示したもので、
図３はブロックＳＮＳＣＴＬ，ＰＤＥＴ，ＳＮＯＵＴか
らなる。図４はブロックＳＮＳＣＴＬ，ＢＤＥＴ，ＳＮ
ＯＵＴからなる。ＳＮＳＣＴＬはセンサ受光部とその周
辺回路である。ＰＤＥＴは最大信号検出回路、ＢＤＥＴ
は最小信号検出回路である。従来例である図９と実施例
である図２とで、その機能，構成が同じブロックはブロ
ック名も同じにしている。よって、既に説明した内容と
重複する部分の説明は省略する。
【００２０】次に図６に基づいて蓄積制御装置の構成を
説明する。図６において、１１は図１に示した蓄積中に
蓄積信号の最大値Ｖｍａｘと最小値Ｖｍｉｎを検出する
機能を持った、複数の光電変換素子からなる光電変換装
置であって、制御信号φｃｏｎｔによりその蓄積が制御
される。ここでφｃｏｎｔは光電変換装置１１に入力さ
れるクロック信号φｒｅｓ，φｖｒｓ，φＴｎ，φＴ
ｓ，φｓｈ，φｈｒｓ，φｒｅａｄの総称である。
説明する。図６において、１１は図１に示した蓄積中に
蓄積信号の最大値Ｖｍａｘと最小値Ｖｍｉｎを検出する
機能を持った、複数の光電変換素子からなる光電変換装
置であって、制御信号φｃｏｎｔによりその蓄積が制御
される。ここでφｃｏｎｔは光電変換装置１１に入力さ
れるクロック信号φｒｅｓ，φｖｒｓ，φＴｎ，φＴ
ｓ，φｓｈ，φｈｒｓ，φｒｅａｄの総称である。
【００２１】１２は前記最大値Ｖｍａｘと最小値Ｖｍｉ
ｎの差をとる差動増幅器、１３，１４は前記差動増幅器
１２より最大値Ｖｍａｘと最小値Ｖｍｉｎの差信号をそ
れぞれ所定レベルＶｒｅｆ，Ｖｒｅｆ／１０と比較する
比較器、１５は最大値Ｖｍａｘを光電変換素子の飽和レ
ベルより若干小さい所定のレベルＶｒｅｆ−Ｌと比較す
る比較器、１６は蓄積終了時の最小値ＶＢを記憶する記
憶回路、１７は前記記憶回路１６の出力を基準に光電変
換装置１１よりの像信号ＶＩＤＥＯを増幅する増幅器で
あって、ゲインコントロール信号Ｇｃｏｎｔ（Ｇ１，Ｇ
２）によってその増幅率（ゲイン）が１倍あるいは１０
倍に切り換えられる。具体的には、Ｇ１＝ハイレベル、
Ｇ２＝ロウレベル時において、該増幅器１７のゲインは
１倍となり、Ｇ１＝ロウレベル、Ｇ２＝ハイレベル時に
おいて、ゲインは１０倍となる。１８は、ワンチップマ
イクロコンピュータ、１９は発振器、２０は蓄積開始直
後所定時間ＴＭａｘを計数するカウンタを示す。
ｎの差をとる差動増幅器、１３，１４は前記差動増幅器
１２より最大値Ｖｍａｘと最小値Ｖｍｉｎの差信号をそ
れぞれ所定レベルＶｒｅｆ，Ｖｒｅｆ／１０と比較する
比較器、１５は最大値Ｖｍａｘを光電変換素子の飽和レ
ベルより若干小さい所定のレベルＶｒｅｆ−Ｌと比較す
る比較器、１６は蓄積終了時の最小値ＶＢを記憶する記
憶回路、１７は前記記憶回路１６の出力を基準に光電変
換装置１１よりの像信号ＶＩＤＥＯを増幅する増幅器で
あって、ゲインコントロール信号Ｇｃｏｎｔ（Ｇ１，Ｇ
２）によってその増幅率（ゲイン）が１倍あるいは１０
倍に切り換えられる。具体的には、Ｇ１＝ハイレベル、
Ｇ２＝ロウレベル時において、該増幅器１７のゲインは
１倍となり、Ｇ１＝ロウレベル、Ｇ２＝ハイレベル時に
おいて、ゲインは１０倍となる。１８は、ワンチップマ
イクロコンピュータ、１９は発振器、２０は蓄積開始直
後所定時間ＴＭａｘを計数するカウンタを示す。
【００２２】（動作）次に、図３，図４に示されるブロ
ックＳＮＳＣＴＬ，ＳＮＯＵＴの動作を図５のタイミン
グチャートに基づいて説明する。ＰＤＥＴ，ＢＤＥＴの
動作は従来例で説明済なので省略する。同図中、φｒｅ
ｓ，φｖｒｓ，φＴｎ，φＴｓ，φｓｈ，φｈｒｓ，φ
ｒｅａｄは図６のワンチップマイクロコンピュータ１８
から光電変換装置１１に入力されるクロック信号であ
り、図６中においてはその総称をφｃｏｎｔとして図示
している。
ックＳＮＳＣＴＬ，ＳＮＯＵＴの動作を図５のタイミン
グチャートに基づいて説明する。ＰＤＥＴ，ＢＤＥＴの
動作は従来例で説明済なので省略する。同図中、φｒｅ
ｓ，φｖｒｓ，φＴｎ，φＴｓ，φｓｈ，φｈｒｓ，φ
ｒｅａｄは図６のワンチップマイクロコンピュータ１８
から光電変換装置１１に入力されるクロック信号であ
り、図６中においてはその総称をφｃｏｎｔとして図示
している。
【００２３】φｒｅｓを“Ｌ”とすることで総てのＰ−
チャンネルＭＯＳトランジスタＭＯＳ５がオンとなり、
各トランジスタＴＲ１のベースに電位ＶＢＢが印加され
る。これによって、ＴＲ１のベースの残留電位がＶＢＢ
より大きければ余分な電荷は再結合され、最終的にベー
ス電位をＶＢＢとする電荷がベースに保持される。ま
た、ｔ１からｔ２の間はφＴｎ，φＴｓ，φｖｒｓも
“Ｈ”であるから、キャパシタＣｔｓ，Ｃｔｎ内の電荷
もＭＯＳトランジスタＭＯＳ８を介してクリアされる。
チャンネルＭＯＳトランジスタＭＯＳ５がオンとなり、
各トランジスタＴＲ１のベースに電位ＶＢＢが印加され
る。これによって、ＴＲ１のベースの残留電位がＶＢＢ
より大きければ余分な電荷は再結合され、最終的にベー
ス電位をＶＢＢとする電荷がベースに保持される。ま
た、ｔ１からｔ２の間はφＴｎ，φＴｓ，φｖｒｓも
“Ｈ”であるから、キャパシタＣｔｓ，Ｃｔｎ内の電荷
もＭＯＳトランジスタＭＯＳ８を介してクリアされる。
【００２４】次に、時刻ｔ４でφｒｅｓが“Ｈ”になっ
たのち、ｔ５でφｖｒｓは“Ｈ”になるため、ベースに
保持された電荷は徐々に再結合し消滅してゆく。各トラ
ンジスタＴＲ１のベースには時刻ｔ４でベース電位をＶ
ＢＢとする電荷が保持されていたわけであるから、時刻
ｔ６においてベースに残る電荷量は、時刻ｔ３以前に保
持されていた電荷量の多少にかかわらず、総てのＴＲ１
で等しくなる。
たのち、ｔ５でφｖｒｓは“Ｈ”になるため、ベースに
保持された電荷は徐々に再結合し消滅してゆく。各トラ
ンジスタＴＲ１のベースには時刻ｔ４でベース電位をＶ
ＢＢとする電荷が保持されていたわけであるから、時刻
ｔ６においてベースに残る電荷量は、時刻ｔ３以前に保
持されていた電荷量の多少にかかわらず、総てのＴＲ１
で等しくなる。
【００２５】時刻ｔ６にφｖｒｓが“Ｌ”になると、Ｍ
ＯＳ８がオフとなり、この時点より光励起により発生し
た電荷はトランジスタのベースに蓄積されてゆく。時刻
ｔ１からｔ６までの期間がセンサのリセット動作であ
る。所定の蓄積時間を経過し、時刻ｔ９からｔ１０のφ
Ｔｓのパルスによって、パルス幅の時間だけＭＯＳ１１
がオンし、ＴＲ１のベースに蓄積された電荷量に応じた
信号が、トランジスタ動作によってキャパシタＣｔｓに
移される。従って、このときにベースに蓄積される電荷
は減少することなく、引き続きＴＲ１はベースに光励起
された電荷を蓄積してゆく。
ＯＳ８がオフとなり、この時点より光励起により発生し
た電荷はトランジスタのベースに蓄積されてゆく。時刻
ｔ１からｔ６までの期間がセンサのリセット動作であ
る。所定の蓄積時間を経過し、時刻ｔ９からｔ１０のφ
Ｔｓのパルスによって、パルス幅の時間だけＭＯＳ１１
がオンし、ＴＲ１のベースに蓄積された電荷量に応じた
信号が、トランジスタ動作によってキャパシタＣｔｓに
移される。従って、このときにベースに蓄積される電荷
は減少することなく、引き続きＴＲ１はベースに光励起
された電荷を蓄積してゆく。
【００２６】この後、先ず時刻ｔ１からｔ１１までφｈ
ｒｓが所定時間“Ｈ”となることで、ＭＯＳ１４，ＭＯ
Ｓ１５がその時間オンし、読みだしラインＲＤＬＮ，Ｒ
ＤＬＳの浮遊容量に残っていた電荷をＧＮＤに流し、時
刻ｔ１２からｔ１３のφｒｅａｄのパルスによって、シ
フトレジスタＳＮＳＲによる各ＭＯＳトランジスタＭＯ
Ｓ１２とＭＯＳ１３の走査を開始する。ＭＯＳ１２，Ｍ
ＯＳ１３がオンすると、蓄積最小信号読みだし回路ＳＮ
ＢＯＵＴのキャパシタＣｔｎ，Ｃｔｓに保持されている
信号が読みだしラインＲＤＬＮとＲＤＬＳを通り、差動
出力アンプＳＮＡＭＰを介して、その差出力ＶＩＤＥＯ
が出力され、続いて各センサ出力読みだし回路ＳＮＯＵ
ＴのキャパシタＣｔｎ，Ｃｔｓの信号が同様にＶＩＤＥ
Ｏに出力される。
ｒｓが所定時間“Ｈ”となることで、ＭＯＳ１４，ＭＯ
Ｓ１５がその時間オンし、読みだしラインＲＤＬＮ，Ｒ
ＤＬＳの浮遊容量に残っていた電荷をＧＮＤに流し、時
刻ｔ１２からｔ１３のφｒｅａｄのパルスによって、シ
フトレジスタＳＮＳＲによる各ＭＯＳトランジスタＭＯ
Ｓ１２とＭＯＳ１３の走査を開始する。ＭＯＳ１２，Ｍ
ＯＳ１３がオンすると、蓄積最小信号読みだし回路ＳＮ
ＢＯＵＴのキャパシタＣｔｎ，Ｃｔｓに保持されている
信号が読みだしラインＲＤＬＮとＲＤＬＳを通り、差動
出力アンプＳＮＡＭＰを介して、その差出力ＶＩＤＥＯ
が出力され、続いて各センサ出力読みだし回路ＳＮＯＵ
ＴのキャパシタＣｔｎ，Ｃｔｓの信号が同様にＶＩＤＥ
Ｏに出力される。
【００２７】以上の動作を繰り返すことにより、時刻ｔ
６からｔ９までの蓄積時間中に光電変換された信号を順
次読みだすことができる。このようにして、総てのバイ
ポーラ・トランジスタＴＲ１の信号の読みだしが終了す
ると、再び時刻ｔ１からｔ６までのリセット動作を行っ
て次の蓄積動作が開始される。以上が像信号検出系の動
作説明である。
６からｔ９までの蓄積時間中に光電変換された信号を順
次読みだすことができる。このようにして、総てのバイ
ポーラ・トランジスタＴＲ１の信号の読みだしが終了す
ると、再び時刻ｔ１からｔ６までのリセット動作を行っ
て次の蓄積動作が開始される。以上が像信号検出系の動
作説明である。
【００２８】次に図７のフローチャートに従って図６の
動作説明を行う。図７はサブルーチン形式で記述されて
いる。一般にこのようなセンサの蓄積制御プログラムは
それ単独で使用されることは少なく、サブルーチン形式
の記述の方が、汎用性があるためである。また、以下の
説明の中で用いる制御信号φｃｏｎｔは、図５に示すタ
イミングチャートのφｒｅｓ，φｖｒｓ，φＴｎ，φＴ
ｓ，φｈｒｓ，φｒｅａｄの総称である。
動作説明を行う。図７はサブルーチン形式で記述されて
いる。一般にこのようなセンサの蓄積制御プログラムは
それ単独で使用されることは少なく、サブルーチン形式
の記述の方が、汎用性があるためである。また、以下の
説明の中で用いる制御信号φｃｏｎｔは、図５に示すタ
イミングチャートのφｒｅｓ，φｖｒｓ，φＴｎ，φＴ
ｓ，φｈｒｓ，φｒｅａｄの総称である。
【００２９】（ステップ２０１）本サブルーチンがコー
ルされる。
ルされる。
【００３０】（ステップ２０２）制御信号φｃｏｎｔ及
びリセット信号を発生し、光電変換装置１１は、初期化
動作の後、直ちに蓄積動作に自動的に移行する。
びリセット信号を発生し、光電変換装置１１は、初期化
動作の後、直ちに蓄積動作に自動的に移行する。
【００３１】（ステップ２０３）蓄積動作が開始された
後所定時間Ｔｍａｘが経過したかどうかをカウンタ２０
よりの信号によって検知する。所定時間Ｔｍａｘが経過
している場合は、蓄積を終了し、増幅器１７のゲインを
決定すべくステップ２０６に移行し、それ以外はステッ
プ２０４に移行する。
後所定時間Ｔｍａｘが経過したかどうかをカウンタ２０
よりの信号によって検知する。所定時間Ｔｍａｘが経過
している場合は、蓄積を終了し、増幅器１７のゲインを
決定すべくステップ２０６に移行し、それ以外はステッ
プ２０４に移行する。
【００３２】（ステップ２０４）蓄積信号が、光電変換
装置１１の飽和レベルに達するかどうかを検知する。そ
のため、光電変換装置１１の最大値Ｖｍａｘが飽和に近
いレベルを示すＶｒｅｆ−Ｌを上回ったか否かを示す信
号φｍａｘがハイレベルの場合は、蓄積を終了し、増幅
器１７のゲインを決定するべくステップ２０６に移行
し、それ以外はステップ２０５に移行する。
装置１１の飽和レベルに達するかどうかを検知する。そ
のため、光電変換装置１１の最大値Ｖｍａｘが飽和に近
いレベルを示すＶｒｅｆ−Ｌを上回ったか否かを示す信
号φｍａｘがハイレベルの場合は、蓄積を終了し、増幅
器１７のゲインを決定するべくステップ２０６に移行
し、それ以外はステップ２０５に移行する。
【００３３】（ステップ２０５）光電変換装置１１の最
大値Ｖｍａｘと最小値Ｖｍｉｎの差が所定レベルＶｒｅ
ｆに達したかどうかを調べるため、信号φｃｏｍｐ２が
ハイレベルであれば、蓄積を終了し、増幅器１７のゲイ
ンを決定するべくステップ２０６へ移行し、それ以外は
ステップ２０３へ戻る。
大値Ｖｍａｘと最小値Ｖｍｉｎの差が所定レベルＶｒｅ
ｆに達したかどうかを調べるため、信号φｃｏｍｐ２が
ハイレベルであれば、蓄積を終了し、増幅器１７のゲイ
ンを決定するべくステップ２０６へ移行し、それ以外は
ステップ２０３へ戻る。
【００３４】（ステップ２０６）蓄積信号読みだし時の
増幅器１７のゲインを決定するため、最大値Ｖｍａｘと
最小値Ｖｍｉｎの差と所定レベルＶｒｅｆ／１０を比較
した信号φｃｏｍｐ１の状態を調べる。この結果該信号
φｃｏｍｐ１がハイレベルの場合はステップ２０７に移
行し、該信号φｃｏｍｐ１がローレベルの場合はステッ
プ２０８へ移行する。
増幅器１７のゲインを決定するため、最大値Ｖｍａｘと
最小値Ｖｍｉｎの差と所定レベルＶｒｅｆ／１０を比較
した信号φｃｏｍｐ１の状態を調べる。この結果該信号
φｃｏｍｐ１がハイレベルの場合はステップ２０７に移
行し、該信号φｃｏｍｐ１がローレベルの場合はステッ
プ２０８へ移行する。
【００３５】（ステップ２０７）信号φｃｏｍｐ１がハ
イレベルであったので（信号φｃｏｍｐ１がハイレベル
の場合は必ず該ステップへ進むことになる）であれば増
幅器１７のゲインを１倍に設定するため、Ｇ１＝ハイレ
ベル（Ｈ）、Ｇ２＝ローレベル（Ｌ）にする。この場合
は被写体のコントラストが比較的高い。
イレベルであったので（信号φｃｏｍｐ１がハイレベル
の場合は必ず該ステップへ進むことになる）であれば増
幅器１７のゲインを１倍に設定するため、Ｇ１＝ハイレ
ベル（Ｈ）、Ｇ２＝ローレベル（Ｌ）にする。この場合
は被写体のコントラストが比較的高い。
【００３６】（ステップ２０８）信号φｃｏｍｐ１がロ
ーレベルであったので、増幅器１７のゲインを１０倍に
設定するため、Ｇ１＝ローレベル、Ｇ２＝ハイレベルに
する。この場合は被写体のコントラストが比較的低い。
ーレベルであったので、増幅器１７のゲインを１０倍に
設定するため、Ｇ１＝ローレベル、Ｇ２＝ハイレベルに
する。この場合は被写体のコントラストが比較的低い。
【００３７】（ステップ２０９）光電変換装置１１の蓄
積を終了すべく制御信号φｃｏｎｔを発生する。
積を終了すべく制御信号φｃｏｎｔを発生する。
【００３８】（ステップ２１０）このサブルーチンを終
了する。
了する。
【００３９】次に第２の実施例を説明する。実施例１で
は、第１と第２の光電変換素子列からなる１対光電変換
素子列の、第１の光電変換素子列には蓄積最大信号検出
回路、第２の光電変換素子列には蓄積最小信号検出回路
を設けたが、かかる焦点検出装置においては、第１と第
２の光電変換素子列の構成を入れ換えてもなんら支障を
きたすことはなく、センサレイアウトの内容に応じてこ
れを選択することも可能である。
は、第１と第２の光電変換素子列からなる１対光電変換
素子列の、第１の光電変換素子列には蓄積最大信号検出
回路、第２の光電変換素子列には蓄積最小信号検出回路
を設けたが、かかる焦点検出装置においては、第１と第
２の光電変換素子列の構成を入れ換えてもなんら支障を
きたすことはなく、センサレイアウトの内容に応じてこ
れを選択することも可能である。
【００４０】次に第３の実施例を説明する。実施例１，
２では、１対の光電変換素子列からなる光電変換装置へ
の実施を取り上げたが、本発明は複数個の光電変換素子
列からなる光電変換装置へ応用したとき、さらなる効果
を与える。図８に４対の光電変換素子列からなる光電変
換装置のブロック図を示す。なお、同図は図２の主要部
のみをブロックで示しており、ＳＮＳ−１，２，３，４
はそれぞれ１対の光電変換素子列である。
２では、１対の光電変換素子列からなる光電変換装置へ
の実施を取り上げたが、本発明は複数個の光電変換素子
列からなる光電変換装置へ応用したとき、さらなる効果
を与える。図８に４対の光電変換素子列からなる光電変
換装置のブロック図を示す。なお、同図は図２の主要部
のみをブロックで示しており、ＳＮＳ−１，２，３，４
はそれぞれ１対の光電変換素子列である。
【００４１】
【発明の効果】以上説明したように、この発明によれば
光電変換装置に蓄積信号の最大値と最小値を検出する機
能をもたせ、これに基づいた蓄積制御により焦点検出装
置の低コントラスト限界の改善効果を保持し、蓄積最大
信号検出回路と蓄積最小信号検出回路を消滅することが
できたので、回路規模の縮小と歩留まりの改善が可能と
なり資源の節約とコストダウンが実現する。
光電変換装置に蓄積信号の最大値と最小値を検出する機
能をもたせ、これに基づいた蓄積制御により焦点検出装
置の低コントラスト限界の改善効果を保持し、蓄積最大
信号検出回路と蓄積最小信号検出回路を消滅することが
できたので、回路規模の縮小と歩留まりの改善が可能と
なり資源の節約とコストダウンが実現する。
【図１】 実施例１の光電変換装置の構成図
【図２】 実施例１の光電変換装置のブロック図
【図３】 最大信号検出回路を付加した光電変換素子の
１画素相当分の回路図
１画素相当分の回路図
【図４】 最小信号検出回路を付加した光電変換素子の
１画素相当分の回路図
１画素相当分の回路図
【図５】 光電変換素子の駆動タイミング図
【図６】 光電変換装置の蓄積時間制御及び蓄積信号処
理を行う蓄積制御装置のブロック図
理を行う蓄積制御装置のブロック図
【図７】 蓄積制御プログラムのフローチャート
【図８】 実施例３の４対の光電変換素子列からなる光
電変換装置のブロック図
電変換装置のブロック図
【図９】 従来例の光電変換装置のブロック図
【図１０】 従来例の光電変換装置を構成する１光電変
換素子のブロック図
換素子のブロック図
【図１１】 従来例の４対の光電変換素子列からなる光
電変換装置のブロック図
電変換装置のブロック図
Ａ 第１の光電変換素子列 Ｂ 第２の光電変換素子列 ＳＮＳＣＴＬＵ−Ａ，−Ｂ センサ制御アレイ ＰＤＥＴＵ 蓄積最大信号検出回路 ＢＤＥＴＵ 蓄積最小信号検出回路 ＳＮＯＵＴＵ−Ａ，−Ｂ 像信号読み出し回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/335 Ｑ 8838−5Ｃ
Claims (1)
- 【特許請求の範囲】 【請求項１】 結像光学系により形成された第１の像と
第２の像に対応して光電変換する第１の光電変換素子列
と第２の光電変換素子列を対にする１対以上の光電変換
素子列を備え、前記光電変換素子列に蓄積信号の最大値
と最小値を検出する蓄積信号検出回路を持たせ、検出さ
れた蓄積信号に基づいて電荷の蓄積制御を行う光電変換
素子の蓄積制御装置において、最大値を検出する蓄積最
大信号検出回路を備えた光電変換素子列と、最小値を検
出する蓄積最小信号検出回路を備えた光電変換素子列と
を、１対の光電変換素子列として、それぞれ第１の光電
変換素子列と第２の光電変換素子列に分割配置すること
を特徴とする光電変換素子の蓄積制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149143A JPH0534588A (ja) | 1991-06-21 | 1991-06-21 | 光電変換素子の蓄積制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149143A JPH0534588A (ja) | 1991-06-21 | 1991-06-21 | 光電変換素子の蓄積制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0534588A true JPH0534588A (ja) | 1993-02-12 |
Family
ID=15468707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3149143A Withdrawn JPH0534588A (ja) | 1991-06-21 | 1991-06-21 | 光電変換素子の蓄積制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0534588A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012048064A (ja) * | 2010-08-27 | 2012-03-08 | Canon Inc | 光電変換装置、焦点検出装置、および撮像システム |
-
1991
- 1991-06-21 JP JP3149143A patent/JPH0534588A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012048064A (ja) * | 2010-08-27 | 2012-03-08 | Canon Inc | 光電変換装置、焦点検出装置、および撮像システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8081241B2 (en) | Solid-state image pickup device and camera | |
| AU713290B2 (en) | Local autoadaptive optical sensor | |
| US7986363B2 (en) | High dynamic range imager with a rolling shutter | |
| JP3559640B2 (ja) | 光電変換装置 | |
| US7595821B2 (en) | Solid-state image pickup device and camera using the same | |
| US20050121519A1 (en) | Solid state image pickup device, method of driving solid state image pickup device, and camera using the solid state image pickup device | |
| US20080218621A1 (en) | High intrascene dynamic range NTSC and PAL imager | |
| US20030117386A1 (en) | Solid state imaging apparatus and method for driving the same | |
| US20070159546A1 (en) | Wide dynamic range active pixel with knee response | |
| EP0977427A2 (en) | Signal processing apparatus | |
| WO2004043061A1 (ja) | エリアイメージセンサ | |
| JP4323599B2 (ja) | 信号処理装置及び撮像装置 | |
| US4779137A (en) | Image pickup apparatus | |
| US6597399B2 (en) | Image pickup sensor capable of selectively photographing an image pickup area in an interlacing operation | |
| EP1708268A1 (en) | Solid-state image-sensing device with logarithmic converter | |
| JP2004349907A (ja) | 固体撮像装置 | |
| JP2003222786A (ja) | 固体撮像装置及びそれを用いた撮像装置 | |
| US7189951B2 (en) | Solid-state image sensing apparatus and image sensing system | |
| JPH0534588A (ja) | 光電変換素子の蓄積制御装置 | |
| JP2000050164A (ja) | 信号処理装置及びそれを用いた撮像装置 | |
| JP3950726B2 (ja) | 固体撮像装置及び撮影システム | |
| JPH0534587A (ja) | 光電変換素子の蓄積制御装置 | |
| JPH0575931A (ja) | 撮像装置 | |
| JPH04207589A (ja) | 撮像装置及び撮像方法 | |
| JP3071872B2 (ja) | 光電変換素子の蓄積制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |