JPH05344548A - フレーム切替方式 - Google Patents
フレーム切替方式Info
- Publication number
- JPH05344548A JPH05344548A JP14976192A JP14976192A JPH05344548A JP H05344548 A JPH05344548 A JP H05344548A JP 14976192 A JP14976192 A JP 14976192A JP 14976192 A JP14976192 A JP 14976192A JP H05344548 A JPH05344548 A JP H05344548A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- digital
- signal
- transmission line
- trunk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Interface Circuits In Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ディジタル伝送路を交換機に接続するディジ
タルトランクにおけるフレーム切替方式に関し、ディジ
タルトランクのマルチフレーム構成を、極力簡易に設定
可能とすることを目的とする。 【構成】 所定の複数種類のマルチフレーム構成の何れ
か一種類に設定し、ディジタル伝送路４を交換機１に接
続するディジタルトランク２において、ディジタルトラ
ンクに設定するマルチフレーム構成を複数種類内で順次
切替え、ディジタル伝送路から到着するディジタル信号
の受信を試み、ディジタル信号が受信可能となった際に
使用したマルチフレーム構成を、ディジタルトランク内
に固定的に設定するフレーム構成切替手段１００を設
け、またフレーム構成切替手段を、交換機により複数種
類の中から指定されたマルチフレーム構成を固定的に設
定可能とする様に構成する。
タルトランクにおけるフレーム切替方式に関し、ディジ
タルトランクのマルチフレーム構成を、極力簡易に設定
可能とすることを目的とする。 【構成】 所定の複数種類のマルチフレーム構成の何れ
か一種類に設定し、ディジタル伝送路４を交換機１に接
続するディジタルトランク２において、ディジタルトラ
ンクに設定するマルチフレーム構成を複数種類内で順次
切替え、ディジタル伝送路から到着するディジタル信号
の受信を試み、ディジタル信号が受信可能となった際に
使用したマルチフレーム構成を、ディジタルトランク内
に固定的に設定するフレーム構成切替手段１００を設
け、またフレーム構成切替手段を、交換機により複数種
類の中から指定されたマルチフレーム構成を固定的に設
定可能とする様に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル伝送路を交
換機に接続するディジタルトランクにおけるフレーム切
替方式に関する。
換機に接続するディジタルトランクにおけるフレーム切
替方式に関する。
【０００２】
【従来の技術】図３は本発明の対象となるディジタル伝
送路の一例を示す図であり、図４はディジタル伝送路に
おけるフレーム構成の一例を示す図であり、図５は従来
あるディジタルトランクの一例を示す図である。
送路の一例を示す図であり、図４はディジタル伝送路に
おけるフレーム構成の一例を示す図であり、図５は従来
あるディジタルトランクの一例を示す図である。
【０００３】図３において、交換機１のネットワーク
（ＮＷ）１１には、ディジタルトランク（ＤＴ）２がデ
ィジタルハイウェイ１２を経由して接続されており、交
換機１と対向交換機（ＳＷ）３とを接続するディジタル
伝送路４が、ディジタルトランク（ＤＴ）２に接続され
ている。
（ＮＷ）１１には、ディジタルトランク（ＤＴ）２がデ
ィジタルハイウェイ１２を経由して接続されており、交
換機１と対向交換機（ＳＷ）３とを接続するディジタル
伝送路４が、ディジタルトランク（ＤＴ）２に接続され
ている。
【０００４】ディジタル伝送路４は、毎秒２．０４８メ
ガビットのディジタル信号を伝送しており、ディジタル
信号は、図４(a) に例示される如く、それぞれ８ビット
から成る三十二個のタイムスロット（ＴＳ）で一フレー
ム（Ｆ）を構成している。
ガビットのディジタル信号を伝送しており、ディジタル
信号は、図４(a) に例示される如く、それぞれ８ビット
から成る三十二個のタイムスロット（ＴＳ）で一フレー
ム（Ｆ）を構成している。
【０００５】各タイムスロット（ＴＳ）は、毎秒６４キ
ロビットの伝送速度を有し、一回線の音声情報等を伝送
可能であるが、例えば制御情報等の如きより低速の情報
を伝送するタイムスロット（ＴＳ）は、同一種類の制御
情報を複数フレーム（Ｆ）を一周期として伝送する、所
謂マルチフレーム構成を採用している。
ロビットの伝送速度を有し、一回線の音声情報等を伝送
可能であるが、例えば制御情報等の如きより低速の情報
を伝送するタイムスロット（ＴＳ）は、同一種類の制御
情報を複数フレーム（Ｆ）を一周期として伝送する、所
謂マルチフレーム構成を採用している。
【０００６】マルチフレーム構成を採用している場合に
は、マルチフレーム数およびマルチフレームの位相を識
別する為の信号（以後フレーム構成信号ｍｆと称する）
が必要となる。
は、マルチフレーム数およびマルチフレームの位相を識
別する為の信号（以後フレーム構成信号ｍｆと称する）
が必要となる。
【０００７】図４(b) には、十六フレーム（Ｆ）を一周
期とするマルチフレーム（ＭＦ16）およびフレーム構成
信号（ｍｆ16）が示され、また図４(b) には、二フレー
ム（Ｆ）を一周期とするマルチフレーム（ＭＦ2 ）およ
びフレーム構成信号（ｍｆ2）が示されている。
期とするマルチフレーム（ＭＦ16）およびフレーム構成
信号（ｍｆ16）が示され、また図４(b) には、二フレー
ム（Ｆ）を一周期とするマルチフレーム（ＭＦ2 ）およ
びフレーム構成信号（ｍｆ2）が示されている。
【０００８】従って、交換機１と対向交換機（ＳＷ）３
とをディジタル伝送路４で接続する場合に、マルチフレ
ーム（ＭＦ16）および（ＭＦ2 ）の何れを採用するかを
予め決定して置き、決定に基づくディジタル信号を送受
信可能とする如く、交換機１および対向交換機（ＳＷ）
３を設定する必要がある。
とをディジタル伝送路４で接続する場合に、マルチフレ
ーム（ＭＦ16）および（ＭＦ2 ）の何れを採用するかを
予め決定して置き、決定に基づくディジタル信号を送受
信可能とする如く、交換機１および対向交換機（ＳＷ）
３を設定する必要がある。
【０００９】図５において、ディジタルトランク（Ｄ
Ｔ）２は、フレーム組立分解部（ＦＡＤ）２１、ハイウ
ェイインタフェース部（ＨＩＦ）２２、ラインプロセッ
サ（ＬＰＲ）２３、セレクタ（ＳＥＬ）２４、２７、二
組の受信タイミング生成部（ＲＴＧ）２５、二組の送信
タイミング生成部（ＴＴＧ）２６、二組のジャック２
８、並びに発光ダイオード（ＬＥＤ）２１０を具備して
いる。
Ｔ）２は、フレーム組立分解部（ＦＡＤ）２１、ハイウ
ェイインタフェース部（ＨＩＦ）２２、ラインプロセッ
サ（ＬＰＲ）２３、セレクタ（ＳＥＬ）２４、２７、二
組の受信タイミング生成部（ＲＴＧ）２５、二組の送信
タイミング生成部（ＴＴＧ）２６、二組のジャック２
８、並びに発光ダイオード（ＬＥＤ）２１０を具備して
いる。
【００１０】フレーム組立分解部（ＦＡＤ）２１は、対
向交換機（ＳＷ）３からディジタル伝送路４の受信伝送
路４R を経由して伝送されるディジタル信号のフレーム
（Ｆ）を分解してハイウェイインタフェース部（ＨＩ
Ｆ）２２に転送し、またハイウェイインタフェース部
（ＨＩＦ）２２から転送されるディジタル信号のフレー
ム（Ｆ）を組立て、ディジタル伝送路４の送信伝送路４
T を経由して対向交換機（ＳＷ）３に伝送する。
向交換機（ＳＷ）３からディジタル伝送路４の受信伝送
路４R を経由して伝送されるディジタル信号のフレーム
（Ｆ）を分解してハイウェイインタフェース部（ＨＩ
Ｆ）２２に転送し、またハイウェイインタフェース部
（ＨＩＦ）２２から転送されるディジタル信号のフレー
ム（Ｆ）を組立て、ディジタル伝送路４の送信伝送路４
T を経由して対向交換機（ＳＷ）３に伝送する。
【００１１】ハイウェイインタフェース部（ＨＩＦ）２
２は、ディジタルハイウェイ１２を経由してネットワー
ク（ＮＷ）１１との間で各種情報を送受信する。ライン
プロセッサ（ＬＰＲ）２３は、交換機１の呼処理プロセ
ッサ（ＣＰＲ）１３との間で各種制御情報を、ディジタ
ルハイウェイ１２を経由して送受信し、ディジタルトラ
ンク（ＤＴ）２によるディジタル信号の送受信を制御す
る。
２は、ディジタルハイウェイ１２を経由してネットワー
ク（ＮＷ）１１との間で各種情報を送受信する。ライン
プロセッサ（ＬＰＲ）２３は、交換機１の呼処理プロセ
ッサ（ＣＰＲ）１３との間で各種制御情報を、ディジタ
ルハイウェイ１２を経由して送受信し、ディジタルトラ
ンク（ＤＴ）２によるディジタル信号の送受信を制御す
る。
【００１２】また受信クロック生成部（ＲＣＧ）２１１
は、対向交換機（ＳＷ）３から受信伝送路４R を経由し
て伝送されるディジタル信号に同期したクロック信号ｃ
ｌｋ 21を生成し、二組の受信タイミング生成部（ＲＴ
Ｇ）２５に伝達する。
は、対向交換機（ＳＷ）３から受信伝送路４R を経由し
て伝送されるディジタル信号に同期したクロック信号ｃ
ｌｋ 21を生成し、二組の受信タイミング生成部（ＲＴ
Ｇ）２５に伝達する。
【００１３】二組の受信タイミング生成部（ＲＴＧ）２
５の内、一方の受信タイミング生成部（ＲＴＧ）２５1
は、受信クロック生成部（ＲＣＧ）２１１から伝達され
るクロック信号ｃｌｋ21に同期し、且つ十六フレーム
（Ｆ）を一周期とするフレーム構成信号（ｍｆ16R ）を
生成し、セレクタ（ＳＥＬ）２４の入力端子（Ａ）に伝
達し、また他方の受信タイミング生成部（ＲＴＧ）２５
2 は、受信クロック生成部（ＲＣＧ）２１１から伝達さ
れるクロック信号ｃｌｋ21に同期し、且つ二フレーム
（Ｆ）を一周期とするフレーム構成信号（ｍｆ2R）を生
成し、セレクタ（ＳＥＬ）２４の入力端子（Ｂ）に伝達
する。
５の内、一方の受信タイミング生成部（ＲＴＧ）２５1
は、受信クロック生成部（ＲＣＧ）２１１から伝達され
るクロック信号ｃｌｋ21に同期し、且つ十六フレーム
（Ｆ）を一周期とするフレーム構成信号（ｍｆ16R ）を
生成し、セレクタ（ＳＥＬ）２４の入力端子（Ａ）に伝
達し、また他方の受信タイミング生成部（ＲＴＧ）２５
2 は、受信クロック生成部（ＲＣＧ）２１１から伝達さ
れるクロック信号ｃｌｋ21に同期し、且つ二フレーム
（Ｆ）を一周期とするフレーム構成信号（ｍｆ2R）を生
成し、セレクタ（ＳＥＬ）２４の入力端子（Ｂ）に伝達
する。
【００１４】また送信クロック生成部（ＳＣＧ）２１２
は、発振器（ＯＳＣ）２１３の出力信号によりクロック
信号ｃｌｋ23を生成し、二組の送信タイミング生成部
（ＴＴＧ）２６に伝達する。
は、発振器（ＯＳＣ）２１３の出力信号によりクロック
信号ｃｌｋ23を生成し、二組の送信タイミング生成部
（ＴＴＧ）２６に伝達する。
【００１５】二組の送信タイミング生成部（ＴＴＧ）２
６の内、一方の送信タイミング生成部（ＴＴＧ）２６1
は、送信クロック生成部（ＳＣＧ）２１２から伝達され
るクロック信号ｃｌｋ23に同期し、且つ十六フレーム
（Ｆ）を一周期とするフレーム構成信号（ｍｆ16T ）を
生成し、セレクタ（ＳＥＬ）２７の入力端子（Ａ）に伝
達し、また他方の送信タイミング生成部（ＴＴＧ）２６
2 は、送信クロック生成部（ＳＣＧ）２１２から伝達さ
れるクロック信号ｃｌｋ23に同期し、且つ二フレーム
（Ｆ）を一周期とするフレーム構成信号（ｍｆ2T）を生
成し、セレクタ（ＳＥＬ）２７の入力端子（Ｂ）に伝達
する。
６の内、一方の送信タイミング生成部（ＴＴＧ）２６1
は、送信クロック生成部（ＳＣＧ）２１２から伝達され
るクロック信号ｃｌｋ23に同期し、且つ十六フレーム
（Ｆ）を一周期とするフレーム構成信号（ｍｆ16T ）を
生成し、セレクタ（ＳＥＬ）２７の入力端子（Ａ）に伝
達し、また他方の送信タイミング生成部（ＴＴＧ）２６
2 は、送信クロック生成部（ＳＣＧ）２１２から伝達さ
れるクロック信号ｃｌｋ23に同期し、且つ二フレーム
（Ｆ）を一周期とするフレーム構成信号（ｍｆ2T）を生
成し、セレクタ（ＳＥＬ）２７の入力端子（Ｂ）に伝達
する。
【００１６】ショートプラグ２９は、ディジタルトラン
ク（ＤＴ）２を十六マルチフレール（ＭＦ16）構成に設
定する場合にはジャック２８1 に挿入され、また二マル
チフレーム（ＭＦ2 ）構成に設定する場合にはジャック
２８2 に挿入される。
ク（ＤＴ）２を十六マルチフレール（ＭＦ16）構成に設
定する場合にはジャック２８1 に挿入され、また二マル
チフレーム（ＭＦ2 ）構成に設定する場合にはジャック
２８2 に挿入される。
【００１７】ショートプラグ２９がジャック２８1 に挿
入された場合には、ジャック２８1から選択信号
（ｓA ）がフレーム組立分解部（ＦＡＤ）２１、セレク
タ（ＳＥＬ）２４および２７に伝達され、またショート
プラグ２９がジャック２８2 に挿入された場合には、ジ
ャック２８2 から選択信号（ｓB ）がフレーム組立分解
部（ＦＡＤ）２１、セレクタ（ＳＥＬ）２４および２７
に伝達される。
入された場合には、ジャック２８1から選択信号
（ｓA ）がフレーム組立分解部（ＦＡＤ）２１、セレク
タ（ＳＥＬ）２４および２７に伝達され、またショート
プラグ２９がジャック２８2 に挿入された場合には、ジ
ャック２８2 から選択信号（ｓB ）がフレーム組立分解
部（ＦＡＤ）２１、セレクタ（ＳＥＬ）２４および２７
に伝達される。
【００１８】フレーム組立分解部（ＦＡＤ）２１は、選
択信号（ｓA ）を伝達された場合には、ディジタル伝送
路４が十六マルチフレーム（ＭＦ16）を採用されている
として受信伝送路４R から到着するディジタル信号を受
信処理し、選択信号（ｓB ）を伝達された場合には、デ
ィジタル伝送路４が二マルチフレーム（ＭＦ2 ）を採用
されているとして受信伝送路４R から到着するディジタ
ル信号を受信処理する。
択信号（ｓA ）を伝達された場合には、ディジタル伝送
路４が十六マルチフレーム（ＭＦ16）を採用されている
として受信伝送路４R から到着するディジタル信号を受
信処理し、選択信号（ｓB ）を伝達された場合には、デ
ィジタル伝送路４が二マルチフレーム（ＭＦ2 ）を採用
されているとして受信伝送路４R から到着するディジタ
ル信号を受信処理する。
【００１９】またセレクタ（ＳＥＬ）２４は、選択信号
（ｓA ）を伝達された場合には、受信タイミング生成部
（ＲＴＧ）２５1 から入力端子（Ａ）に入力されるフレ
ーム構成信号（ｍｆ16R ）を選択してラインプロセッサ
（ＬＰＲ）２３に伝達することにより各種の情報を制御
し、選択信号（ｓB ）を伝達された場合には、受信タイ
ミング生成部（ＲＴＧ）２５2 から入力端子（Ｂ）に入
力されるフレーム構成信号（ｍｆ2R）を選択してライン
プロセッサ（ＬＰＲ）２３に伝達することにより各種の
情報を制御する。
（ｓA ）を伝達された場合には、受信タイミング生成部
（ＲＴＧ）２５1 から入力端子（Ａ）に入力されるフレ
ーム構成信号（ｍｆ16R ）を選択してラインプロセッサ
（ＬＰＲ）２３に伝達することにより各種の情報を制御
し、選択信号（ｓB ）を伝達された場合には、受信タイ
ミング生成部（ＲＴＧ）２５2 から入力端子（Ｂ）に入
力されるフレーム構成信号（ｍｆ2R）を選択してライン
プロセッサ（ＬＰＲ）２３に伝達することにより各種の
情報を制御する。
【００２０】更にセレクタ（ＳＥＬ）２７は、選択信号
（ｓA ）を伝達された場合には、送信タイミング生成部
（ＴＴＧ）２６1 から入力端子（Ａ）に入力されるフレ
ーム構成信号（ｍｆ16T ）を選択してフレーム組立分解
部（ＦＡＤ）２１に伝達し、選択信号（ｓB ）を伝達さ
れた場合には、送信タイミング生成部（ＴＴＧ）２６ 2
から入力端子（Ｂ）に入力されるフレーム構成信号（ｍ
ｆ2T）を選択してフレーム組立分解部（ＦＡＤ）２１に
伝達する。
（ｓA ）を伝達された場合には、送信タイミング生成部
（ＴＴＧ）２６1 から入力端子（Ａ）に入力されるフレ
ーム構成信号（ｍｆ16T ）を選択してフレーム組立分解
部（ＦＡＤ）２１に伝達し、選択信号（ｓB ）を伝達さ
れた場合には、送信タイミング生成部（ＴＴＧ）２６ 2
から入力端子（Ｂ）に入力されるフレーム構成信号（ｍ
ｆ2T）を選択してフレーム組立分解部（ＦＡＤ）２１に
伝達する。
【００２１】なおフレーム組立分解部（ＦＡＤ）２１
は、ジャック２８1 から伝達される選択信号（ｓA ）、
またはジャック２８2 から伝達される選択信号（ｓB ）
に基づき、受信伝送路４R から到着するディジタル信号
を受信処理を試みるが、例えば対向交換機（ＳＷ）３と
のマルチフレーム構成の決定が相違していた場合には、
正常な受信処理が不可能となる。
は、ジャック２８1 から伝達される選択信号（ｓA ）、
またはジャック２８2 から伝達される選択信号（ｓB ）
に基づき、受信伝送路４R から到着するディジタル信号
を受信処理を試みるが、例えば対向交換機（ＳＷ）３と
のマルチフレーム構成の決定が相違していた場合には、
正常な受信処理が不可能となる。
【００２２】フレーム組立分解部（ＦＡＤ）２１は、受
信伝送路４R から到着するディジタル信号を正常に受信
処理している状態では、発光ダイオード（ＬＥＤ）２１
０に伝達するマルチフレーム不一致信号（ｓｆ）を一致
状態（例えば論理“０”）に設定しているが、受信伝送
路４R から到着するディジタル信号を正常に受信処理出
来ぬことを検出すると、発光ダイオード（ＬＥＤ）２１
０に伝達するマルチフレーム不一致信号（ｓｆ）を不一
致状態（例えば論理“１”）に設定し、対向交換機（Ｓ
Ｗ）３とのマルチフレーム構成の相違を表示させる。
信伝送路４R から到着するディジタル信号を正常に受信
処理している状態では、発光ダイオード（ＬＥＤ）２１
０に伝達するマルチフレーム不一致信号（ｓｆ）を一致
状態（例えば論理“０”）に設定しているが、受信伝送
路４R から到着するディジタル信号を正常に受信処理出
来ぬことを検出すると、発光ダイオード（ＬＥＤ）２１
０に伝達するマルチフレーム不一致信号（ｓｆ）を不一
致状態（例えば論理“１”）に設定し、対向交換機（Ｓ
Ｗ）３とのマルチフレーム構成の相違を表示させる。
【００２３】従って試験者は、ディジタル伝送路４を経
由して対向交換機（ＳＷ）３と通信を開始する際に、予
め対向交換機（ＳＷ）３との間で決定して置いたマルチ
フレーム構成に対応するジャック２８1 または２８2 に
ショートプラグ２９を挿入し、若し発光ダイオード（Ｌ
ＥＤ）２１０が不一致状態を表示する場合には、対向交
換機（ＳＷ）３とのマルチフレーム構成の決定が相違し
ていたと判断し、ショートプラグ２９を他のジャック２
８2 または２８1 に差替え、発光ダイオード（ＬＥＤ）
２１０が表示されぬかを検査する。
由して対向交換機（ＳＷ）３と通信を開始する際に、予
め対向交換機（ＳＷ）３との間で決定して置いたマルチ
フレーム構成に対応するジャック２８1 または２８2 に
ショートプラグ２９を挿入し、若し発光ダイオード（Ｌ
ＥＤ）２１０が不一致状態を表示する場合には、対向交
換機（ＳＷ）３とのマルチフレーム構成の決定が相違し
ていたと判断し、ショートプラグ２９を他のジャック２
８2 または２８1 に差替え、発光ダイオード（ＬＥＤ）
２１０が表示されぬかを検査する。
【００２４】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来あるディジタルトランク（ＤＴ）２におい
ては、ショートプラグ２９をジャック２８1 または２８
2 に挿入することにより、マルチフレーム構成を設定し
ていた為、ショートプラグ２９を挿入するジャックを誤
り、対向交換機（ＳＷ）３と相違したマルチフレーム構
成に設定すると、ディジタル伝送路４を経由する通信が
不可能となる。
な如く、従来あるディジタルトランク（ＤＴ）２におい
ては、ショートプラグ２９をジャック２８1 または２８
2 に挿入することにより、マルチフレーム構成を設定し
ていた為、ショートプラグ２９を挿入するジャックを誤
り、対向交換機（ＳＷ）３と相違したマルチフレーム構
成に設定すると、ディジタル伝送路４を経由する通信が
不可能となる。
【００２５】この様な事態の発生を防止する為には、デ
ィジタル伝送路４で採用するマルチフレーム構成を対向
交換機（ＳＷ）３との間で充分確認して置くか、或いは
ショートプラグ２９をディジタルトランク（ＤＴ）２の
具備する各ジャック２８1 および２８2 に順次挿入し乍
ら対向交換機（ＳＷ）３と通信を試み、発光ダイオード
（ＬＥＤ）２１０の表示状態を観察するか、更にはディ
ジタル伝送路４から到着するディジタル信号を解析して
マルチフレーム構成を直接観測する為に、例えばフレー
ムアナライザ等の高級な測定器を準備する必要があっ
た。
ィジタル伝送路４で採用するマルチフレーム構成を対向
交換機（ＳＷ）３との間で充分確認して置くか、或いは
ショートプラグ２９をディジタルトランク（ＤＴ）２の
具備する各ジャック２８1 および２８2 に順次挿入し乍
ら対向交換機（ＳＷ）３と通信を試み、発光ダイオード
（ＬＥＤ）２１０の表示状態を観察するか、更にはディ
ジタル伝送路４から到着するディジタル信号を解析して
マルチフレーム構成を直接観測する為に、例えばフレー
ムアナライザ等の高級な測定器を準備する必要があっ
た。
【００２６】本発明は、ディジタルトランクのマルチフ
レーム構成を、極力簡易に設定可能とすることを目的と
する。
レーム構成を、極力簡易に設定可能とすることを目的と
する。
【００２７】
【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１は交換機、２はディジタ
ルトランク、４はディジタル伝送路である。
す図である。図１において、１は交換機、２はディジタ
ルトランク、４はディジタル伝送路である。
【００２８】ディジタルトランク２は、予め定められた
複数種類のマルチフレーム構成の何れか一種類に設定
し、ディジタル伝送路４を交換機１に接続する。１００
は、本発明によりディジタルトランク２に設けられたフ
レーム構成切替手段である。
複数種類のマルチフレーム構成の何れか一種類に設定
し、ディジタル伝送路４を交換機１に接続する。１００
は、本発明によりディジタルトランク２に設けられたフ
レーム構成切替手段である。
【００２９】
【作用】フレーム構成切替手段１００は、ディジタルト
ランク２に設定するマルチフレーム構成を前述の複数種
類内で順次切替えてディジタル伝送路４から到着するデ
ィジタル信号の受信を試み、ディジタル信号が受信可能
となった際に使用したマルチフレーム構成を、ディジタ
ルトランク２内に固定的に設定する。
ランク２に設定するマルチフレーム構成を前述の複数種
類内で順次切替えてディジタル伝送路４から到着するデ
ィジタル信号の受信を試み、ディジタル信号が受信可能
となった際に使用したマルチフレーム構成を、ディジタ
ルトランク２内に固定的に設定する。
【００３０】なおフレーム構成切替手段１００は、複数
種類のマルチフレーム構成の中から、交換機１により指
定された任意種類のマルチフレーム構成を固定的に設定
することが考慮される。
種類のマルチフレーム構成の中から、交換機１により指
定された任意種類のマルチフレーム構成を固定的に設定
することが考慮される。
【００３１】従って、ディジタルトランクのマルチフレ
ーム構成が、ディジタル伝送路から到着するディジタル
信号を受信可能な如く自動的に設定されることとなり、
当該ディジタルトランクの保守性および信頼性が大幅に
向上する。
ーム構成が、ディジタル伝送路から到着するディジタル
信号を受信可能な如く自動的に設定されることとなり、
当該ディジタルトランクの保守性および信頼性が大幅に
向上する。
【００３２】
【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例によるディジタルトランク
を示す図である。なお、全図を通じて同一符号は同一対
象物を示す。また対象とするディジタル伝送路は図３お
よび図４に例示される通りとする。
る。図２は本発明の一実施例によるディジタルトランク
を示す図である。なお、全図を通じて同一符号は同一対
象物を示す。また対象とするディジタル伝送路は図３お
よび図４に例示される通りとする。
【００３３】図２においては、図１におけるフレーム構
成切替手段１００としてモード切替カウンタ（ＣＮ
Ｔ1 ）２１４およびエラー監視カウンタ（ＣＮＴ2 ）２
１５が設けられている。
成切替手段１００としてモード切替カウンタ（ＣＮ
Ｔ1 ）２１４およびエラー監視カウンタ（ＣＮＴ2 ）２
１５が設けられている。
【００３４】最初にモード切替カウンタ（ＣＮＴ1 ）２
１４およびエラー監視カウンタ（ＣＮＴ2 ）２１５の動
作を簡単に説明する。第一にシステム電源がオン状態に
なるとモード切替カウンタ（ＣＮＴ1 ）２１４の計数値
（ｎ）は 論理“０”に設定され、ディジタルトランク
（ＤＴ）２のフレームモードが例えば十六マルチフレー
ム（ＭＦ16）に設定されるものとする。
１４およびエラー監視カウンタ（ＣＮＴ2 ）２１５の動
作を簡単に説明する。第一にシステム電源がオン状態に
なるとモード切替カウンタ（ＣＮＴ1 ）２１４の計数値
（ｎ）は 論理“０”に設定され、ディジタルトランク
（ＤＴ）２のフレームモードが例えば十六マルチフレー
ム（ＭＦ16）に設定されるものとする。
【００３５】ここでディジタル伝送路４からディジタル
信号を受信すると、フレーム組立分解部（ＦＡＤ）２１
にてフレームの分解が行われるが、フレームモードが不
一致の場合、エラー監視カウンタ（ＣＮＴ2 ）２１５が
フレーム組立分解部（ＦＡＤ）２１から出力されるマル
チフレーム不一致信号（ｓｆ）が不一致状態に設定され
ているのでフレーム組立分解部（ＦＡＤ）２１に伝達さ
れるフレーム信号をクロック信号として計数し、ある一
定時間連続で不一致状態を検出するとモード切替カウン
タ（ＣＮＴ1 ）２１４にクロック信号として挿入され、
モード切替カウンタ（ＣＮＴ1 ）２１４をｎ＋１に計数
する。その計数値をフレーム組立分解部（ＦＡＤ）２
１、セレクタ（ＳＥＬ）２４および２７に伝達し、ディ
ジタルトランク（ＤＴ）２のモード切替えを行う。再度
マルチフレーム不一致信号（ｓｆ）を確認して一致状態
に設定されている場合には、エラー監視カウンタ（ＣＮ
Ｔ2）２１５にリセットが発生し、モード切替カウンタ
（ＣＮＴ1 ）２１４の計数を停止してモードを固定す
る。これによりフレーム組立分解部（ＦＡＤ）２１はデ
ィジタル伝送路４からのフレームに一致して動作可能と
なる。
信号を受信すると、フレーム組立分解部（ＦＡＤ）２１
にてフレームの分解が行われるが、フレームモードが不
一致の場合、エラー監視カウンタ（ＣＮＴ2 ）２１５が
フレーム組立分解部（ＦＡＤ）２１から出力されるマル
チフレーム不一致信号（ｓｆ）が不一致状態に設定され
ているのでフレーム組立分解部（ＦＡＤ）２１に伝達さ
れるフレーム信号をクロック信号として計数し、ある一
定時間連続で不一致状態を検出するとモード切替カウン
タ（ＣＮＴ1 ）２１４にクロック信号として挿入され、
モード切替カウンタ（ＣＮＴ1 ）２１４をｎ＋１に計数
する。その計数値をフレーム組立分解部（ＦＡＤ）２
１、セレクタ（ＳＥＬ）２４および２７に伝達し、ディ
ジタルトランク（ＤＴ）２のモード切替えを行う。再度
マルチフレーム不一致信号（ｓｆ）を確認して一致状態
に設定されている場合には、エラー監視カウンタ（ＣＮ
Ｔ2）２１５にリセットが発生し、モード切替カウンタ
（ＣＮＴ1 ）２１４の計数を停止してモードを固定す
る。これによりフレーム組立分解部（ＦＡＤ）２１はデ
ィジタル伝送路４からのフレームに一致して動作可能と
なる。
【００３６】カウンタ（ＣＮＴ）２１１は、二進一桁の
カウンタであり、フレーム組立分解部（ＦＡＤ）２１か
ら出力されるマルチフレーム不一致信号（ｓｆ）が不一
致状態（例えば論理“１”）に設定されている場合に、
セレクタ（ＳＥＬ）２７からフレーム組立分解部（ＦＡ
Ｄ）２１に伝達されるフレーム構成信号（ｍｆ16）また
は（ｍｆ2 ）をクロック信号として計数し、計数値
（ｎ）（＝論理“０”または論理“１”）をフレーム組
立分解部（ＦＡＤ）２１、セレクタ（ＳＥＬ）２４およ
び２７に伝達し、またマルチフレーム不一致信号（ｓ
ｆ）が一致状態（例えば論理“０”）に設定されている
場合に、セレクタ（ＳＥＬ）２７から出力されるフレー
ム構成信号（ｍｆ16）または（ｍｆ2 ）の計数を停止す
る。
カウンタであり、フレーム組立分解部（ＦＡＤ）２１か
ら出力されるマルチフレーム不一致信号（ｓｆ）が不一
致状態（例えば論理“１”）に設定されている場合に、
セレクタ（ＳＥＬ）２７からフレーム組立分解部（ＦＡ
Ｄ）２１に伝達されるフレーム構成信号（ｍｆ16）また
は（ｍｆ2 ）をクロック信号として計数し、計数値
（ｎ）（＝論理“０”または論理“１”）をフレーム組
立分解部（ＦＡＤ）２１、セレクタ（ＳＥＬ）２４およ
び２７に伝達し、またマルチフレーム不一致信号（ｓ
ｆ）が一致状態（例えば論理“０”）に設定されている
場合に、セレクタ（ＳＥＬ）２７から出力されるフレー
ム構成信号（ｍｆ16）または（ｍｆ2 ）の計数を停止す
る。
【００３７】フレーム組立分解部（ＦＡＤ）２１は、計
数値（ｎ）が論理“０”に設定される場合には、ディジ
タル伝送路４が十六マルチフレーム（ＭＦ16）を採用さ
れているとして受信伝送路４R から到着するディジタル
信号を受信処理し、また計数値（ｎ）が論理“１”に設
定される場合には、ディジタル伝送路４が二マルチフレ
ーム（ＭＦ2 ）を採用されているとして受信伝送路４R
から到着するディジタル信号を受信処理する。
数値（ｎ）が論理“０”に設定される場合には、ディジ
タル伝送路４が十六マルチフレーム（ＭＦ16）を採用さ
れているとして受信伝送路４R から到着するディジタル
信号を受信処理し、また計数値（ｎ）が論理“１”に設
定される場合には、ディジタル伝送路４が二マルチフレ
ーム（ＭＦ2 ）を採用されているとして受信伝送路４R
から到着するディジタル信号を受信処理する。
【００３８】またセレクタ（ＳＥＬ）２４は、計数値
（ｎ）が論理“０”に設定される場合には、受信タイミ
ング生成部（ＲＴＧ）２５1 から入力端子（Ａ）に入力
されるフレーム構成信号（ｍｆ16R ）を選択してライン
プロセッサ（ＬＰＲ）２３に伝達することにより各種の
情報を制御し、また計数値（ｎ）が論理“１”に設定さ
れる場合には、受信タイミング生成部（ＲＴＧ）２５2
から入力端子（Ｂ）に入力されるフレーム構成信号（ｍ
ｆ2R）を選択してラインプロセッサ（ＬＰＲ）２３に伝
達することにより各種の情報を制御する。
（ｎ）が論理“０”に設定される場合には、受信タイミ
ング生成部（ＲＴＧ）２５1 から入力端子（Ａ）に入力
されるフレーム構成信号（ｍｆ16R ）を選択してライン
プロセッサ（ＬＰＲ）２３に伝達することにより各種の
情報を制御し、また計数値（ｎ）が論理“１”に設定さ
れる場合には、受信タイミング生成部（ＲＴＧ）２５2
から入力端子（Ｂ）に入力されるフレーム構成信号（ｍ
ｆ2R）を選択してラインプロセッサ（ＬＰＲ）２３に伝
達することにより各種の情報を制御する。
【００３９】更にセレクタ（ＳＥＬ）２７は、計数値
（ｎ）が論理“０”に設定される場合には、送信タイミ
ング生成部（ＴＴＧ）２６1 から入力端子（Ａ）に入力
されるフレーム構成信号（ｍｆ16T ）を選択してフレー
ム組立分解部（ＦＡＤ）２１に伝達し、また計数値
（ｎ）が論理“１”に設定される場合には、送信タイミ
ング生成部（ＴＴＧ）２６2 から入力端子（Ｂ）に入力
されるフレーム構成信号（ｍｆ2T）を選択してフレーム
組立分解部（ＦＡＤ）２１に伝達する。
（ｎ）が論理“０”に設定される場合には、送信タイミ
ング生成部（ＴＴＧ）２６1 から入力端子（Ａ）に入力
されるフレーム構成信号（ｍｆ16T ）を選択してフレー
ム組立分解部（ＦＡＤ）２１に伝達し、また計数値
（ｎ）が論理“１”に設定される場合には、送信タイミ
ング生成部（ＴＴＧ）２６2 から入力端子（Ｂ）に入力
されるフレーム構成信号（ｍｆ2T）を選択してフレーム
組立分解部（ＦＡＤ）２１に伝達する。
【００４０】図２において、ディジタル伝送路４を経由
して対向交換機（ＳＷ）３との通信が開始される以前
に、フレーム組立分解部（ＦＡＤ）２１から出力される
マルチフレーム不一致信号（ｓｆ）が不一致状態（＝論
理“１”）に設定され、またモード切替カウンタ（ＣＮ
Ｔ1 ）２１４の計数値（ｎ）が論理“０”に設定されて
いるものとすると、フレーム組立分解部（ＦＡＤ）２１
は十六マルチフレーム（ＭＦ16）の受信処理状態に設定
され、またセレクタ（ＳＥＬ）２４はフレーム構成信号
（ｍｆ16R ）を選択出力し、更にセレクタ（ＳＥＬ）２
７はフレーム構成信号（ｍｆ16T ）を選択出力してい
る。
して対向交換機（ＳＷ）３との通信が開始される以前
に、フレーム組立分解部（ＦＡＤ）２１から出力される
マルチフレーム不一致信号（ｓｆ）が不一致状態（＝論
理“１”）に設定され、またモード切替カウンタ（ＣＮ
Ｔ1 ）２１４の計数値（ｎ）が論理“０”に設定されて
いるものとすると、フレーム組立分解部（ＦＡＤ）２１
は十六マルチフレーム（ＭＦ16）の受信処理状態に設定
され、またセレクタ（ＳＥＬ）２４はフレーム構成信号
（ｍｆ16R ）を選択出力し、更にセレクタ（ＳＥＬ）２
７はフレーム構成信号（ｍｆ16T ）を選択出力してい
る。
【００４１】かかる状態で、ディジタル伝送路４を経由
して対向交換機（ＳＷ）３との通信が開始され、フレー
ム組立分解部（ＦＡＤ）２１が受信伝送路４R から到着
するディジタル信号を十六マルチフレーム（ＭＦ16）構
成で受信処理を開始する。
して対向交換機（ＳＷ）３との通信が開始され、フレー
ム組立分解部（ＦＡＤ）２１が受信伝送路４R から到着
するディジタル信号を十六マルチフレーム（ＭＦ16）構
成で受信処理を開始する。
【００４２】ここで、対向交換機（ＳＷ）３も十六マル
チフレーム（ＭＦ16）を採用している場合には、フレー
ム組立分解部（ＦＡＤ）２１は受信伝送路４R から到着
するディジタル信号を正常に受信処理可能となり、発光
ダイオード（ＬＥＤ）２１０に伝達するマルチフレーム
不一致信号（ｓｆ）を一致状態（＝論理“０”）に設定
し、発光ダイオード（ＬＥＤ）２１０に一致状態を表示
させる。
チフレーム（ＭＦ16）を採用している場合には、フレー
ム組立分解部（ＦＡＤ）２１は受信伝送路４R から到着
するディジタル信号を正常に受信処理可能となり、発光
ダイオード（ＬＥＤ）２１０に伝達するマルチフレーム
不一致信号（ｓｆ）を一致状態（＝論理“０”）に設定
し、発光ダイオード（ＬＥＤ）２１０に一致状態を表示
させる。
【００４３】マルチフレーム不一致信号（ｓｆ）が一致
状態（＝論理“０”）に設定されると、エラー監視カウ
ンタ（ＣＮＴ2 ）２１５がリセットされ、モード切替カ
ウンタ（ＣＮＴ1 ）２１４が計数を停止し、計数値
（ｎ）（＝論理“０”）を固定的に出力し、フレーム組
立分解部（ＦＡＤ）２１、セレクタ（ＳＥＬ）２４およ
び２７を、十六マルチフレーム（ＭＦ16）構成に維持さ
せる。
状態（＝論理“０”）に設定されると、エラー監視カウ
ンタ（ＣＮＴ2 ）２１５がリセットされ、モード切替カ
ウンタ（ＣＮＴ1 ）２１４が計数を停止し、計数値
（ｎ）（＝論理“０”）を固定的に出力し、フレーム組
立分解部（ＦＡＤ）２１、セレクタ（ＳＥＬ）２４およ
び２７を、十六マルチフレーム（ＭＦ16）構成に維持さ
せる。
【００４４】これに引替え、対向交換機（ＳＷ）３が二
マルチフレーム（ＭＦ2 ）を採用している場合には、フ
レーム組立分解部（ＦＡＤ）２１は受信伝送路４R から
到着するディジタル信号を正常に受信処理不可能とな
り、発光ダイオード（ＬＥＤ）２１０に伝達するマルチ
フレーム不一致信号（ｓｆ）を不一致状態（＝論理
“１”）に設定し、発光ダイオード（ＬＥＤ）２１０に
不一致状態を表示させる。
マルチフレーム（ＭＦ2 ）を採用している場合には、フ
レーム組立分解部（ＦＡＤ）２１は受信伝送路４R から
到着するディジタル信号を正常に受信処理不可能とな
り、発光ダイオード（ＬＥＤ）２１０に伝達するマルチ
フレーム不一致信号（ｓｆ）を不一致状態（＝論理
“１”）に設定し、発光ダイオード（ＬＥＤ）２１０に
不一致状態を表示させる。
【００４５】マルチフレーム不一致信号（ｓｆ）が不一
致状態（＝論理“１”）に設定されると、モード切替カ
ウンタ（ＣＮＴ1 ）２１４は計数値（ｎ）（＝論理
“０”）を論理“１”に更新する。
致状態（＝論理“１”）に設定されると、モード切替カ
ウンタ（ＣＮＴ1 ）２１４は計数値（ｎ）（＝論理
“０”）を論理“１”に更新する。
【００４６】計数値（ｎ）が論理“１”に設定される
と、フレーム組立分解部（ＦＡＤ）２１は二マルチフレ
ーム（ＭＦ2 ）の受信処理状態に設定され、またセレク
タ（ＳＥＬ）２４はフレーム構成信号（ｍｆ2R）を選択
出力し、更にセレクタ（ＳＥＬ）２７はフレーム構成信
号（ｍｆ2T）を選択出力する。
と、フレーム組立分解部（ＦＡＤ）２１は二マルチフレ
ーム（ＭＦ2 ）の受信処理状態に設定され、またセレク
タ（ＳＥＬ）２４はフレーム構成信号（ｍｆ2R）を選択
出力し、更にセレクタ（ＳＥＬ）２７はフレーム構成信
号（ｍｆ2T）を選択出力する。
【００４７】その結果、フレーム組立分解部（ＦＡＤ）
２１は受信伝送路４R から到着するディジタル信号を正
常に受信処理可能となり、発光ダイオード（ＬＥＤ）２
１０に伝達するマルチフレーム不一致信号（ｓｆ）を一
致状態（＝論理“０”）に設定し、発光ダイオード（Ｌ
ＥＤ）２１０に一致状態を表示させる。
２１は受信伝送路４R から到着するディジタル信号を正
常に受信処理可能となり、発光ダイオード（ＬＥＤ）２
１０に伝達するマルチフレーム不一致信号（ｓｆ）を一
致状態（＝論理“０”）に設定し、発光ダイオード（Ｌ
ＥＤ）２１０に一致状態を表示させる。
【００４８】マルチフレーム不一致信号（ｓｆ）が一致
状態（＝論理“０”）に設定されると、エラー監視カウ
ンタ（ＣＮＴ2 ）２１５がリセットされ、モード切替カ
ウンタ（ＣＮＴ1 ）２１４が計数を停止し、計数値
（ｎ）（＝論理“１”）を固定的に出力し、フレーム組
立分解部（ＦＡＤ）２１、セレクタ（ＳＥＬ）２４およ
び２７を、二マルチフレーム（ＭＦ2 ）構成に維持させ
る。また現在設定されているマルチフレーム構成をライ
ンプロセッサ（ＬＰＲ）２３に通知する。
状態（＝論理“０”）に設定されると、エラー監視カウ
ンタ（ＣＮＴ2 ）２１５がリセットされ、モード切替カ
ウンタ（ＣＮＴ1 ）２１４が計数を停止し、計数値
（ｎ）（＝論理“１”）を固定的に出力し、フレーム組
立分解部（ＦＡＤ）２１、セレクタ（ＳＥＬ）２４およ
び２７を、二マルチフレーム（ＭＦ2 ）構成に維持させ
る。また現在設定されているマルチフレーム構成をライ
ンプロセッサ（ＬＰＲ）２３に通知する。
【００４９】更にディジタルトランク（ＤＴ）２をディ
ジタル伝送路４から取外した場合には、マルチフレーム
構成の設定をラインプロセッサ（ＬＰＲ）２３の指示に
よりモード切替えを行わない様にする。
ジタル伝送路４から取外した場合には、マルチフレーム
構成の設定をラインプロセッサ（ＬＰＲ）２３の指示に
よりモード切替えを行わない様にする。
【００５０】次に、ディジタルトランク（ＤＴ）２にデ
ィジタル伝送路４を接続しない状態で、交換機１側のみ
で例えば十六マルチフレーム（ＭＦ16）構成で動作させ
る場合には、呼処理プロセッサ（ＣＰＲ）１３からディ
ジタルハイウェイ１２を経由してディジタルトランク
（ＤＴ）２内のラインプロセッサ（ＬＰＲ）２３に、モ
ード切替カウンタ（ＣＮＴ1 ）２１４の計数値（ｎ）を
強制値（ｎX ）（今回は論理“０”）に設定させる指示
を伝達する。
ィジタル伝送路４を接続しない状態で、交換機１側のみ
で例えば十六マルチフレーム（ＭＦ16）構成で動作させ
る場合には、呼処理プロセッサ（ＣＰＲ）１３からディ
ジタルハイウェイ１２を経由してディジタルトランク
（ＤＴ）２内のラインプロセッサ（ＬＰＲ）２３に、モ
ード切替カウンタ（ＣＮＴ1 ）２１４の計数値（ｎ）を
強制値（ｎX ）（今回は論理“０”）に設定させる指示
を伝達する。
【００５１】呼処理プロセッサ（ＣＰＲ）１３から前述
の指示を伝達されたラインプロセッサ（ＬＰＲ）２３
は、モード切替カウンタ（ＣＮＴ1 ）２１４に強制値
（ｎX ＝論理“０”）を固定的に設定する。
の指示を伝達されたラインプロセッサ（ＬＰＲ）２３
は、モード切替カウンタ（ＣＮＴ1 ）２１４に強制値
（ｎX ＝論理“０”）を固定的に設定する。
【００５２】以後計数値（ｎ）（＝ｎX ＝論理“０”）
を伝達されるフレーム組立分解部（ＦＡＤ）２１、セレ
クタ（ＳＥＬ）２４および２７は、それそれ十六マルチ
フレーム（ＭＦ16）構成で動作する。
を伝達されるフレーム組立分解部（ＦＡＤ）２１、セレ
クタ（ＳＥＬ）２４および２７は、それそれ十六マルチ
フレーム（ＭＦ16）構成で動作する。
【００５３】以上の説明から明らかな如く、本実施例に
よれば、ディジタルトランク（ＤＴ）２にディジタル伝
送路４を接続し、対向交換機（ＳＷ）３からのディジタ
ル信号を受信開始すると、エラー監視カウンタ（ＣＮＴ
2 ）２１５がマルチフレーム不一致信号（ｓｆ）が一定
時間不一致状態（論理“１”）に設定されている限り、
モード切替カウンタ（ＣＮＴ1 ）２１４の計数値（ｎ）
を更新させてディジタルトランク（ＤＴ）２内のマルチ
フレーム構成を順次切替え、対向交換機（ＳＷ）３とマ
ルチフレーム構成が一致し、マルチフレーム不一致信号
（ｓｆ）が一致状態（論理“０”）に設定されると、一
致時点で採用していた計数値（ｎ）を固定し、ディジタ
ルトランク（ＤＴ）２のマルチフレーム構成を固定的に
設定する為、ディジタルトランク（ＤＴ）２内のマルチ
フレーム構成が自動的に対向交換機（ＳＷ）３と一致す
ることとなり、従来あるディジタルトランク（ＤＴ）２
の如く、対向交換機（ＳＷ）３のマルチフレーム構成を
予め確認し、或いはショートプラグ２９を順次差替え、
更にはフレームアナライザ等の高級な測定器を準備して
対向交換機（ＳＷ）３から伝送されるディジタル信号の
マルチフレーム構成を計数する等の作業が不要となる。
よれば、ディジタルトランク（ＤＴ）２にディジタル伝
送路４を接続し、対向交換機（ＳＷ）３からのディジタ
ル信号を受信開始すると、エラー監視カウンタ（ＣＮＴ
2 ）２１５がマルチフレーム不一致信号（ｓｆ）が一定
時間不一致状態（論理“１”）に設定されている限り、
モード切替カウンタ（ＣＮＴ1 ）２１４の計数値（ｎ）
を更新させてディジタルトランク（ＤＴ）２内のマルチ
フレーム構成を順次切替え、対向交換機（ＳＷ）３とマ
ルチフレーム構成が一致し、マルチフレーム不一致信号
（ｓｆ）が一致状態（論理“０”）に設定されると、一
致時点で採用していた計数値（ｎ）を固定し、ディジタ
ルトランク（ＤＴ）２のマルチフレーム構成を固定的に
設定する為、ディジタルトランク（ＤＴ）２内のマルチ
フレーム構成が自動的に対向交換機（ＳＷ）３と一致す
ることとなり、従来あるディジタルトランク（ＤＴ）２
の如く、対向交換機（ＳＷ）３のマルチフレーム構成を
予め確認し、或いはショートプラグ２９を順次差替え、
更にはフレームアナライザ等の高級な測定器を準備して
対向交換機（ＳＷ）３から伝送されるディジタル信号の
マルチフレーム構成を計数する等の作業が不要となる。
【００５４】なお、図２はあく迄本発明の一実施例に過
ぎず、例えばディジタル伝送路４は伝送速度が毎秒２．
０４８メガビットで採用するマルチフレーム構成は十六
マルチフレーム（ＭＦ16）および二マルチフレーム（Ｍ
Ｆ2 ）の二種類に限定されることは無く、ディジタル伝
送路４の伝送速度が毎秒１．５４４メガビットで採用す
るマルチフレーム構成が四マルチフレーム（ＭＦ4 ）、
十二マルチフレーム（ＭＦ12）および２４マルチフレー
ム（ＭＦ24）の三種類等、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。
ぎず、例えばディジタル伝送路４は伝送速度が毎秒２．
０４８メガビットで採用するマルチフレーム構成は十六
マルチフレーム（ＭＦ16）および二マルチフレーム（Ｍ
Ｆ2 ）の二種類に限定されることは無く、ディジタル伝
送路４の伝送速度が毎秒１．５４４メガビットで採用す
るマルチフレーム構成が四マルチフレーム（ＭＦ4 ）、
十二マルチフレーム（ＭＦ12）および２４マルチフレー
ム（ＭＦ24）の三種類等、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。
【００５５】
【発明の効果】以上、本発明によれば、前記ディジタル
トランクにおいて、ディジタルトランクのマルチフレー
ム構成が、ディジタル伝送路から到着するディジタル信
号を受信可能な如く自動的に設定されることとなり、当
該ディジタルトランクの保守性および信頼性が大幅に向
上する。
トランクにおいて、ディジタルトランクのマルチフレー
ム構成が、ディジタル伝送路から到着するディジタル信
号を受信可能な如く自動的に設定されることとなり、当
該ディジタルトランクの保守性および信頼性が大幅に向
上する。
【図面の簡単な説明】
【図１】 本発明の原理を示す図
【図２】 本発明の一実施例によるディジタルトランク
を示す図
を示す図
【図３】 本発明の対象となるディジタル伝送路の一例
を示す図
を示す図
【図４】 ディジタル伝送路におけるフレーム構成の一
例を示す図
例を示す図
【図５】 従来あるディジタルトランクの一例を示す図
１ 交換機 ２ ディジタルトランク（ＤＴ） ３ 対向交換機（ＳＷ） ４ ディジタル伝送路 ４R 受信伝送路 ４T 送信伝送路 １１ ネットワーク（ＮＷ） １２ ディジタルハイウェイ １２D 下りハイウェイ １２U 上りハイウェイ １３ 呼処理プロセッサ（ＣＰＲ） ２１ フレーム組立分解部（ＦＡＤ） ２２ ハイウェイインタフェース部（ＨＩＦ） ２３ ラインプロセッサ（ＬＰＲ） ２４、２７ セレクタ（ＳＥＬ） ２５ 受信タイミング生成部（ＲＴＧ） ２６ 送信タイミング生成部（ＴＴＧ） ２８ ジャック ２９ ショートプラグ １００ フレーム構成切替手段 ２１０ 発光ダイオード（ＬＥＤ） ２１１ 受信クロック生成部（ＲＣＧ） ２１２ 送信クロック生成部（ＳＣＧ） ２１３ 発振器（ＯＳＣ） ２１４ モード切替カウンタ（ＣＮＴ1 ） ２１５ エラー監視カウンタ（ＣＮＴ2 ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 真幸 神奈川県川崎市中原区上小田中1015番地 富士通エーシーエス株式会社内
Claims (2)
- 【請求項１】 予め定められた複数種類のマルチフレー
ム構成の何れか一種類に設定し、ディジタル伝送路
（４）を交換機（１）に接続するディジタルトランク
（２）において、 前記ディジタルトランク（２）に設定するマルチフレー
ム構成を前記複数種類内で順次切替え、前記ディジタル
伝送路（４）から到着するディジタル信号の受信を試
み、前記ディジタル信号が受信可能となった際に使用し
たマルチフレーム構成を、ディジタルトランク（２）内
に固定的に設定するフレーム構成切替手段（１００）を
設けることを特徴とするフレーム切替方式。 - 【請求項２】 前記フレーム構成切替手段（１００）
は、前記複数種類のマルチフレーム構成の中から、前記
交換機（１）により指定された任意種類のマルチフレー
ム構成を固定的に設定することを特徴とする請求項１記
載のフレーム切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14976192A JPH05344548A (ja) | 1992-06-10 | 1992-06-10 | フレーム切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14976192A JPH05344548A (ja) | 1992-06-10 | 1992-06-10 | フレーム切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344548A true JPH05344548A (ja) | 1993-12-24 |
Family
ID=15482169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14976192A Withdrawn JPH05344548A (ja) | 1992-06-10 | 1992-06-10 | フレーム切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344548A (ja) |
-
1992
- 1992-06-10 JP JP14976192A patent/JPH05344548A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7460482B2 (en) | Master-slave communications system and method for a network element | |
| JP2531272B2 (ja) | フレ―ム同期制御方式 | |
| US4920535A (en) | Demultiplexer system | |
| US7209477B2 (en) | Multi-subshelf control system and method for a network element | |
| KR910009004A (ko) | 집적된 서비스 디지탈 네트워크(isdn)의 스피드적용 처리 및 스피드 적용을 위한 모노리드식 집적장치 | |
| US6763016B1 (en) | Method and system for distributing a synchronization signal in a telecommunications network | |
| JPH05344548A (ja) | フレーム切替方式 | |
| US6295274B1 (en) | Redundancy structure in a digital switch | |
| US4573151A (en) | Interface unit for telephone system having remote units | |
| US4566093A (en) | Continuity check tone detector for use with a digital telecommunication system | |
| US4858223A (en) | Security arrangement for a telecommunications exchange system | |
| JPH11177636A (ja) | 中央タイミングユニットを交換網を介して外部リンクに合わせて同期する装置および方法 | |
| US4031316A (en) | Apparatus for the time division multiplex transmission of binary signals | |
| JPH11177633A (ja) | ポート回路に対する複数のタイミング経路を提供する交換網 | |
| US4611204A (en) | Arrangement for an electromechanical space switching network | |
| US6977926B1 (en) | Method and system for providing a feedback signal in a telecommunications network | |
| JPH11177635A (ja) | 外部システムにタイミングを提供する装置および方法 | |
| JPH0255434A (ja) | コードジェネレータ | |
| JP3411197B2 (ja) | 回線終端装置 | |
| JP2689508B2 (ja) | デイジタル保護継電システムの多重情報伝送処理装置 | |
| JPH11275126A (ja) | 通信制御装置 | |
| JP3623664B2 (ja) | ポートユニットによって制御されるビットスライスデジタル交差接続交換システム | |
| EP1298867A1 (en) | Master-slave communication system and method for a network element | |
| SU1282108A1 (ru) | Устройство дл сопр жени датчиков с ЭВМ | |
| SU1166127A1 (ru) | Устройство дл опроса абонентов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |