JPH05344088A - Ｔｄｍａ送信機の送信出力自動制御装置 - Google Patents
Ｔｄｍａ送信機の送信出力自動制御装置Info
- Publication number
- JPH05344088A JPH05344088A JP17182792A JP17182792A JPH05344088A JP H05344088 A JPH05344088 A JP H05344088A JP 17182792 A JP17182792 A JP 17182792A JP 17182792 A JP17182792 A JP 17182792A JP H05344088 A JPH05344088 A JP H05344088A
- Authority
- JP
- Japan
- Prior art keywords
- transmission output
- burst
- state
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmitters (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 バースト立ち上がり時における送信出力レベ
ル自動制御の応答がスムーズで、且つ正確に行うことが
できるＴＤＭＡ送信機の送信出力自動制御装置を提供す
ること。 【構成】 送信出力信号の一部を取り出す方向性結合器
２、検波回路３、バースト制御信号ＯＮ状態時に開きＯ
ＦＦ状態時閉じるゲート回路７、積分回路４、バースト
制御信号のＯＮ状態でサンプルしＯＦＦ状態でホールド
するサンプルホールド回路８、サンプルホールドした出
力電圧と基準電圧の差分をとる差動増幅器５と、差動増
幅器５の出力をパワーアンプモジュール１の利得制御端
子にフィードバックして送信出力レベル自動制御ループ
を構成すると共に、特定バースト時のみ送信出力レベル
自動制御ループを開にし、デフォルト値をパワーアンプ
モジュール１の利得制御端子に与える切り換えスイッチ
９を設けた。
ル自動制御の応答がスムーズで、且つ正確に行うことが
できるＴＤＭＡ送信機の送信出力自動制御装置を提供す
ること。 【構成】 送信出力信号の一部を取り出す方向性結合器
２、検波回路３、バースト制御信号ＯＮ状態時に開きＯ
ＦＦ状態時閉じるゲート回路７、積分回路４、バースト
制御信号のＯＮ状態でサンプルしＯＦＦ状態でホールド
するサンプルホールド回路８、サンプルホールドした出
力電圧と基準電圧の差分をとる差動増幅器５と、差動増
幅器５の出力をパワーアンプモジュール１の利得制御端
子にフィードバックして送信出力レベル自動制御ループ
を構成すると共に、特定バースト時のみ送信出力レベル
自動制御ループを開にし、デフォルト値をパワーアンプ
モジュール１の利得制御端子に与える切り換えスイッチ
９を設けた。
Description
【０００１】
【産業上の利用分野】本発明はＴＤＭＡ（Time Divisio
n Multiple Access：時分割多重アクセス）方式の通信
システムにおけるバースト的起動するＴＤＭＡ送信機の
送信出力レベル自動制御装置に関するものである。
n Multiple Access：時分割多重アクセス）方式の通信
システムにおけるバースト的起動するＴＤＭＡ送信機の
送信出力レベル自動制御装置に関するものである。
【０００２】
【従来技術】図５乃至図７はそれぞれ従来のＴＤＭＡ送
信機の送信出力自動制御装置の構成を示すブロック図で
ある。図において、ＴＤＭＡ送信機は変調器１０、ミキ
サ１１、局部発振器１２及びパワーアンプモジュール１
で構成され、バースト制御信号が変調器１０に入力さ
れ、変調器１０の出力と局部発振器１２の出力がミキサ
１１で混合され、ミキサ１１の出力がパワーアンプモジ
ュール１に入力されるように構成されている。
信機の送信出力自動制御装置の構成を示すブロック図で
ある。図において、ＴＤＭＡ送信機は変調器１０、ミキ
サ１１、局部発振器１２及びパワーアンプモジュール１
で構成され、バースト制御信号が変調器１０に入力さ
れ、変調器１０の出力と局部発振器１２の出力がミキサ
１１で混合され、ミキサ１１の出力がパワーアンプモジ
ュール１に入力されるように構成されている。
【０００３】パワーアンプモジュール１から出力された
送信機出力の一部は方向性結合器２により取り出され、
方向性結合器２は検波回路３及び積分回路４により送信
出力レベルに応じた電圧として差動増幅器５に入力され
る。この電圧はＣＰＵ（図示せず）から与えられる基準
ＤＣ電圧と比較され、その差を図５においてはパワーア
ンプモジュール１の利得制御端子に、図６、図７では電
圧制御減衰器６の制御端子にフィードバックし、前記基
準電圧に応じた送信出力レベルを保つようにしている。
送信機出力の一部は方向性結合器２により取り出され、
方向性結合器２は検波回路３及び積分回路４により送信
出力レベルに応じた電圧として差動増幅器５に入力され
る。この電圧はＣＰＵ（図示せず）から与えられる基準
ＤＣ電圧と比較され、その差を図５においてはパワーア
ンプモジュール１の利得制御端子に、図６、図７では電
圧制御減衰器６の制御端子にフィードバックし、前記基
準電圧に応じた送信出力レベルを保つようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、ＴＤＭ
Ａ動作の場合は、バースト制御信号がＯＦＦ状態の時の
パワーアンプモジュール１又は電圧制御減衰器６には最
大の出力になるように制御電圧を与える。この状態から
バースト信号がＯＮ状態になると積分回路４の時定数や
ループの応答速度などによる時間だけ送信出力レベルが
各バースト立ち上がり毎に安定せず、正確な送信出力自
動制御が行われないということになる。図８はこの状態
を説明するためのタイミングチャートである。同図にお
いて、（ａ）はＴＤＡ送信機のタイムスロット構成、
（ｂ）はバースト制御信号状態、（ｃ）は制御電圧（差
動増幅器５の出力）、（ｄ）は送信出力信号レベルであ
る。図示するように送信出力信号レベル（ｄ）は各バー
スト立ち上がり毎に安定しない。
Ａ動作の場合は、バースト制御信号がＯＦＦ状態の時の
パワーアンプモジュール１又は電圧制御減衰器６には最
大の出力になるように制御電圧を与える。この状態から
バースト信号がＯＮ状態になると積分回路４の時定数や
ループの応答速度などによる時間だけ送信出力レベルが
各バースト立ち上がり毎に安定せず、正確な送信出力自
動制御が行われないということになる。図８はこの状態
を説明するためのタイミングチャートである。同図にお
いて、（ａ）はＴＤＡ送信機のタイムスロット構成、
（ｂ）はバースト制御信号状態、（ｃ）は制御電圧（差
動増幅器５の出力）、（ｄ）は送信出力信号レベルであ
る。図示するように送信出力信号レベル（ｄ）は各バー
スト立ち上がり毎に安定しない。
【０００５】また、特開昭５８−１７１１４２号公報に
はＴＤＭＡ送信機の送信出力検出回路が開示されている
が、この技術はＴＤＭＡ動作であっても現在の送信出力
レベルを表示することができるだけである。また、サン
プルホールド回路の出力をそのままパワーアンプモジュ
ール１の利得制御端子や電圧制御減衰器６の制御端子に
フィードバックさせても送信出力制御はできない。しか
も、ＴＤＭＡ動作でかつＦＭ変調などの一定振幅方式で
あれば瞬時電力を検出するだけで良いがπ／４シフトＱ
ＰＳＫ変調などの振幅変動が起こる方式であれば瞬時電
力を検出するものではなく平均電力を検出しなければ、
正確な送信出力レベル自動制御動作はもちろん表示値さ
えも正確にできない。
はＴＤＭＡ送信機の送信出力検出回路が開示されている
が、この技術はＴＤＭＡ動作であっても現在の送信出力
レベルを表示することができるだけである。また、サン
プルホールド回路の出力をそのままパワーアンプモジュ
ール１の利得制御端子や電圧制御減衰器６の制御端子に
フィードバックさせても送信出力制御はできない。しか
も、ＴＤＭＡ動作でかつＦＭ変調などの一定振幅方式で
あれば瞬時電力を検出するだけで良いがπ／４シフトＱ
ＰＳＫ変調などの振幅変動が起こる方式であれば瞬時電
力を検出するものではなく平均電力を検出しなければ、
正確な送信出力レベル自動制御動作はもちろん表示値さ
えも正確にできない。
【０００６】更に、仮にサンプルホールド回路出力と何
らかの制御回路を付加することにより、送信出力を制御
できたとしても、連続した同一送信出力レベルのバース
ト信号出力に対しては送信出力制御の効果があるが、送
信開始直後の送信第１バーストとレベル変更直後の送信
第１バーストなどの特定バースト信号においては送信出
力制御の効果が期待できない。図９（Ａ），（Ｂ）はこ
の現象を説明するための図で、図９（Ａ）は送信開始直
後を、図９（Ｂ）は送信出力レベル変更直後をそれぞれ
示す。図示するように、送信開始直後の送信第１バース
トの送信出力及びレベル変更直後の送信第１バーストの
送信出力は安定しない。
らかの制御回路を付加することにより、送信出力を制御
できたとしても、連続した同一送信出力レベルのバース
ト信号出力に対しては送信出力制御の効果があるが、送
信開始直後の送信第１バーストとレベル変更直後の送信
第１バーストなどの特定バースト信号においては送信出
力制御の効果が期待できない。図９（Ａ），（Ｂ）はこ
の現象を説明するための図で、図９（Ａ）は送信開始直
後を、図９（Ｂ）は送信出力レベル変更直後をそれぞれ
示す。図示するように、送信開始直後の送信第１バース
トの送信出力及びレベル変更直後の送信第１バーストの
送信出力は安定しない。
【０００７】この理由は、連続した同一レベルのバース
ト状態ではサンプルホールド回路出力信号は略一定値に
安定するが、送信開始直後やレベル変更後など、送信出
力が変化する時にはサンプルホールド回路出力も変化し
てしまう。そのため変化してから本来制御すべき値に安
定するまでループ・回路の応答時間が必要となり、その
影響が図９（Ａ），（Ｂ）に示すようにフィードバック
信号（ｃ）に現れ、その結果、電源ＯＮ直後やレベル変
更直後の第１バースト立ち上がりのみに出てしまう。
ト状態ではサンプルホールド回路出力信号は略一定値に
安定するが、送信開始直後やレベル変更後など、送信出
力が変化する時にはサンプルホールド回路出力も変化し
てしまう。そのため変化してから本来制御すべき値に安
定するまでループ・回路の応答時間が必要となり、その
影響が図９（Ａ），（Ｂ）に示すようにフィードバック
信号（ｃ）に現れ、その結果、電源ＯＮ直後やレベル変
更直後の第１バースト立ち上がりのみに出てしまう。
【０００８】本発明は上述の点に鑑みてなされたもの
で、バースト立ち上がり時における送信出力レベル自動
制御の応答がスムーズで、且つ正確に行うことができる
ＴＤＭＡ送信機の送信出力自動制御装置を提供すること
を目的とする。
で、バースト立ち上がり時における送信出力レベル自動
制御の応答がスムーズで、且つ正確に行うことができる
ＴＤＭＡ送信機の送信出力自動制御装置を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
本発明は、図１又は図２に示すように該ＴＤＭＡ送信機
の送信出力信号の一部を取り出す方向性結合器２、該取
りり出した送信出力信号をそのレベル相当の電圧に変換
する検波回路３、バースト制御信号ＯＮ状態時に開き検
波回路３の出力を通過させＯＦＦ状態時閉じるゲート回
路７、出力電圧の平均値を検出する積分回路４と、バー
スト制御信号のＯＮ状態でサンプルしＯＦＦ状態でホー
ルドするサンプルホールド回路８と、サンプルホールド
した出力電圧と基準電圧の差分をとる差動増幅器５と、
該差動増幅器５の出力をパワーアンプモジュール１の利
得制御端子又は電圧制御減衰器６の制御端子にフィード
バックして送信出力レベル自動制御ループを構成すると
共に、特定バースト時のみ送信出力レベル自動制御ルー
プを開にし、デフォルト値をパワーアンプモジュール１
の利得制御端子又は電圧制御減衰器６の制御端子に与え
る切り換えスイッチを設けた。
本発明は、図１又は図２に示すように該ＴＤＭＡ送信機
の送信出力信号の一部を取り出す方向性結合器２、該取
りり出した送信出力信号をそのレベル相当の電圧に変換
する検波回路３、バースト制御信号ＯＮ状態時に開き検
波回路３の出力を通過させＯＦＦ状態時閉じるゲート回
路７、出力電圧の平均値を検出する積分回路４と、バー
スト制御信号のＯＮ状態でサンプルしＯＦＦ状態でホー
ルドするサンプルホールド回路８と、サンプルホールド
した出力電圧と基準電圧の差分をとる差動増幅器５と、
該差動増幅器５の出力をパワーアンプモジュール１の利
得制御端子又は電圧制御減衰器６の制御端子にフィード
バックして送信出力レベル自動制御ループを構成すると
共に、特定バースト時のみ送信出力レベル自動制御ルー
プを開にし、デフォルト値をパワーアンプモジュール１
の利得制御端子又は電圧制御減衰器６の制御端子に与え
る切り換えスイッチを設けた。
【００１０】
【作用】本発明によれば、従来技術の欠点であった、Ｔ
ＤＭＡ方式で且つ振幅変動のおこる変調方式である通信
システムであってもバースト信号ＯＮ状態立ち上がり時
の送信出力レベル自動制御動作を安定に、且つ正確に制
御させるためゲート回路７、積分回路４及びサンプルホ
ールド回路８を付加している。しかしこの構成だけで
は、送信開始直後や送信出力レベル変更後の第１バース
ト（特定バースト）時のみ図９に示すように、送信出力
レベル自動制御動作に問題が生じる恐れがある。
ＤＭＡ方式で且つ振幅変動のおこる変調方式である通信
システムであってもバースト信号ＯＮ状態立ち上がり時
の送信出力レベル自動制御動作を安定に、且つ正確に制
御させるためゲート回路７、積分回路４及びサンプルホ
ールド回路８を付加している。しかしこの構成だけで
は、送信開始直後や送信出力レベル変更後の第１バース
ト（特定バースト）時のみ図９に示すように、送信出力
レベル自動制御動作に問題が生じる恐れがある。
【００１１】そこで、送信開始直後や送信出力レベル変
更後の第１バースト（特定バースト）の送信出力レベル
自動制御動作を安定にし、且つ正確に制御するため、送
信開始直後や送信出力レベル変更直後の第１バースト
（特定バースト）時のみ強制的に切り換えスイッチ９に
より、送信出力レベル自動制御ループを開にし、デフォ
ルト値をパワーアンプモジュール１の利得制御端子又は
電圧制御減衰器６の制御端子に与えるようにしている。
更後の第１バースト（特定バースト）の送信出力レベル
自動制御動作を安定にし、且つ正確に制御するため、送
信開始直後や送信出力レベル変更直後の第１バースト
（特定バースト）時のみ強制的に切り換えスイッチ９に
より、送信出力レベル自動制御ループを開にし、デフォ
ルト値をパワーアンプモジュール１の利得制御端子又は
電圧制御減衰器６の制御端子に与えるようにしている。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明のＴＤＭＡ送信機の送信出力自動制
御装置の構成を示すブロック図である。ＴＤＭＡ送信機
は変調器１０、ミキサ１１、局部発振器１２及びパワー
アンプモジュール１で構成され、変調機１０にはバース
ト制御信号が入力される。
する。図１は本発明のＴＤＭＡ送信機の送信出力自動制
御装置の構成を示すブロック図である。ＴＤＭＡ送信機
は変調器１０、ミキサ１１、局部発振器１２及びパワー
アンプモジュール１で構成され、変調機１０にはバース
ト制御信号が入力される。
【００１３】送信出力自動制御装置は、送信出力信号の
一部を取り出す方向性結合器２、該方向性結合器２で取
り出した送信出力信号をそのレベル相当の電圧に変換す
る検波回路３、バースト制御信号ＯＮ状態時に開き検波
回路３の出力を通過させＯＦＦ状態で閉じるゲート回路
７、ゲート回路７を通過した検波回路３の出力電圧の平
均値を検出する積分回路４と、積分回路４の出力をバー
スト信号のＯＮ状態でサンプルしＯＦＦ状態でホールド
するサンプルホールド回路８と、サンプルホールド回路
８でサンプルホールドした積分回路３の出力電圧と基準
電圧の差分をとる差動増幅器５と、差動増幅器５の出力
をパワーアンプモジュール１の利得制御端子にフィード
バックして送信出力レベル自動制御ループを構成すると
共に、特定バースト時のみ送信出力レベル自動制御ルー
プを開にし、デフォルト値をパワーアンプモジュール１
の利得制御端子に与える切り換えスイッチ９を設けて構
成した。
一部を取り出す方向性結合器２、該方向性結合器２で取
り出した送信出力信号をそのレベル相当の電圧に変換す
る検波回路３、バースト制御信号ＯＮ状態時に開き検波
回路３の出力を通過させＯＦＦ状態で閉じるゲート回路
７、ゲート回路７を通過した検波回路３の出力電圧の平
均値を検出する積分回路４と、積分回路４の出力をバー
スト信号のＯＮ状態でサンプルしＯＦＦ状態でホールド
するサンプルホールド回路８と、サンプルホールド回路
８でサンプルホールドした積分回路３の出力電圧と基準
電圧の差分をとる差動増幅器５と、差動増幅器５の出力
をパワーアンプモジュール１の利得制御端子にフィード
バックして送信出力レベル自動制御ループを構成すると
共に、特定バースト時のみ送信出力レベル自動制御ルー
プを開にし、デフォルト値をパワーアンプモジュール１
の利得制御端子に与える切り換えスイッチ９を設けて構
成した。
【００１４】上記構成のＴＤＭＡ送信機の送信出力自動
制御装置において、先ず、通常の連続した同一送信出力
レベルバースト動作時、つまり切り換えスイッチ９が端
子Ａの位置にあり、送信出力レベル自動制御ループが閉
ループの状態である時、ゲート回路７とサンプルホール
ド回路８はバースト制御信号がＯＮ状態時にゲートを開
き、同時にサンプル動作を行う。また、バースト制御信
号がＯＦＦの状態時に閉じ、同時にホールド動作を行
う。
制御装置において、先ず、通常の連続した同一送信出力
レベルバースト動作時、つまり切り換えスイッチ９が端
子Ａの位置にあり、送信出力レベル自動制御ループが閉
ループの状態である時、ゲート回路７とサンプルホール
ド回路８はバースト制御信号がＯＮ状態時にゲートを開
き、同時にサンプル動作を行う。また、バースト制御信
号がＯＦＦの状態時に閉じ、同時にホールド動作を行
う。
【００１５】図３に連続した同一送信出力レベルバース
ト動作時のタイミングチャートを示す。つまりＴＤＭＡ
送信機がＯＮ状態になっている間の送信レベルの平均値
に相当する電圧値をサンプルホールド回路８でサンプリ
ングし、ＴＤＭＡ送信機がＯＦＦ状態になっている間に
この電圧値をホールドし、且つ差動増幅器５により基準
電圧との比較を行っている。そのため、バースト信号の
ＯＮ状態時のみの送信出力レベルをバースト制御信号Ｏ
ＦＦ状態時の送信出力レベルに影響されずに送信出力レ
ベルを制御できる。
ト動作時のタイミングチャートを示す。つまりＴＤＭＡ
送信機がＯＮ状態になっている間の送信レベルの平均値
に相当する電圧値をサンプルホールド回路８でサンプリ
ングし、ＴＤＭＡ送信機がＯＦＦ状態になっている間に
この電圧値をホールドし、且つ差動増幅器５により基準
電圧との比較を行っている。そのため、バースト信号の
ＯＮ状態時のみの送信出力レベルをバースト制御信号Ｏ
ＦＦ状態時の送信出力レベルに影響されずに送信出力レ
ベルを制御できる。
【００１６】次に、送信開始直後や送信出力レベル変更
直後の第１バースト（特定バースト）時、つまり、切り
換えスイッチ９が端子Ｂの位置で送信出力レベル自動制
御ループが開状態である時、図４（Ａ），（Ｂ）に示す
ようなタイミングで、特定バースト区間のみ予め設定さ
れたデフォルト値（ループが安定すべき電圧）に強制的
に切り換えスイッチ９の端子Ｂはプリセットされる。こ
のデフォルト値である間は送信出力は一定であり変動は
ない。
直後の第１バースト（特定バースト）時、つまり、切り
換えスイッチ９が端子Ｂの位置で送信出力レベル自動制
御ループが開状態である時、図４（Ａ），（Ｂ）に示す
ようなタイミングで、特定バースト区間のみ予め設定さ
れたデフォルト値（ループが安定すべき電圧）に強制的
に切り換えスイッチ９の端子Ｂはプリセットされる。こ
のデフォルト値である間は送信出力は一定であり変動は
ない。
【００１７】一方、デフォルト値である特定バーストの
間、端子Ａはある値に安定する。このデフォルト値が正
確であれば、端子Ａの安定した値と端子Ｂに与えられて
いるデフォルト値は等しくなる。従って、特定バースト
終了後、切り換えスイッチ９をＡ端子の位置にし、通常
の閉ループに戻しても図１のパワーアンプモジュール１
の利得制御端子に入力するフィードバック信号（ｃ）に
変動はなく、特定バーストにおいても安定に、且つ正確
に送信出力レベル自動制御動作をさせることができる。
間、端子Ａはある値に安定する。このデフォルト値が正
確であれば、端子Ａの安定した値と端子Ｂに与えられて
いるデフォルト値は等しくなる。従って、特定バースト
終了後、切り換えスイッチ９をＡ端子の位置にし、通常
の閉ループに戻しても図１のパワーアンプモジュール１
の利得制御端子に入力するフィードバック信号（ｃ）に
変動はなく、特定バーストにおいても安定に、且つ正確
に送信出力レベル自動制御動作をさせることができる。
【００１８】図２は本発明のＴＤＭＡ送信機の送信出力
自動制御装置の他の構成を示すブロック図である。図２
の装置が図１の装置と相違する点は、図２においてはパ
ワーアンプモジュール１の入力側に電圧制御減衰器６を
配置し、該電圧制御減衰器６の制御端子に差動増幅器５
の出力又はデフォルト値を切り換えスイッチ９を介して
入力するようにした点にある。その他の構成及び動作は
図１の場合と略同一であるので説明は省略する。
自動制御装置の他の構成を示すブロック図である。図２
の装置が図１の装置と相違する点は、図２においてはパ
ワーアンプモジュール１の入力側に電圧制御減衰器６を
配置し、該電圧制御減衰器６の制御端子に差動増幅器５
の出力又はデフォルト値を切り換えスイッチ９を介して
入力するようにした点にある。その他の構成及び動作は
図１の場合と略同一であるので説明は省略する。
【００１９】
【発明の効果】以上説明したように本発明によれば、Ｔ
ＤＭＡ方式の通信システムのＴＤＭＡ送信機において、
従来技術では各バースト信号の立ち上がり毎に不安定、
且つ不正確であった送信出力レベル自動制御動作を安定
且つ正確に行わせることができるという優れた効果が得
られる。
ＤＭＡ方式の通信システムのＴＤＭＡ送信機において、
従来技術では各バースト信号の立ち上がり毎に不安定、
且つ不正確であった送信出力レベル自動制御動作を安定
且つ正確に行わせることができるという優れた効果が得
られる。
【図１】本発明のＴＤＭＡ送信機の送信出力自動制御装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】本発明のＴＤＭＡ送信機の送信出力自動制御装
置の他の構成を示すブロック図である。
置の他の構成を示すブロック図である。
【図３】本発明のＴＤＭＡ送信機の送信出力自動制御装
置の動作を説明するためのタイミングチャートを示す図
である。
置の動作を説明するためのタイミングチャートを示す図
である。
【図４】本発明のＴＤＭＡ送信機の送信出力自動制御装
置の動作を説明するためのタイミングチャートを示す図
である。
置の動作を説明するためのタイミングチャートを示す図
である。
【図５】従来のＴＤＭＡ送信機の送信出力自動制御装置
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図６】従来のＴＤＭＡ送信機の送信出力自動制御装置
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図７】従来のＴＤＭＡ送信機の送信出力自動制御装置
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図８】従来のＴＤＭＡ送信機の送信出力自動制御装置
の動作を説明するためのタイミングチャートを示す図で
ある。
の動作を説明するためのタイミングチャートを示す図で
ある。
【図９】従来のＴＤＭＡ送信機の送信出力自動制御装置
の動作を説明するためのタイミングチャートを示す図で
ある。
の動作を説明するためのタイミングチャートを示す図で
ある。
１ パワーアンプモジュール ２ 方向性結合器 ３ 検波回路 ４ 積分回路 ５ 差動増幅器 ６ 電圧制御減衰器 ７ ゲート回路 ８ サンプルホールド回路 ９ 切り換えスイッチ １０ 変調器 １１ ミキサ １２ 局部発振器
Claims (1)
- 【請求項１】 バースト制御信号が入力される変調器、
局部発振器、該変調器と局部発振器をミキシングするミ
キサ及びパワーアンプモジュール等を具備するＴＤＭＡ
方式の通信システムのＴＤＭＡ送信機において、 該ＴＤＭＡ送信機の送信出力信号の一部を取り出す方向
性結合器、該方向性結合器で取り出した送信出力信号を
そのレベル相当の電圧に変換する検波回路、バースト制
御信号ＯＮ状態時に開き前記検波回路の出力を通過させ
ＯＦＦ状態で閉じるゲート回路、該ゲート回路を通過し
た前記検波回路の出力電圧の平均値を検出する積分回路
と、該積分回路の出力をバースト制御信号のＯＮ状態で
サンプルしＯＦＦ状態でホールドするサンプルホールド
回路と、該サンプルホールド回路でサンプルホールドし
た前記積分回路の出力電圧と基準電圧の差分をとる差動
増幅器と、該差動増幅器の出力を前記パワーアンプモジ
ュールの利得制御端子又はパワーアンプモジュールの入
力側に配置された電圧制御減衰器の制御端子にフィード
バックして送信出力レベル自動制御ループを構成すると
共に、 特定バースト時のみ前記送信出力レベル自動制御ループ
を開にし、デフォルト値を前記パワーアンプモジュール
の利得制御端子又は前記電圧制御減衰器の制御端子に与
える切り換えスイッチを設けたことを特徴するＴＤＭＡ
送信機の送信出力自動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17182792A JPH05344088A (ja) | 1992-06-05 | 1992-06-05 | Ｔｄｍａ送信機の送信出力自動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17182792A JPH05344088A (ja) | 1992-06-05 | 1992-06-05 | Ｔｄｍａ送信機の送信出力自動制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344088A true JPH05344088A (ja) | 1993-12-24 |
Family
ID=15930480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17182792A Pending JPH05344088A (ja) | 1992-06-05 | 1992-06-05 | Ｔｄｍａ送信機の送信出力自動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344088A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854971A (en) * | 1995-03-31 | 1998-12-29 | Hitachi, Ltd. | Output-controlled power amplifier, radio communication terminal and radio communication base station |
| WO2001006665A1 (fr) * | 1999-07-16 | 2001-01-25 | Matsushita Electric Industrial Co., Ltd. | Procede et appareil pour l'amplification de puissance |
| WO2003065498A1 (fr) * | 2002-01-25 | 2003-08-07 | Hitachi, Ltd | Module de circuit haute frequence et appareil de communication radio |
-
1992
- 1992-06-05 JP JP17182792A patent/JPH05344088A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854971A (en) * | 1995-03-31 | 1998-12-29 | Hitachi, Ltd. | Output-controlled power amplifier, radio communication terminal and radio communication base station |
| WO2001006665A1 (fr) * | 1999-07-16 | 2001-01-25 | Matsushita Electric Industrial Co., Ltd. | Procede et appareil pour l'amplification de puissance |
| WO2003065498A1 (fr) * | 2002-01-25 | 2003-08-07 | Hitachi, Ltd | Module de circuit haute frequence et appareil de communication radio |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483203A (en) | Frequency synthesizer having modulation deviation correction via presteering stimulus | |
| JPH0691481B2 (ja) | Ａｇｃ回路 | |
| US4698692A (en) | Radiation generating apparatus and method | |
| JPH05344088A (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| KR970064194A (ko) | Tv 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치 | |
| JPH05191301A (ja) | バーストｔｄｍａ送信機の自動出力制御装置 | |
| KR880013372A (ko) | 입력 비디오 신호의 부반송파 대 수평 sync 위상을 트랙킹하는 회로 및 그 방법 | |
| JPH0613999A (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| JP2973258B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| US6529565B1 (en) | Circuit for detecting a center error to correct same | |
| US5864586A (en) | Radio apparatus with offset compensating circuit | |
| JP2973257B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| JPH05267941A (ja) | 高効率型高周波電力増幅器 | |
| JPH0832384A (ja) | バースト波対応ａｐｃ回路 | |
| JP3457787B2 (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| JPH0653765A (ja) | 自動利得制御回路 | |
| JPH0653920A (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| JP3257083B2 (ja) | 自動利得制御回路 | |
| US6522892B1 (en) | Method of controlling transmission output of radio via closed loop and open loop operation | |
| JPH01301271A (ja) | 手操作プリンタ | |
| JPH0342758Y2 (ja) | ||
| JPS6387036A (ja) | 自動周波数制御回路 | |
| KR900007793Y1 (ko) | Vtr의 tv/vtr 전환 스위칭 장치 | |
| JPH07307699A (ja) | パワーコントロール回路 | |
| JP3392192B2 (ja) | 自動周波数制御装置と自動周波数制御用制御電圧発生回路 |