JPH05336439A - 映像合成エフェクト装置 - Google Patents

Abstract

(57)【要約】 【目的】 様々な効果映像を得るために１画面において
グラフィックス映像と演奏ビデオ映像とを混合する。 【構成】 演奏ビデオ信号とグラフィックスビデオ信号
との混合比を示すフェ―ドデ―タが所定の順次で発生さ
れると共にフェ―ドを施さない表示範囲に表示する映像
を示すエリア表示設定デ―タが発生される。演奏ビデオ
映像とグラフィックス映像とのうちの優先表示順位を示
す優先信号が発生され、その優先表示順位の反転か否か
を示す優先反転信号が発生され、それら信号に応じてフ
ェ―ドデ―タ及びエリア表示設定デ―タのうちの１のデ
―タが選択的に水平同期信号に同期して出力され、その
出力されたフェ―ドデ―タに応じて演奏ビデオ信号とグ
ラフィックスビデオ信号とが個別にレベル調整して加算
される。 【効果】 優先表示順位又はその逆の順位に従った混合
比にて演奏ビデオ信号とグラフィックスビデオ信号とが
混合されるので、多彩なフェ―ドコントロ―ルが可能と
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記録媒体の演奏により
得られた演奏ビデオ信号とデ―タ処理に基づいて得られ
たグラフィックスビデオ信号とを混合する映像合成エフ
ェクト装置に関する。

【０００２】

【従来の技術】ビデオディスク等の記録媒体の演奏によ
り得られる動画又は静止画を示す演奏ビデオ信号と、サ
ブコ―ド信号として得られたグラフィックスデ―タに基
づいたグラフィックス映像を示すグラフィックスビデオ
信号とを混合する装置が例えば、特開平１−２５６０７
１号公報に開示されている。この装置においては、演奏
ビデオ信号とグラフィックスビデオ信号とが個別に可変
抵抗器を介して加算され、その可変抵抗器の抵抗値が手
動操作に応じて変化され、これにより演奏ビデオ信号と
グラフィックスビデオ信号との混合比が任意に定められ
るようになっている。

【０００３】

【発明が解決しようとする課題】しかしながら、かかる
従来の装置において、グラフィックス映像と演奏ビデオ
映像とを１画面全てにおいて同一の混合比にて混合する
ものであった。すなわち、グラフィックス映像の１画面
のうちの１部分と他の部分とを異なる混合比で演奏ビデ
オ映像に混合したり、逆に演奏ビデオ映像の１画面のう
ちの１部分と他の部分とを異なる混合比でグラフィック
ス映像に混合するものではなかった。このことは、特に
グラフィックス映像を用いたテレビゲ―ム機器において
背景、人物、文字等の映像毎のグラフィックス映像と演
奏ビデオ映像と混合して様々な効果映像を作成すること
を不可能にしていた。

【０００４】そこで、本発明の目的は、様々な効果映像
を作成するために１画面において複数の混合比にてグラ
フィックス映像と演奏ビデオ映像とを混合することを可
能にした映像合成エフェクト装置を提供することであ
る。

【０００５】

【発明を解決するための手段】本発明の映像合成エフェ
クト装置は、記録媒体の演奏により得られた演奏ビデオ
信号とデ―タ処理手段の処理結果に基づいて得られたグ
ラフィックスビデオ信号とを混合する映像混合装置であ
って、演奏ビデオ信号とグラフィックスビデオ信号との
混合比を示すフェ―ドデ―タを所定の順次で発生する第
１デ―タ発生手段と、演奏ビデオ信号とグラフィックス
ビデオ信号とを混合しない表示範囲に演奏ビデオ信号及
びグラフィックスビデオ信号のうちのいずれの信号によ
る映像を表示するかを示すエリア表示設定デ―タを発生
する第２デ―タ発生手段と、演奏ビデオ信号による演奏
ビデオ映像とグラフィックスビデオ信号によるグラフィ
ックス映像とのうちの優先表示順位を示す優先信号を発
生する優先信号発生手段と、優先表示順位の反転か否か
を示す優先反転信号を発生する信号発生手段と、優先信
号及び優先反転信号に応じてフェ―ドデ―タ及びエリア
表示設定デ―タのうちの１のデ―タを選択的に水平同期
信号に同期して出力する選択手段と、選択手段から出力
されたフェ―ドデ―タに応じて演奏ビデオ信号とグラフ
ィックスビデオ信号とを個別にレベル調整して加算する
手段とを含むことを特徴としている。

【０００６】

【作用】本発明の映像合成エフェクト装置においては、
演奏ビデオ信号とグラフィックスビデオ信号との混合比
を示すフェ―ドデ―タが所定の順次で発生されると共に
演奏ビデオ信号とグラフィックスビデオ信号とを混合し
ない表示範囲にいずれの信号による映像を表示するかを
示すエリア表示設定デ―タが発生される。一方、演奏ビ
デオ映像とグラフィックス映像とのうちの優先表示順位
を示す優先信号が発生され、その優先表示順位の反転か
否かを示す優先反転信号が発生される。それら優先信号
及び優先反転信号に応じてフェ―ドデ―タ及びエリア表
示設定デ―タのうちの１のデ―タが選択的に水平同期信
号に同期して出力され、その出力されたフェ―ドデ―タ
に応じて演奏ビデオ信号とグラフィックスビデオ信号と
が個別にレベル調整して加算される。これにより、１画
面の各部、例えば、ドット毎において優先表示順位に従
った混合比にて演奏ビデオ信号とグラフィックスビデオ
信号とが混合される。

【０００７】

【実施例】以下、本発明の実施例を図面を参照しつつ詳
細に説明する。図１は本発明による映像合成エフェクト
装置を適用したビデオ機器を示している。このビデオ機
器においては、共通のデ―タバスＢ１及ひアドレスバス
Ｂ２が設けられ、そのバスＢ１，Ｂ２にはＣＰＵ１、Ｒ
ＯＭ２、ＲＡＭ３、ＶＤＣ（ビデオディスプレイコント
ロ―ラ）４、ＶＣＥ（ビデオコントロ―ルエンコ―ダ）
５及びデ―タセレクタ６が接続されている。ＣＰＵ１は
本ビデオ機器全体を制御するものであり、ＲＯＭ２に予
め書き込まれたゲ―ムプログラムに従って命令及びデ―
タをバスＢ１，Ｂ２に出力する。ＲＯＭ２は本ビデオ機
器に着脱自在に設けられ、ＲＯＭ２には１又は複数のプ
ログラムデ―タの他、そのプログラムに必要なキャラク
タデ―タ、フェ―ドデ―タ等のデ―タが予め書き込まれ
ている。ＲＡＭ３にはＲＯＭ２から読み出されたデ―タ
や処理されたデ―タが一時的に記憶される。ＶＤＣ４は
Ｖ（ビデオ）−ＲＡＭ１２に記憶すべきグラフィックス
のための画像デ―タを供給すると共にＣＰＵ１からの命
令に従ってＶ−ＲＡＭ１２にデ―タを書き込み、またＶ
−ＲＡＭ１２から必要な画像デ―タを読み出してＶＣＥ
５に出力する。

【０００８】ＶＤＣ４にはスプライトレジスタ４１、バ
ックグラウンドレジスタ４２及びプライオリティ回路４
３が設けられている。スプライトレジスタ４１には人
物、文字等のキャラクタ映像を示す８ビットの画像デ―
タがＶ−ＲＡＭ１２から読み出されて１ドット単位で保
持される。バックグラウンドレジスタ４２には背景映像
を示す８ビットの画像デ―タがＶ−ＲＡＭ１２から読み
出されて１ドット単位で保持される。プライオリティ回
路４３はＣＰＵ１から供給されるプライオリティ信号が
示す優先順位でレジスタ４１，４２に保持された画像デ
―タのいずれか１を選択的に出力するものである。スプ
ライトレジスタ４１が保持する画像デ―タは３つのスク
リ―ンからなるグラフィックス映像のうちのキャラクタ
映像のスクリ―ンＡのものであり、バックグラウンドレ
ジスタ４２が保持した画像デ―タは背景画像についての
２つのスクリ―ンＢ、Ｃのいずれか１である。表１に示
すようにスクリ―ンＣの画像デ―タＶＤ０〜ＶＤ７は全
て０であり、スクリ―ンＡ，Ｂの画像デ―タＶＤ０〜Ｖ
Ｄ７はＸで示されたように各々異なり全て０でなく一定
していない。最上位ビットＶＤ８はキャラクタ映像のス
クリ―ンＡでは１、背景画像のスクリ―ンＢ，Ｃでは０
とされる。このＶＤ８は各レジスタ４１，４２でデ―タ
出力の際に付加されるものであり、結果として画像デ―
タはＶＤＣ４から９ビットとなってＶＣＥ５及び画像判
別回路７に出力される。なお、ＶＤＣ４の具体的な構成
については特開昭６４−７８３１９号公報に開示されて
いる。

【０００９】

【表１】

【００１０】ＶＣＥ５はカラ―テ―ブルメモリ５１、Ｒ
ＧＢ−Ｄ／Ａ変換回路５２及び同期信号発生回路５３を
備えている。カラ―テ―ブルメモリ５１は画像デ―タに
対応する色調を示すＲＧＢデ―タを例えば、２５６色分
記憶したカラ―テ―ブルを形成したＲＯＭからなり、Ｖ
ＤＣ４から出力された画像デ―タに対応するＲＧＢデ―
タをＲＧＢ−Ｄ／Ａ変換回路５２に対して出力する。Ｒ
ＧＢ−Ｄ／Ａ変換回路５２はＲＧＢデ―タをアナログＲ
ＧＢ信号に変換する。同期信号発生回路５３は分周器か
ら構成され基準クロック信号ＣＬＫを分周して水平同期
信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ及び１画素単
位のドットクロック信号ＤＣＬＫを発生する。これらの
信号はＶＤＣ４にタイミング信号として供給される。ま
た、同期信号発生回路５３からは水平同期信号ＨＳＹＮ
Ｃがデ―タセレクタ６及びＲＧＢエンコ―ダ８に供給さ
れ、更に、ビデオ信号源１０に垂直同期信号に応じたリ
セット信号Ｖ−ＲＥＳＥＴが供給される。

【００１１】ＲＧＢ−Ｄ／Ａ変換回路５２から出力され
たアナログＲＧＢ信号はＲＧＢエンコ―ダ８に供給され
る。ＲＧＢエンコ―ダ８はアナログＲＧＢ信号を水平同
期信号ＨＳＹＮＣに応じて複合（コンポジット）ビデオ
信号に変換する。この変換後のビデオ信号はグラフィッ
クスビデオ信号として混合回路９に供給される。混合回
路９はビデオディスクプレ―ヤ等のビデオ信号源１０か
らの演奏ビデオ信号を減衰させるＡＴＴ９１と、エンコ
ーダ８からのグラフィックスビデオ信号を減衰させるＡ
ＴＴ９２と、後述するフェ―ドコントロ―ル回路１４に
よって中継されたフェ―ド制御デ―タＦＤ０〜ＦＤ５を
反転させるインバータ９３と、ＡＴＴ９１，９２の出力
ビデオ信号を加算する加算器９４とからなる。ＡＴＴ９
１の減衰度は供給されたフェ―ド制御デ―タＦＤ０〜Ｆ
Ｄ５に応じて変化し、ＡＴＴ９２の減衰度はインバータ
９３による反転データに応じて変化する。ＡＴＴ９１，
９２の出力信号が加算器９４を介してＣＲＴディスプレ
イ（図示せず）に供給される。なお、ＡＴＴ９１，９２
各々は例えば、ビデオ信号ラインに設けられたＶＣＡ
（電圧制御増幅器）と、フェ―ド制御デ―タ又は反転デ
―タをアナログ信号に変換して制御電圧としてＶＣＡに
供給するＤ／Ａ変換器とからなる。

【００１２】デ―タセレクタ６は２つのレジスタ６１，
６２と、そのレジスタ６１，６２に接続されたラッチ回
路６３，６４とを備えている。レジスタ６１にはＣＰＵ
１からデ―タバスＢ１及びアドレスバスＢ２を介してプ
ライオリティデ―タ及びアドレスデ―タが供給される。
アドレスデ―タによってレジスタ６１が指定されると、
そのレジスタ６１にプライオリティデ―タは保持され
る。プライオリティデ―タは４ビットＰ０〜Ｐ３からな
り、Ｐ０，Ｐ１は上記したスクリ―ンＡ〜Ｃとビデオ信
号源１０からの演奏ビデオ信号によるスクリ―ンＤとの
うちの優先表示順位を表わす優先テ―ブル信号である。
下記の表２はＰ０，Ｐ１に対応する優先表示順位を示し
ている。Ｐ２は優先表示順位の反転か否かを示す表示反
転信号であり、Ｐ３はフェ―ドを施さない表示領域をグ
ラフィックス映像及び演奏ビデオ映像のうちのいずれに
するかを示し、これが６ビットのエリア表示設定デ―タ
として後述の切替スイッチ１４Ａ〜１４Ｆに供給され
る。なお、このプライオリティデ―タはプライオリティ
回路４３に供給されるプライオリティ信号とは異なるも
のである。

【００１３】

【表２】

【００１４】レジスタ６２にはＣＰＵ１からデ―タバス
Ｂ１及びアドレスバスＢ２を介してフェ―ドデ―タ及び
アドレスデ―タが供給される。アドレスデ―タによって
レジスタ６２が指定されると、そのレジスタ６２に６ビ
ットのフェ―ドデ―タＦ０〜Ｆ５は保持される。レジス
タ６１，６２の保持デ―タは水平同期信号ＨＳＹＮＣに
応じて対応するラッチ回路６３，６４に更に保持され
る。ラッチ回路６３，６４の出力にはプライオリティ回
路１３及びフェ―ドコントロ―ル回路１４が接続されて
いる。

【００１５】画像判別回路７は供給される９ビットの画
像デ―タが上記したスクリ―ンＡ，Ｂ，Ｃのいずれに対
応するものであるかを判別するものである。画像デ―タ
ＶＤ０〜ＶＤ８のうちのＶＤ０〜ＶＤ７のビットの論理
和をとるＯＲ回路からなり、そのＯＲ回路の出力とＶＤ
８との２ビットが出力信号となる。その出力信号がプラ
イオリティ回路１３の制御信号となる。

【００１６】プライオリティ回路１３及びフェ―ドコン
トロ―ル回路１４は図２に示すように構成されている。
プライオリティ回路１３においては、４つのＮＯＲ回路
１３１〜１３４、ＯＲ回路１３５〜１３７及びシフトレ
ジスタ１３８が設けられている。ＮＯＲ回路１３１はプ
ライオリティデ―タのビットＰ０とＰ１との否定的論理
和をとり、ＮＯＲ回路１３２は画像判別回路７のビット
ＶＤ８そのままの出力とビットＰ１との否定的論理和を
とり、ＮＯＲ回路１３３はビットＰ０と画像判別回路７
のＯＲ出力との否定的論理和をとり、ＮＯＲ回路１３４
はビットＰ１と画像判別回路７のＯＲ出力との否定的論
理和をとる。ＯＲ回路１３５はＮＯＲ回路１３１，１３
２の各出力の論理和をとり、ＯＲ回路１３６はＮＯＲ回
路１３３，１３４の各出力の論理和をとり、ＯＲ回路１
３７は更にＯＲ回路１３５，１３６の各出力の論理和を
とる。この構成の論理回路により、ＯＲ回路１３７は演
奏ビデオ映像のスクリ―ンＤを優先するときには“１”
を示す高レベル出力となり、グラフィックス映像のスク
リ―ンＡ〜Ｃのいずれかを優先するときには“０”を示
す低レベル出力となる。シフトレジスタ１３８は基準ク
ロック信号ＣＬＫを計数して所定の時間だけＯＲ回路１
３７の出力信号を遅延させる。このシフトレジスタ１３
８は各映像の位置合せのために設けられ、シフトレジス
タ１３８の出力信号が演奏ビデオ映像及びグラフィック
ス映像のうちのいずれを優先表示すべきかを示す優先信
号としてフェ―ドコントロ―ル回路１４に供給される。

【００１７】フェ―ドコントロ―ル回路１４において
は、ＥＸ（排他的）−ＯＲ回路１４１、ＯＲ回路１４
２，１４３、インバ―タ１４４、ＡＮＤ回路１４５及び
６つの切替スイッチ１４Ａ〜１４Ｆが設けられている。
ＥＸ−ＯＲ回路１４１はシフトレジスタ１３８の出力と
プライオリティデ―タのビットＰ２との排他的論理和を
とり、その出力がＯＲ回路１４３を介して切替スイッチ
１４Ａ〜１４Ｆにその切替制御信号として供給される。
ＯＲ回路１４２にはプライオリティデ―タのビットＰ３
が供給され、ＯＲ回路１４２の出力は切替スイッチ１４
Ａ〜１４Ｆの各固定接点ｂに供給される。切替スイッチ
１４Ａ〜１４Ｆの各固定接点ａにフェ―ドデ―タの各ビ
ットＦ０〜Ｆ５がその順に供給される。ＡＮＤ回路１４
５には水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹ
ＮＣが供給され、それら信号のいずれかの発生している
ときＡＮＤ回路１４５の出力は低レベルになる。ＡＮＤ
回路１４５の出力信号はインバ―タ１４４を介してＯＲ
回路１４２，１４３に供給される。これは水平同期信号
ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣの発生時に切替
スイッチ１４Ａ〜１４Ｆを強制的に固定接点ｂ側に切替
させることにより、水平同期信号ＨＳＹＮＣ及び垂直同
期信号ＶＳＹＮＣにフェ―ド動作の影響が及ばないよう
にしている。切替スイッチ１４Ａ〜１４Ｆの中継出力は
混合回路９に供給される。

【００１８】かかる構成において、ＣＰＵ１は先ず、Ｒ
ＯＭ２から得られたプログラムに従ってＲＯＭ２から表
示色を示すカラ―デ―タ及び人物等のキャラクタデ―タ
を読み出してアドレスデ―タと共にＶＤＣ４に供給す
る。ＶＤＣ４は供給されたデ―タ毎にデ―タをそれに対
応するアドレスデ―タで指定されるＶ−ＲＡＭ１２の記
憶位置に記憶させる。

【００１９】ＶＤＣ４において、図示しないスプライト
アトリビュ―トテ―ブルバッファに記憶されたパタ―ン
番号及びスプライトカラ―が読み出され、それに基づい
てＶ−ＲＡＭ１２の記憶位置からカラ―デ―タ及びキャ
ラクタデ―タが読み出されてスプライトレジスタ４１に
１ドットの画像デ―タとして保持される。また、ラスタ
位置からアドレスデ―タが得られ、そのアドレスデ―タ
に応じたＶ−ＲＡＭ１２のカラ―デ―タ及びキャラクタ
デ―タが得られ、更にキャラクタデ―タによって定まる
アドレス位置からデ―タを得てカラ―デ―タと共にバッ
クグラウンドレジスタ４２に１ドットの画像デ―タとし
て保持される。スプライトレジスタ４１及びバックグラ
ウンドレジスタ４２の保持画像デ―タＶＤ０〜ＶＤ７は
随時、例えば、ドットクロック毎に更新されて変化す
る。このＶＤＣ４とＶ−ＲＡＭ１２との間におけるデ―
タ転送についての具体的な動作は上記した特開昭６４−
７８３１９号公報に開示されているので、ここでの詳細
な動作説明は省略する。

【００２０】ＣＰＵ１はＲＯＭ２に記憶されたプログラ
ムに従ってドットクロック信号ＤＣＬＫ毎にプライオリ
ティ信号を発生し、プライオリティ回路４３はプライオ
リティ信号が示す優先順位でレジスタ４１，４２に保持
された画像デ―タのいずれか１を選択的に出力する。画
像デ―タには上記したようにスクリ―ンＡ，Ｂ，Ｃに対
し予め定められた１ビットＶＤ８が各レジスタ４１，４
２でデ―タ出力の際に付加されるので、選択された画像
デ―タはＶＤ０〜ＶＤ８の９ビットとなってプライオリ
ティ回路４３から１ドット毎に出力される。

【００２１】ＶＤＣ４から出力された画像デ―タはカラ
―テ―ブルメモリ５１のカラ―テ―ブルによって対応す
るＲＧＢデ―タに変換された後、更にＲＧＢ−Ｄ／Ａ変
換回路５２によってアナログのＲＧＢ信号に変換され
る。このＲＧＢ信号はＲＧＢエンコ―ダ８を介してグラ
フィックスビデオ信号として混合回路９に供給される。
一方、ＣＰＵ１はＲＯＭ２に記憶されたプログラムに従
ってフェ―ドデ―タＦ０〜Ｆ５又はプライオリティデ―
タＰ０〜Ｐ３とアドレスデ―タとをデ―タセレクタ６に
適宜供給する。アドレスデ―タによりレジスタ６１が指
定されるとレジスタ６１にはプライオリティデ―タＰ０
〜Ｐ３が保持される。そのレジスタ６１に既にプライオ
リティデ―タが保持されていた場合には供給されたプラ
イオリティデ―タＰ０〜Ｐ３によって更新される。ラッ
チ回路６３には水平同期信号ＨＳＹＮＣが供給されるの
で、水平同期信号ＨＳＹＮＣの立上りに応じてラッチ回
路６３はレジスタ６１の保持プライオリティデ―タＰ０
〜Ｐ３を受け入れ、水平同期信号ＨＳＹＮＣの立上り時
に更新保持する。

【００２２】図３(a) に示すように水平同期信号ＨＳＹ
ＮＣが発生している場合において、図３(b) はカラ―バ
―スト信号の発生を示している。図３(c) は実際にＣＲ
Ｔディスプレイの画面に表示される期間Ｔを示してい
る。図４は図３における期間Ｔ１の部分におけるプライ
オリティデ―タの変化を拡大して示している。具体的に
は図４(a) はドットクロック信号ＤＣＬＫであり、図４
(b) は図３(a) と同様に水平同期信号ＨＳＹＮＣであ
る。図４(c) はレジスタ６１の保持デ―タがＣＰＵ１か
ら供給されるプライオリティデ―タＰ０〜Ｐ３によって
更新されるタイミングを示し、図４(d) は水平同期信号
ＨＳＹＮＣの立上り時におけるラッチ回路５３のデ―タ
更新タイミングを示している。すなわち、図４(c) にハ
ッチングで示した期間にレジスタ６１に保持されている
プライオリティデ―タＰ０〜Ｐ３に等しいデ―タが図４
(d) にハッチングで示した期間においてラッチ回路６３
において保持される。

【００２３】アドレスデ―タによりレジスタ６２が指定
されるとレジスタ６２にはフェ―ドデ―タＦ０〜Ｆ５が
保持される。上記したプライオリティデ―タの場合と同
様に、そのレジスタ６２に既にフェ―ドデ―タＦ０〜Ｆ
５が保持されていた場合には供給されたフェ―ドデ―タ
Ｆ０〜Ｆ５によって更新される。ラッチ回路６４には水
平同期信号ＨＳＹＮＣが供給されるので、水平同期信号
ＨＳＹＮＣの立上りに応じてラッチ回路６４はレジスタ
６２の保持フェ―ドデ―タＦ０〜Ｆ５を受け入れ、水平
同期信号ＨＳＹＮＣの立上り時に更新保持する。ラッチ
回路６４に保持されたフェ―ドデ―タＦ０〜Ｆ５は切替
スイッチ１４Ａ〜１４Ｆの固定接点ａに供給される。

【００２４】また、ＶＤＣ４から出力された画像デ―タ
に応じて画像判別回路７においてスクリ―ンＡ，Ｂ，Ｃ
が判別され、画像デ―タのビットＶＤ０〜ＶＤ７のＯＲ
出力と最上位ビットＶＤ８とからなる２ビットが判別結
果としてプライオリティ回路１３に供給される。例え
ば、ＶＤＣ４から出力された画像デ―タの最上位ビット
ＶＤ８が図４(e) に示すように、また、そのビットＶＤ
０〜ＶＤ７のＯＲ出力が図４(f) に示すように１ドット
毎に変化する場合には、画像判別回路７において図４
(g) に示す如くスクリ―ンＡ〜Ｃが判別される。

【００２５】プライオリティ回路１３においては、ラッ
チ回路６３に保持されたブライオリティデ―タのうちの
Ｐ０，Ｐ１、画像デ―タのビットＶＤ０〜ＶＤ７のＯＲ
出力及び最上位ビットＶＤ８に応じてドット毎にスクリ
―ンＡ〜Ｄのうちのいずれを優先表示させるべきである
か判別する。すなわち、ビットＶＤ０〜ＶＤ７のＯＲ出
力及び最上位ビットＶＤ８はＶＤＣ４から現時点におい
て新たに出力された画像デ―タがスクリ―ンＡ〜Ｃのう
ちのいずれの１のスクリ―ンであるかを示しているの
で、その１のスクリ―ンと演奏ビデオ映像のスクリ―ン
Ｄとのうちのいずれを優先表示するかがＰ０，Ｐ１の内
容から決定される。例えば、Ｐ０＝０，Ｐ１＝０なら
ば、表２から分かるように、ＶＤＣ４から出力された画
像デ―タが示すスクリ―ンがスクリ―ンＡ〜Ｃのいずれ
であってもスクリ―ンＤが優先される。Ｐ０＝１，Ｐ１
＝０で、ＶＤＣ４から出力された画像デ―タが示すスク
リ―ンがスクリ―ンＡであるならば、スクリ―ンＡがス
クリ―ンＤより優先される。また、Ｐ０＝０，Ｐ１＝１
で、出力された画像デ―タが示すスクリ―ンがスクリ―
ンＢであるならば、スクリ―ンＢがスクリ―ンＤより優
先される。よって、ＯＲ回路１３７の出力レベルは図４
(j) に示すようにスクリ―ンＡ〜Ｃのいずれかのグラフ
ィックス映像Ｇが優先される場合には低レベルとなり、
スクリ―ンＤの演奏ビデオ映像Ｐが優先される場合には
高レベルとなる。なお、図４(h) はＰ１が“０”を継続
している状態を示し、図４(i) は水平同期信号ＨＳＹＮ
Ｃの立上り時にＰ０が“０”から“１”に反転した状態
を示している。

【００２６】ＯＲ回路１３７の出力信号はシフトレジス
タ１３８によって所定時間だけ遅延されてフエ―ドコン
トロ―ル回路１４に供給される。プライオリティデ―タ
のビットＰ２は優先表示順位の逆転を示すとき“１”と
なり、逆転しないとき“０”となる。Ｐ２＝０で同期信
号の非発生時ならば、ＯＲ回路１３７の出力信号はその
レベルが反転することなくＥＸ−ＯＲ回路１４１及びＯ
Ｒ回路１４３を経て切替スイッチ１４Ａ〜１４Ｆに供給
される。Ｐ２＝１で同期信号の非発生時ならば、ＯＲ回
路１３７の出力信号はそのレベルがＥＸ−ＯＲ回路１４
１にて反転された後、ＯＲ回路１４３を経て切替スイッ
チ１４Ａ〜１４Ｆに供給される。切替スイッチ１４Ａ〜
１４ＦはＯＲ回路１４３の出力レベルが高レベルにある
とき固定接点ｂ側に切替られ、プライオリティデ―タの
ビットＰ３（エリア表示設定デ―タ）を全て０又は１の
６ビットのフェ―ド制御デ―タＦＤ０〜ＦＤ５として中
継する。一方、低レベルにあるとき固定接点ａ側に切替
られ、ラッチ回路６４に保持されたフェ―ドデ―タＦ０
〜Ｆ５をフェ―ド制御デ―タＦＤ０〜ＦＤ５として混合
回路９に中継する。

【００２７】混合回路９においては、演奏ビデオ信号を
減衰させるＡＴＴ９１の減衰度はフェ―ド制御デ―タＦ
Ｄ０〜ＦＤ５に応じて変化し、グラフィックスビデオ信
号を減衰させるＡＴＴ９２の減衰度はインバ―タ９３に
よる反転デ―タに応じて変化する。フェ―ド制御デ―タ
ＦＤ０〜ＦＤ５が完全透明状態の“００００００”を示
すならば、ＡＴＴ９２の減衰度が最低となりＡＴＴ９１
の減衰度が最高となり、グラフィックスビデオ信号がそ
のまま混合回路９から出力され、フェ―ド制御デ―タＦ
Ｄ０〜ＦＤ５が不透明状態“１１１１１１”を示すなら
ば、ＡＴＴ９２の減衰度が最高となりＡＴＴ９１の減衰
度が最低となり、演奏ビデオ信号がそのまま混合回路９
から出力される。よって、フェ―ド制御デ―タＦＤ０〜
ＦＤ５が透明度を増したデ―タであるほど、ＡＴＴ９１
の減衰度が上昇し、ＡＴＴ９２の減衰度が低下する。透
明度が大きくなるほど演奏ビデオ画像のグラフィックス
画像に対する重ね合せ具合が小さくなる。ＡＴＴ９１，
９２の出力信号が加算器９４を介してＣＲＴディスプレ
イに供給され、ＣＲＴディスプレイの画面には例えば、
動画等の演奏ビデオ画像にグラフィックス画像が加えら
れた映像が表示され、その映像は１画面において最大で
１ライン毎に演奏ビデオ画像とグラフィックス画像との
混合具合が変化する。

【００２８】ブライオリティ回路１３の出力レベルが高
レベルである場合に、Ｐ２＝０で同期信号の非発生時な
らば、スクリ―ンＤ、すなわち演奏ビデオ映像が優先さ
れるので、切替スイッチ１４Ａ〜１４Ｆはフェ―ドデ―
タＦ０〜Ｆ５を中継せず、プライオリティデ―タのビッ
トＰ３を６ビットのフェ―ド制御デ―タＦＤ０〜ＦＤ５
として中継する。これにより、プライオリティデ―タの
ビットＰ３に応じて演奏ビデオ信号およびグラフィック
スビデオ信号のいずれか一方が出力される。例えば、Ｐ
３＝１ならば、フェ―ドを施さない表示範囲に対して演
奏ビデオ信号がそのまま混合回路９から出力され、Ｐ３
＝０ならば、フェ―ドを施さない表示範囲に対してグラ
フィックスビデオ信号がそのまま混合回路９から出力さ
れる。一方、ブライオリティ回路１３の出力レベルが低
レベルである場合に、Ｐ２＝０で同期信号の非発生時な
らば、スクリ―ンＡ〜Ｃのいずれか１のスクリ―ンが優
先されるので、切替スイッチ１４Ａ〜１４Ｆはフェ―ド
デ―タＦ０〜Ｆ５を中継出力し、フェ―ドデ―タＦ０〜
Ｆ５に応じた混合比で演奏ビデオ信号とグラフィックス
ビデオ信号とが混合される。

【００２９】Ｐ２＝１で同期信号の非発生時ならば、優
先表示順位が逆転するので、ブライオリティ回路１３の
出力レベルが高レベルである場合に、フェ―ドデ―タＦ
０〜Ｆ５に応じた混合比で演奏ビデオ信号とグラフィッ
クスビデオ信号とが混合され、ブライオリティ回路１３
の出力レベルが低レベルである場合に、プライオリティ
デ―タのビットＰ３に応じて演奏ビデオ信号およびグラ
フィックスビデオ信号のいずれかか一方が出力される。

【００３０】また、水平同期信号ＨＳＹＮＣ又は垂直同
期信号ＶＳＹＮＣの発生時にはＡＮＤ回路１４５の出力
レベルが低レベルになるので、その低レベル出力はイン
バ―タ１４４を介して高レベル信号となってＯＲ回路１
４３に供給される。よって、ＯＲ回路１４３の出力レベ
ルはプライオリティ回路１３の出力レベルに無関係に高
レベルとなるので、切替スイッチ１４Ａ〜１４Ｆ固定接
点ｂ側に強制的に切替えられる。また、ＯＲ回路１４２
の出力レベルは高レベルとなるので、これにより混合回
路９には６ビット“１１１１１１”のフェ―ド制御デ―
タＦＤ０〜ＦＤ５が供給され、演奏ビデオ信号がそのま
ま出力されることになる。

【００３１】ＣＰＵ１がＲＯＭ２に記憶されたプログラ
ムを実行することによりブライオリティデ―タＰ０〜Ｐ
３及びフェ―ドデ―タＦ０〜Ｆ５が変化するようにすれ
ば、様々な効果映像を得ることができる。図５ないし図
８は画面の中央に三角形のキャラクタを映像として表示
した場合の画面の変化及びデ―タ変化を各々示す。図５
(a) はキャラクタがグラフィックス映像Ｇであり、その
背景部分が演奏ビデオ映像Ｐとなっている。デ―タＰ０
〜Ｐ３及びＦ０〜Ｆ５は説明を簡単にするために１画面
についてのものである。この状態で画面単位でフェ―ド
デ―タＦ０〜Ｆ５を“００００００”から“１００００
０”，“０１００００”……の順で変化させて行くと、
図５(b) の如くキャラクタ内のグラフィックス映像Ｇに
演奏ビデオ映像Ｐが徐々に混合され、やがて演奏ビデオ
映像Ｐが徐々に鮮明となり、図５(c) のようにフェ―ド
デ―タＦ０〜Ｆ５を“１１１１１１”となると、画面全
部が演奏ビデオ映像Ｐとなり、グラフィックス映像Ｇの
フェ―ドアウト動作が得られる。

【００３２】図６(a) はキャラクタがグラフィックス映
像Ｇであり、その背景部分に演奏ビデオ映像Ｐとなって
いる。デ―タＰ０〜Ｐ３及びＦ０〜Ｆ５は説明を簡単に
するために１画面についてのものである。すなわち、Ｐ
２＝１であるので、優先表示順位を逆転させてあり、Ｐ
３＝０であるので、背景部分が演奏ビデオ映像Ｐとなっ
ているのである。この状態で画面単位でフェ―ドデ―タ
Ｆ０〜Ｆ５を“１１１１１１”から“上記の順序で変化
させて行くと、図６(b) の如く背景部分の演奏ビデオ映
像Ｐにグラフィックス映像Ｇが徐々に混合され、グラフ
ィックス映像Ｇが徐々に鮮明となり、図６(c) のように
フェ―ドデ―タＦ０〜Ｆ５を“００００００”となる
と、画面全部がグラフィックス映像Ｇとなる。よって、
演奏ビデオ映像Ｐのフェ―ドアウト動作が得られる。

【００３３】図７(a) はキャラクタが演奏ビデオ映像Ｐ
であり、その背景部分がグラフィックス映像Ｇとなって
いる。この場合、Ｐ２＝０であるので、優先表示順位の
ままであり、Ｐ３＝０であるので、背景部分がグラフィ
ックス映像Ｇとなっているのである。この状態で画面単
位でフェ―ドデ―タＦ０〜Ｆ５を“１１１１１１”から
上記の順序で変化させて行くと、図７(b) の如くキャラ
クタ部分の演奏ビデオ映像Ｐにグラフィックス映像Ｇが
徐々に混合され、グラフィックス映像Ｇが徐々に鮮明と
なり、図７(c) のようにフェ―ドデ―タＦ０〜Ｆ５を
“００００００”となると、画面全部がグラフィックス
映像Ｇとなり、演奏ビデオ映像Ｐのフェ―ドアウト動作
となる。

【００３４】図８(a) はキャラクタが演奏ビデオ映像Ｐ
であり、その背景部分がグラフィックス映像Ｇとなって
いる。Ｐ２＝１であるので、優先表示順位を逆転させて
あり、Ｐ３＝１であるので、キャラクタ部分が演奏ビデ
オ映像Ｐとなっているのである。この状態で画面単位で
このドットに対するフェ―ドデ―タＦ０〜Ｆ５を“００
００００”から上記の順序で変化させて行くと、図８
(b) の如く背景部分のグラフィックス映像Ｇに演奏ビデ
オ映像Ｐが徐々に混合され、演奏ビデオ映像Ｐが徐々に
鮮明となり、図８(c) のようにフェ―ドデ―タＦ０〜Ｆ
５が“１１１１１１”となると、画面全部が演奏ビデオ
映像Ｐとなる。よって、グラフィックス映像Ｇのフェ―
ドアウト動作が得られる。

【００３５】かかるフェ―ドアウト終了状態からデ―タ
Ｐ０〜Ｐ３を変化させてフェ―ドデ―タＦ０〜Ｆ５を上
記とは逆方向に向けて画面単位で徐々に変化させればフ
ェ―ドイン動作となる。なお、説明のために図５〜図８
では画面全てを同一フェ―ドデ―タとして画面単位のフ
ェ―ドイン又はフェ―ドアウトとしたが、フェ―ドデ―
タはライン毎にＣＰＵ１から送れるので１画面中ライン
毎にこれらを組み合せて使用すれば更に複雑な表現が可
能になることは言うまでもない。

【００３６】上記した実施例においては、ＲＯＭ２にプ
ログラムデ―タやキャラクタデ―タ等のデ―タが記憶さ
れているが、これに限らず、他の記憶素子やＣＤ−ＲＯ
Ｍ等の記録媒体にデ―タを記憶させても良い。

【００３７】

【発明の効果】以上の如く、本発明の映像合成エフェク
ト装置においては、演奏ビデオ信号とグラフィックスビ
デオ信号との混合比を示すフェ―ドデ―タが所定の順次
で発生されると共にフェ―ド動作を施さない表示範囲に
演奏ビデオ映像及びグラフィックス映像のいずれを表示
するかを示すエリア表示設定デ―タが発生される。一
方、演奏ビデオ映像とグラフィックス映像とのうちの優
先表示順位を示す優先信号が発生され、その優先表示順
位の反転か否かを示す優先反転信号が発生され、それら
優先信号及び優先反転信号に応じてフェ―ドデ―タ及び
エリア表示設定デ―タのうちの１のデ―タが選択的に水
平同期信号に同期して出力され、その出力されたフェ―
ドデ―タに応じて演奏ビデオ信号とグラフィックスビデ
オ信号とが個別にレベル調整して加算される。これによ
り、１画面の各部、例えば、ライン毎において優先表示
順位又はその逆の順位に従った混合比にて演奏ビデオ信
号とグラフィックスビデオ信号とが混合されるので、多
彩なフェ―ドコントロ―ルが可能となる。よって、グラ
フィックス映像と演奏ビデオ映像とを混合するビデオ機
器において背景、人物、文字等の映像毎のグラフィック
ス映像と演奏ビデオ映像と混合して様々な効果映像を作
成することが容易に可能となる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】図１の装置内のプライオリティ回路及びフェ―
ドコントロ―ル回路の具体的構成を示すブロック図であ
る。

【図３】図１の装置の各部の動作波形を示す図である。

【図４】図１の装置の各部の動作状態を示す図である。

【図５】図１の装置による画面のフェ―ド動作例及びそ
のときのデ―タ変化を示す図である。

【図６】図１の装置による画面のフェ―ド動作例及びそ
のときのデ―タ変化を示す図である。

【図７】図１の装置による画面のフェ―ド動作例及びそ
のときのデ―タ変化を示す図である。

【図８】図１の装置による画面のフェ―ド動作例及びそ
のときのデ―タ変化を示す図である。

【主要部分の符号の説明】

１ ＣＰＵ ２ ＲＯＭ ４ ＶＤＣ ５ ＶＣＥ ６ デ―タセレクタ ９ 混合回路 １２ Ｖ−ＲＡＭ １３ プライオリティ回路 １４ フェ―ドコントロ―ル回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年７月２２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】

【表１】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】

【表２】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図２】

【図３】

【図４】

【図１】

【図５】

【図６】

【図７】

【図８】

フロントページの続き (72)発明者 吉見 隆 埼玉県所沢市花園４丁目2610番地パイオニ ア株式会社所沢工場内 (72)発明者 山崎 仁志 埼玉県所沢市花園４丁目2610番地パイオニ ア株式会社所沢工場内 (72)発明者 松浦 祐康 埼玉県所沢市花園４丁目2610番地パイオニ ア株式会社所沢工場内 (72)発明者 宮崎 正和 埼玉県所沢市花園４丁目2610番地パイオニ ア株式会社所沢工場内 (72)発明者 岡本 学 埼玉県所沢市花園４丁目2610番地パイオニ ア株式会社所沢工場内 (72)発明者 古田 芳樹 埼玉県所沢市花園４丁目2610番地パイオニ ア株式会社所沢工場内 (72)発明者 的場 博文 埼玉県所沢市花園４丁目2610番地パイオニ ア株式会社所沢工場内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 記録媒体の演奏により得られた演奏ビデ
   オ信号とデ―タ処理手段の処理結果に基づいて得られた
   グラフィックスビデオ信号とを混合する映像混合装置で
   あって、前記演奏ビデオ信号と前記グラフィックスビデ
   オ信号との混合比を示すフェ―ドデ―タを所定の順次で
   発生する第１デ―タ発生手段と、前記演奏ビデオ信号と
   前記グラフィックスビデオ信号とを混合しない表示範囲
   に前記演奏ビデオ信号及び前記グラフィックスビデオ信
   号のうちのいずれの信号による映像を表示するかを示す
   エリア表示設定デ―タを発生する第２デ―タ発生手段
   と、前記演奏ビデオ信号による演奏ビデオ映像と前記グ
   ラフィックスビデオ信号によるグラフィックス映像との
   うちの優先表示順位を示す優先信号を発生する優先信号
   発生手段と、前記優先表示順位の反転か否かを示す優先
   反転信号を発生する信号発生手段と、前記優先信号及び
   前記優先反転信号に応じて前記フェ―ドデ―タ及び前記
   エリア表示設定デ―タのうちの１のデ―タを選択的に水
   平同期信号に同期して出力する選択手段と、前記選択手
   段から出力されたフェ―ドデ―タに応じて前記演奏ビデ
   オ信号と前記グラフィックスビデオ信号とを個別にレベ
   ル調整して加算する手段とを含むことを特徴とする映像
   合成エフェクト装置。
2. 【請求項２】 前記デ―タ処理手段は、互いに個別のグ
   ラフィックス映像を示す複数の画像デ―タのうちから選
   択的に１つの画像デ―タを１画素単位で出力するデ―タ
   出力手段と、前記デ―タ出力手段から出力された画像デ
   ―タを前記グラフィックスビデオ信号に変換する手段
   と、前記デ―タ出力手段から出力された画像デ―タがい
   ずれのグラフィックス映像に属するものであるか否かを
   判別する映像判別手段とを含み、前記優先信号発生手段
   は、所定のプログラムに従って前記演奏ビデオ映像及び
   前記複数のグラフィックス映像間における優先表示順位
   を示す優先テ―ブル信号を発生する手段を含み、前記映
   像判別手段の判別結果及び前記優先テ―ブル信号に応じ
   て前記優先信号を発生することを特徴とする請求項１記
   載の映像合成エフェクト装置。