JPH053311A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH053311A JPH053311A JP3154370A JP15437091A JPH053311A JP H053311 A JPH053311 A JP H053311A JP 3154370 A JP3154370 A JP 3154370A JP 15437091 A JP15437091 A JP 15437091A JP H053311 A JPH053311 A JP H053311A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- fluorine
- semiconductor device
- implanted
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 49
- 239000011737 fluorine Substances 0.000 claims abstract description 49
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000002513 implantation Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- -1 fluorine ions Chemical class 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 26
- 238000001444 catalytic combustion detection Methods 0.000 description 30
- 230000003321 amplification Effects 0.000 description 28
- 238000003199 nucleic acid amplification method Methods 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000001603 reducing effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はアナログ信号を伝達増幅
するための集積回路、特にＣＣＤ型撮像素子の出力回路
あるいは増幅器内蔵型撮像素子の増幅器に関し、特に１
／ｆ雑音を低減して低雑音化を図る方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit for transmitting and amplifying an analog signal, and more particularly to an output circuit of a CCD type image pickup device or an amplifier of an amplifier built-in type image pickup device.
/ F It relates to a method for reducing noise by reducing noise.
【０００２】[0002]
【従来の技術】従来、家庭用ビデオカメラ等に用いられ
る固体撮像素子には、ＣＣＤ型固体撮像素子が広く用い
られている。この種のＣＣＤ型固体撮像素子について
は、例えば、テレビジョン学会技術報告，１３巻，１１
号，ｐｐ．６１−６６(１９８９.２）において論じられ
ている。2. Description of the Related Art Conventionally, a CCD type solid-state image pickup device has been widely used as a solid-state image pickup device used in home video cameras and the like. For this type of CCD solid-state image sensor, see, for example, Technical Report of Television Society, 13:11.
No., pp. 61-66 (1989.2).
【０００３】上記文献に記載されているＣＣＤ型固体撮
像素子は図９に示すインターライン型と呼ばれる素子構
成をもち、その出力回路は図１０に示す２段のソースフ
ォロワー回路よりなり、出力回路を構成するトランジス
タは図１１に示す断面構造を持つ。図９において、８１
は光電変換を行うホトダイオード、８２，８３はホトダ
イオードで光電変換された信号電荷を転送するための垂
直ＣＣＤ及び水平CCD、８４は信号電荷を検知出力する
ための出力回路である。ホトダイオード８１で光電変換
された信号電荷は、一括して垂直ＣＣＤ８２に送られ、
ついで一行ずつ水平ＣＣＤ８３に転送され、その後水平
ＣＣＤ８３内を順次転送され、出力回路８４で電圧に変
換され、素子外部に出力される。The CCD type solid-state image pickup device described in the above document has an element structure called an interline type shown in FIG. 9, and its output circuit is composed of a two-stage source follower circuit shown in FIG. The constituent transistors have the sectional structure shown in FIG. In FIG. 9, 81
Is a photodiode for photoelectric conversion, 82 and 83 are vertical CCDs and horizontal CCDs for transferring signal charges photoelectrically converted by the photodiodes, and 84 is an output circuit for detecting and outputting the signal charges. The signal charges photoelectrically converted by the photodiode 81 are collectively sent to the vertical CCD 82,
Then, the data is transferred row by row to the horizontal CCD 83, then sequentially transferred in the horizontal CCD 83, converted into a voltage by the output circuit 84, and output to the outside of the element.
【０００４】図１０において、９２，９３はそれぞれ初
段ソースフォロワーを構成するドライバトランジスタ，
負荷トランジスタ、９４，９５はそれぞれ次段ソースフ
ォロワーを構成するドライバトランジスタ，負荷トラン
ジスタ、９１は水平ＣＣＤ96から信号電荷の送られてく
る浮遊拡散層を水平ＣＣＤの転送周期ごとにリセットす
るためのリセットトランジスタである。また、ＲＤ，Ｒ
Ｇはそれぞれ、浮遊拡散層のリセット電圧，リセットパ
ルス端子、ＶＧは負荷トランジスタのゲート電圧端子、
ＯＤは出力回路の電源電圧端子である。信号電荷は水平
ＣＣＤ９６より浮遊拡散層に転送され、この結果生じる
電位変化がトランジスタ９２，９３からなる初段ソース
フォロワーにより検出され、トランジスタ９４，９５か
らなる次段ソースフォロワーにより素子外部に出力され
る。ついで、リセットパルスがリセットトランジスタ９
１のゲートに入力され、浮遊拡散層はリセット電圧にリ
セットされる。以上の動作が繰り返され、信号が順次出
力される。なお、トランジスタ９１，９３から９５はデ
ィプレッション型トランジスタで、トランジスタ９２は
エンハンスメント型で構成される。図１１は、図１０の
初段ソースフォロワードライバトランジスタ９２のＡ−
Ａ′の断面構造図を示す図で、ｎ型基板１上に形成され
たｐウェル２内の２重ウェル３内にポリシリコンゲート
５が形成され、これと自己整合的にドレインソースとな
るｎ＋拡散層４と第１層アルミ９が形成されている。In FIG. 10, reference numerals 92 and 93 respectively denote driver transistors constituting a first stage source follower,
Load transistors, 94 and 95 are driver transistors and load transistors, respectively, which constitute the next stage source follower, and 91 is a reset transistor for resetting the floating diffusion layer to which signal charges are sent from the horizontal CCD 96 at every transfer cycle of the horizontal CCD. Is. Also, RD, R
G is the reset voltage of the floating diffusion layer, the reset pulse terminal, VG is the gate voltage terminal of the load transistor,
OD is a power supply voltage terminal of the output circuit. The signal charge is transferred from the horizontal CCD 96 to the floating diffusion layer, the resulting potential change is detected by the first stage source follower composed of the transistors 92 and 93, and is output to the outside of the element by the next stage source follower composed of the transistors 94 and 95. Then, the reset pulse is reset transistor 9
1 is input to the gate, and the floating diffusion layer is reset to the reset voltage. The above operation is repeated and signals are sequentially output. The transistors 91, 93 to 95 are depletion type transistors, and the transistor 92 is an enhancement type transistor. FIG. 11 shows A- of the first-stage source follower driver transistor 92 of FIG.
In the figure showing a sectional structure view of A ', a polysilicon gate 5 is formed in a double well 3 in a p-well 2 formed on an n-type substrate 1, and n + becomes a drain source in a self-aligned manner. A diffusion layer 4 and a first layer aluminum 9 are formed.
【０００５】[0005]
【発明が解決しようとする課題】上記従来例の雑音は、
主として出力回路８４で発生する。出力回路の雑音は、
リセットトランジスタ９１の熱雑音により生じるリセッ
ト雑音，出力回路を構成するトランジスタの１／ｆ雑
音，熱雑音からなる。筆者等の知見によればこの３成分
のうちリセット雑音は相関二重サンプリング法により、
また、熱雑音はトランジスタの短チャネル化により、低
減出来る。この結果、１／ｆ雑音が雑音の主原因とな
り、信号対雑音比の上限が生じていた。The noise of the above conventional example is
It mainly occurs in the output circuit 84. The noise of the output circuit is
It is composed of reset noise generated by thermal noise of the reset transistor 91, 1 / f noise of transistors constituting the output circuit, and thermal noise. According to the knowledge of the authors, the reset noise among these three components is
Further, thermal noise can be reduced by shortening the channel of the transistor. As a result, 1 / f noise was the main cause of noise, and the upper limit of the signal-to-noise ratio was generated.
【０００６】なお、この課題は、ＣＣＤ型固体撮像素子
のみならず、ライン増幅ＭＯＳ型撮像素子や画素増幅型
撮像素子などの光信号電荷を検知増幅する増幅器を内蔵
する固体撮像素子全般にわたる問題である。This problem is not limited to CCD type solid-state image pickup devices, but is also a general problem of solid-state image pickup devices including amplifiers for detecting and amplifying optical signal charges such as line amplification MOS type image pickup devices and pixel amplification type image pickup devices. is there.
【０００７】さらに、従来の低雑音を要する遅延線とし
て用いられる電荷転送素子並びアナログ集積回路でも同
様の問題があった。Further, there is a similar problem in the conventional charge transfer elements and analog integrated circuits used as delay lines requiring low noise.
【０００８】本発明の目的は、ＣＣＤ型固体撮像素子，
ライン増幅ＭＯＳ型撮像素子や画素増幅型撮像素子の増
幅型固体撮像素子，電荷転送素子、並びにアナログ集積
回路の１／ｆ雑音を低減し、信号対雑音比を向上するこ
とにある。An object of the present invention is to provide a CCD type solid-state image pickup device,
The object is to reduce the 1 / f noise of the line amplification MOS type image pickup device, the amplification type solid-state image pickup device of the pixel amplification type image pickup device, the charge transfer device, and the analog integrated circuit to improve the signal-to-noise ratio.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、ＣＣＤ型固体撮像素子，ライン増幅ＭＯＳ型撮像素
子や画素増幅型撮像素子の増幅型固体撮像素子の光信号
を検知増幅する増幅器の形成領域にフッ素のイオン打ち
込みをした。さらに、具体的には、増幅器を構成するＭ
ＯＳトランジスタのゲート形成後に、ＭＯＳトランジス
タのソースドレインにフッ素のイオン打ち込みを行っ
た。あるいは、増幅器を構成する接合型電界効果トラン
ジスタのソースドレインにフッ素のイオン打ち込みを行
った。また、電荷転送素子の信号電荷を検知する出力回
路、あるいは、アナログ集積回路増幅器の形成領域にフ
ッ素のイオン打ち込みを行った。In order to achieve the above object, an amplifier for detecting and amplifying an optical signal of a CCD type solid state image pickup device, a line amplification MOS type image pickup device or an amplification type solid state image pickup device of a pixel amplification type image pickup device. Ion implantation of fluorine was performed on the formation region. Further, specifically, M which constitutes an amplifier
After forming the gate of the OS transistor, fluorine ion implantation was performed on the source and drain of the MOS transistor. Alternatively, fluorine ion implantation was performed on the source / drain of the junction field effect transistor constituting the amplifier. Further, fluorine ions were implanted into the output circuit for detecting the signal charge of the charge transfer element or the formation region of the analog integrated circuit amplifier.
【００１０】[0010]
【作用】ＣＣＤ型固体撮像素子，ライン増幅ＭＯＳ型撮
像素子や画素増幅型撮像素子の増幅型固体撮像素子の光
信号を検知増幅する増幅器、または、電荷転送素子の信
号電荷を検知する出力回路、あるいは、アナログ集積回
路増幅器の形成領域に打ち込まれたフッ素により、１／
ｆ雑音の原因となるＳｉＯ2−Ｓｉ 界面の界面準位が不
活性化し、１／ｆ雑音が低減する。また、ＣＣＤ型固体
撮像素子，増幅型固体撮像素子では、フッ素の打ち込み
を増幅器の形成領域に限定し、光電変換素子に打ち込み
を行わないようにすることにより、フッ素のイオン打ち
込みに伴う光電変換素子の損傷を生じることなく、増幅
器の１／ｆ雑音低減が出来る。さらに、ＭＯＳトランジ
スタのゲート形成後にソースドレインにフッ素打ち込み
を行うとフッ素のイオン打ち込みに伴うゲート酸化膜の
損傷を生じることなくフッ素が半導体基板内に導入さ
れ、その後の熱工程でフッ素が拡散しゲート下のＳiＯ2
−Ｓｉ界面の界面準位が不活性化し、１／ｆ雑音が低減
する。一方、増幅器を構成する接合型電界効果トランジ
スタのソースドレインにフッ素打ち込みを行うことによ
り、接合型トランジスタのチャネル領域に損傷をおよぼ
すことなく、ＳｉＯ2−Ｓｉ界面の界面準位が不活性化
し、１／ｆ雑音が低減する。An amplifier for detecting and amplifying an optical signal of a CCD type solid-state image pickup device, a line amplification MOS type image pickup device or a pixel amplification type image pickup device, or an output circuit for detecting a signal charge of a charge transfer device, Alternatively, by fluorine implanted in the formation region of the analog integrated circuit amplifier, 1 /
The interface state of the SiO 2 —Si interface that causes f noise is inactivated, and 1 / f noise is reduced. Further, in the CCD type solid-state image pickup device and the amplification type solid-state image pickup device, the implantation of fluorine is limited to the area where the amplifier is formed, and the implantation is not performed in the photoelectric conversion element. The 1 / f noise reduction of the amplifier can be achieved without causing the damage. Furthermore, if fluorine is implanted into the source / drain after the gate of the MOS transistor is formed, fluorine is introduced into the semiconductor substrate without causing damage to the gate oxide film due to ion implantation of fluorine, and fluorine is diffused in the subsequent heat process to diffuse the gate. Lower SiO 2
The interface level of the -Si interface is inactivated, and 1 / f noise is reduced. On the other hand, by implanting fluorine into the source / drain of the junction field effect transistor constituting the amplifier, the interface state of the SiO 2 —Si interface is inactivated without damaging the channel region of the junction transistor. / F noise is reduced.
【００１１】[0011]
【実施例】第１の実施例
本発明をＣＣＤ型固体撮像素子に適用した第１の実施例
を図１と図２により説明する。図１は第１の実施例の製
造工程を示す断面図であり、図１０のＡ−Ａ′部と図９
のＢ−Ｂ′部に対応する。図２は図１の製造工程により
作られたＭＯＳトランジスタを用いた初段ソースフォロ
ワーの雑音スペクトラムを示すグラフである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment A first embodiment in which the present invention is applied to a CCD type solid-state image pickup device will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing the manufacturing process of the first embodiment, which is taken along the line AA 'in FIG.
It corresponds to the BB 'part of the. FIG. 2 is a graph showing the noise spectrum of the first-stage source follower using the MOS transistor manufactured by the manufacturing process of FIG.
【００１２】本実施例では、全体構成並びに出力回路構
成は、それぞれ、図９並びに図１０と同様である。ま
た、断面構造も、ソースドレイン拡散層４にフッ素が打
ち込まれていることを除いて、図１１と同様である。さ
らに、動作も従来と同様に行われる。以下、図１によ
り、本実施例の製造工程を説明する。図１において、１
から５と９は図１０と同様であり、６はホトダイオード
ｎ層、７はＣＣＤｎ層、８はホトレジスト膜、１０は遮
光用第２層アルミである。ｎ型基板１上にｐウェル２，
２重ウェル３，ＣＣＤｎ層７，ポリシリコンゲート５，
ホトダイオードｎ層が順次形成される。ついで、ホトレ
ジスト膜８が出力回路を構成するＭＯＳトランジスタの
ドレインソースの形成領域を除く全領域に形成され、ｎ
＋拡散層４を形成するための不純物が打ち込まれた後、
同一のホトレジスト膜８をマスクとして、フッ素がイオ
ン打ち込みされる（図１（ａ））。この後、ホトダイオ
ード表面のＰ＋層、配線用の第１層アルミ，遮光用第２
層アルミが順次形成される（図１（ｂ））。In this embodiment, the overall structure and the output circuit structure are the same as those shown in FIGS. 9 and 10, respectively. The sectional structure is also the same as that of FIG. 11 except that fluorine is implanted into the source / drain diffusion layer 4. Further, the operation is performed in the same manner as the conventional one. The manufacturing process of this embodiment will be described below with reference to FIG. In FIG. 1, 1
5 to 9 are the same as those in FIG. 10, 6 is a photodiode n layer, 7 is a CCD n layer, 8 is a photoresist film, and 10 is a light shielding second layer aluminum. p-well 2, on n-type substrate 1
Double well 3, CCDn layer 7, polysilicon gate 5,
Photodiode n layers are sequentially formed. Next, a photoresist film 8 is formed on the entire region of the MOS transistor forming the output circuit except the drain / source forming region, and n
After the impurities for forming the + diffusion layer 4 are implanted,
Fluorine is ion-implanted using the same photoresist film 8 as a mask (FIG. 1A). After this, the P + layer on the surface of the photodiode, the first layer of aluminum for wiring, the second layer of light shielding
Layer aluminum is sequentially formed (FIG. 1B).
【００１３】図２に以上のフッ素打ち込みによるＭＯＳ
トランジスタを用いた初段ソースフォロワーの１／ｆ雑
音の低減効果を測定した１例を示す。１Ｅ１６／cm2 の
フッ素の打ち込みにより１／ｆ雑音は約１／３に低減す
る。FIG. 2 shows a MOS formed by implanting fluorine as described above.
An example of measuring the 1 / f noise reduction effect of the first stage source follower using a transistor is shown. By implanting 1E16 / cm 2 of fluorine, the 1 / f noise is reduced to about 1/3.
【００１４】本実施例によれば、ＣＣＤ型撮像素子の出
力回路を構成するＭＯＳトランジスタのソースドレイン
にフッ素打ち込みを行うことにより、１／ｆ雑音を低減
し高い信号対雑音比をもつＣＣＤ型固体撮像素子を実現
できる。さらに、出力回路部にしかない高濃度のｎ＋層
の形成と同時にフッ素を打ち込むことにより、ホトダイ
オードに損傷を与えることなく、出力回路の１／ｆ雑音
低減が出来る。また、ゲート形成後にソースドレインに
フッ素打ち込みを行うことにより、ゲート酸化膜の損傷
を生じることなく１／ｆ雑音を低減出来る。According to the present embodiment, by implanting fluorine into the source / drain of the MOS transistor which constitutes the output circuit of the CCD type image pickup device, 1 / f noise is reduced and a CCD type solid-state having a high signal-to-noise ratio is obtained. An image sensor can be realized. Furthermore, by implanting fluorine at the same time as forming the high-concentration n + layer only in the output circuit section, 1 / f noise of the output circuit can be reduced without damaging the photodiode. Further, by implanting fluorine into the source and drain after forming the gate, 1 / f noise can be reduced without causing damage to the gate oxide film.
【００１５】第２の実施例
第１の実施例は出力回路を構成するドレインソースが高
濃度の単一拡散層で構成されるが、ＭＯＳトランジスタ
を高耐圧化し短チャネルトランジスタの使用を可能とす
るための種々の変形がある。本発明は、ドレインソース
拡散層の構成によらず適用が可能である。図３は、この
ような１例として、特願平2−41078図１３に記載された
オフセットドレイン構造に本発明を適用した場合の製造
工程を示す図１０のＡ−Ａ′部の断面図である。図中、
１から５は図１と同様であり、３２はポリシリコンゲー
ト５から一定の距離をおいて形成されたオフセットドレ
イン拡散層、３１は拡散層３２とポリシリコンゲート５
の間に設けられた拡散層と同一極性でより低濃度の不純
物層、３３，３４はホトレジスト膜である。以下、本実
施例の製造工程を説明する。ポリシリコンゲート５が形
成されたのち、ホトレジスト膜８とポリシリコンゲート
５をマスクとして、リンがイオン注入され、低濃度不純
物層３１が形成され、この後、同一のホトレジスト膜を
マスクとして、フッ素がイオン打ち込みされる（第３図
（ａ））。ついで、ポリシリコンゲート５とＸだけの距
離をおいて形成されたホトレジスト膜３４をマスクとし
てＡｓがイオン注入され、オフセットドレイン拡散層３
２が形成される（第３図（ｂ））。Second Embodiment In the first embodiment, the drain source constituting the output circuit is composed of a high-concentration single diffusion layer, but the MOS transistor is made to have a high breakdown voltage and a short channel transistor can be used. There are various variants for. The present invention can be applied regardless of the configuration of the drain / source diffusion layer. FIG. 3 is a sectional view taken along the line AA 'in FIG. 10 showing the manufacturing process when the present invention is applied to the offset drain structure described in Japanese Patent Application No. 2-41078 FIG. 13 as one example. is there. In the figure,
1 to 5 are the same as those in FIG. 1, 32 is an offset drain diffusion layer formed at a constant distance from the polysilicon gate 5, 31 is a diffusion layer 32 and the polysilicon gate 5
Impurity layers having the same polarity and a lower concentration as the diffusion layer provided between the layers 33 and 34 are photoresist films. The manufacturing process of this embodiment will be described below. After the polysilicon gate 5 is formed, phosphorus is ion-implanted using the photoresist film 8 and the polysilicon gate 5 as a mask to form a low-concentration impurity layer 31, and thereafter, the same photoresist film is used as a mask to remove fluorine. Ions are implanted (FIG. 3 (a)). Then, As is ion-implanted using the photoresist film 34 formed at a distance of X from the polysilicon gate 5 as a mask, and the offset drain diffusion layer 3 is formed.
2 is formed (FIG. 3 (b)).
【００１６】本実施例によれば、ＭＯＳトランジスタを
高耐圧化し短チャネルトランジスタ化の使用を可能とす
ることで熱雑音を低減し、且つ、第１の実施例と同様の
１／ｆ雑音低減が実現でき、ＣＣＤ型固体撮像素子の出
力回路の低雑音化が出来る。なお、上記した第１と第２
の実施例では、ＭＯＳトランジスタのソースドレインを
形成するための不純物打ち込みのためのホトレジスト膜
をマスクとしてフッ素を打ち込んだが、フッ素の打ち込
みを出力回路の形成領域に限定するためのパターン形成
を行っても良い。According to this embodiment, the thermal noise is reduced by increasing the breakdown voltage of the MOS transistor and making it possible to use a short channel transistor, and the 1 / f noise reduction similar to that of the first embodiment is achieved. This can be realized, and the noise of the output circuit of the CCD type solid-state image pickup device can be reduced. In addition, the above-mentioned first and second
In the embodiment described above, fluorine is implanted using the photoresist film for implanting impurities for forming the source / drain of the MOS transistor as a mask. However, even if patterning is performed to limit the implantation of fluorine to the output circuit formation region. good.
【００１７】さらに、上記した第１と第２の実施例で
は、出力回路を構成するＭＯＳトランジスタがｎチャン
ネルトランジスタの場合を述べたが、ｐチヤネルの場合
も同様である。Further, in the above-mentioned first and second embodiments, the case where the MOS transistor forming the output circuit is the n-channel transistor is described, but the same applies to the case of the p-channel.
【００１８】また、上記した第１と第２の実施例では、
初段ソースフォロワードライバトランジスタ９２がエン
ハンスメント型で、初段ソースフォロワー負荷トランジ
スタ９３，次段ソースフォロワードライバトランジスタ
９４，次段ソースフォロワー負荷トランジスタ９５がデ
ィプレッション型の場合を述べたが、本発明は、このよ
うなトランジスタのタイプの組み合わせによらず同様に
適用できる。Further, in the above-mentioned first and second embodiments,
The case where the first-stage source follower driver transistor 92 is the enhancement type and the first-stage source follower load transistor 93, the next-stage source follower driver transistor 94, and the next-stage source follower load transistor 95 are the depletion type has been described. The same applies regardless of the combination of transistor types.
【００１９】また、上記した第１と第２の実施例では、
ｎ型基板１のｐウェル２及びｐ＋２重ウェル３にＭＯＳ
トランジスタが形成された場合を述べたが、本発明は、
基板構造によらずに実施できるのはいうまでもない。Further, in the above-mentioned first and second embodiments,
MOS is formed in the p well 2 and p + double well 3 of the n-type substrate 1.
Although the case where the transistor is formed is described, the present invention is
It goes without saying that the present invention can be implemented without depending on the substrate structure.
【００２０】なお、上記した第１と第２の実施例では、
ソースフォロワーの場合を述べたが、インバータ等他の
回路構成でも、本発明は、同様な効果がある。In the first and second embodiments described above,
Although the case of the source follower has been described, the present invention has the same effect with other circuit configurations such as an inverter.
【００２１】さらに、上記した第１と第２の実施例で
は、出力回路がＭＯＳトランジスタで構成された場合を
述べたが、テレビジョン学会全国大会予稿集２−８，ｐ
ｐ．２７−２８（１９８９．７）及びアイ・ディー・エ
ム・ テクニカル ダイジェスト ６．１ 第１１６頁
から第１１９頁（１９８７)(IEDM TECHNICAL DIGEST６.
１ ｐｐ．１１６−１１９（１９８７)）に記載された
接合型電界効果トランジスタを１部に用いた出力回路で
も、本発明は、同様に実施できる。Further, in the above-mentioned first and second embodiments, the case where the output circuit is constituted by the MOS transistor is described, but the National Conference of the Television Society, Proceedings 2-8, p.
p. 27-28 (1989.7) and IDM Technical Digest 6.1, 116 to 119 (1987) (IEDM TECHNICAL DIGEST 6.
1 pp. The present invention can be implemented in the same manner even in an output circuit using a junction field effect transistor described in 116-119 (1987) as a part.
【００２２】さらに、上記した第１と第２の実施例は、
ＣＣＤ型固体撮像素子の出力回路だけでなく、遅延線等
に用いられる電荷移送素子の出力回路の低雑音化にも効
果がある。Further, the first and second embodiments described above are
It is effective not only in the output circuit of the CCD type solid-state image pickup device but also in the noise reduction of the output circuit of the charge transfer device used for the delay line and the like.
【００２３】第３の実施例
１／ｆ雑音の低減は、ＣＣＤ型撮像素子のみならず光信
号電荷を検知増幅する増幅器を内蔵する固体撮像素子全
般の雑音の低減に必要である。本実施例は、増幅器内蔵
型固体撮像素子の１種であるテレビジョン学会技術報
告，１４巻，１６号，ｐ.２５−３０（１９９０.２）に
記載されたライン増幅ＭＯＳ型撮像素子に発明を適用し
たものである。図４はライン増幅ＭＯＳ型撮像素子の全
体構成図、図５は第１の実施例の製造工程を示すｐチャ
ネルＭＯＳトランジスタ並びに図４のＡ−Ａ′部の断面
図、図６は図５の製造工程により作られたｎチャネルＭ
ＯＳトランジスタの雑音スペクトラムを示すグラフであ
る。図４において、４１は光電変換を行うホトダイオー
ド、４２は垂直走査回路４８により開閉する垂直スイッ
チ、４７は垂直信号線、４３は垂直信号線の電位変化を
検知増幅する行アンプ、４４は行アンプの出力からリセ
ット雑音を除去した後信号を１時保持するCDS回路、４
５は水平走査回路４６により開閉する水平スイッチであ
る。行アンプ４３並びにＣＤＳ回路４４はｎチャネルＭ
ＯＳトランジスタとｐチャネルＭＯＳトランジスタによ
り構成されている。ホトダイオード４１で光電変換され
た信号電荷は、垂直走査回路４８の選択信号により開い
た垂直スイッチ４２を介し垂直信号線４７に読みださ
れ、この時の信号電荷による垂直信号線の電位変化が行
アンプ４３により増幅され、ＣＤＳ回路４４でリセット
雑音を除去した後一時保持される。ついで、水平走査回
路の選択信号により水平スイッチ４５が順次開閉し素子
外部に信号が読みだされる。Third Embodiment 1 / f Noise reduction is necessary not only for the CCD type image pickup device but also for the solid state image pickup device having a built-in amplifier for detecting and amplifying optical signal charges. The present embodiment is an invention of the line amplification MOS type image pickup device described in Technical Report of the Television Society of Japan, Vol. 14, No. 16, p. Is applied. 4 is an overall configuration diagram of the line amplification MOS type image pickup device, FIG. 5 is a cross-sectional view of a p-channel MOS transistor and an AA ′ portion of FIG. 4 showing a manufacturing process of the first embodiment, and FIG. N channel M created by manufacturing process
It is a graph which shows the noise spectrum of an OS transistor. In FIG. 4, 41 is a photodiode for photoelectric conversion, 42 is a vertical switch opened / closed by a vertical scanning circuit 48, 47 is a vertical signal line, 43 is a row amplifier for detecting and amplifying a potential change of the vertical signal line, and 44 is a row amplifier. CDS circuit that holds the signal at 1:00 after removing reset noise from the output, 4
A horizontal switch 5 is opened and closed by the horizontal scanning circuit 46. The row amplifier 43 and the CDS circuit 44 are n-channel M
It is composed of an OS transistor and a p-channel MOS transistor. The signal charge photoelectrically converted by the photodiode 41 is read out to the vertical signal line 47 through the vertical switch 42 opened by the selection signal of the vertical scanning circuit 48, and the potential change of the vertical signal line due to the signal charge at this time is changed to the row amplifier. The signal is amplified by 43, and reset noise is removed by the CDS circuit 44 and then temporarily held. Then, the horizontal switch 45 is sequentially opened and closed by the selection signal of the horizontal scanning circuit, and the signal is read out to the outside of the element.
【００２４】本素子を構成するｎチャネルＭＯＳトラン
ジスタとｐチャネルＭＯＳトランジスタは、図５に示す
製造工程により作成される。図５左図と右図は、それぞ
れ、ｐチャネルＭＯＳトランジスタ並びに図４のＡ−
Ａ′部の製造工程を示している。図中、５１はｎ型基
板、５２はｎウェル、５３はｐウェル、５４はホトダイ
オードｎ層、５５はｎチャネルＭＯＳトランジスタのソ
ースドレイン拡散層、５６は素子分離のためのＬＯＣＯ
Ｓ酸化膜、５７はポリシリコンゲート、５８，５９はホ
トレジスト膜、６０はｐチャネルＭＯＳトランジスタの
ソースドレイン拡散層である。ｎ型基板５１上にｎウェ
ル５２，ｐウェル５３，ＬＯＣＯＳ酸化膜５６，ホトダ
イオードｎ層５４，ポリシリコンゲート５７が順次形成
される。ついで、ホトレジスト膜５８がホトダイオード
ｎ層５４並びにｐＭＯＳトランジスタの形成領域である
ｎウェル５２上に形成され、ｎ＋拡散層５５を形成する
ための不純物が打ち込まれた後、同一のホトレジスト膜
５８をマスクとして、フッ素がイオン打ち込みされる
（図５（ａ））。この後、ホトレジスト膜５９がホトダ
イオードｎ層５４並びにｎＭＯＳトランジスタの形成領
域であるｐウェル５３上に形成され、ｐ＋拡散層６０を
形成するための不純物が打ち込まれた後、同一のホトレ
ジスト膜５９をマスクとして、フッ素がイオン打ち込み
される(図５(ｂ))。なお、ｎチャネルＭＯＳトランジス
タのソースドレイン拡散層はｎ＋拡散層５５と同時に形
成される。The n-channel MOS transistor and the p-channel MOS transistor which compose the present device are manufactured by the manufacturing process shown in FIG. The left and right diagrams of FIG. 5 are a p-channel MOS transistor and A- of FIG. 4, respectively.
The manufacturing process of part A'is shown. In the figure, 51 is an n-type substrate, 52 is an n-well, 53 is a p-well, 54 is a photodiode n layer, 55 is a source / drain diffusion layer of an n-channel MOS transistor, and 56 is a LOCO for element isolation.
An S oxide film, 57 is a polysilicon gate, 58 and 59 are photoresist films, and 60 is a source / drain diffusion layer of a p-channel MOS transistor. An n well 52, ap well 53, a LOCOS oxide film 56, a photodiode n layer 54, and a polysilicon gate 57 are sequentially formed on an n type substrate 51. Then, a photoresist film 58 is formed on the photodiode n layer 54 and the n well 52 which is a formation region of the pMOS transistor, and after implanting an impurity for forming the n + diffusion layer 55, the same photoresist film 58 is used as a mask. , Fluorine is ion-implanted (FIG. 5A). After that, a photoresist film 59 is formed on the photodiode n layer 54 and the p well 53 which is the formation region of the nMOS transistor, and after the impurities for forming the p + diffusion layer 60 are implanted, the same photoresist film 59 is masked. As a result, fluorine is ion-implanted (FIG. 5 (b)). The source / drain diffusion layer of the n-channel MOS transistor is formed simultaneously with the n + diffusion layer 55.
【００２５】図６に以上のフッ素打ち込みによるｎチャ
ネルＭＯＳトランジスタの１／ｆ雑音の低減効果を測定
した１例を示す。フッ素の打ち込み量が増加すると１／
ｆ雑音が低減する。しかし、打ち込み量が１Ｅ１６／cm
2 を超えると打ち込みに伴う損傷により、逆に、１／ｆ
雑音は増加する。本測定例では、１Ｅ１６／cm2 のフッ
素を打ち込むことにより、約１／１０の１／ｆ雑音の低
減が出来る。FIG. 6 shows an example of measuring the 1 / f noise reducing effect of the n-channel MOS transistor by the above fluorine implantation. 1 / when the amount of fluorine implantation increases
f noise is reduced. However, the driving amount is 1E16 / cm
On the other hand , if it exceeds 2 , it will be damaged due to driving, and conversely, 1 / f
The noise increases. In this measurement example, by implanting 1E16 / cm 2 of fluorine, the 1 / f noise can be reduced by about 1/10.
【００２６】以上述べたように本実施例によれば、行ア
ンプ４３並びにＣＤＳ回路４４を構成するｎチャネルＭ
ＯＳトランジスタとｐチャネルＭＯＳトランジスタのソ
ースドレインにフッ素打ち込みを行うことにより、１／
ｆ雑音を低減し高い信号対雑音比をもつライン増幅型型
固体撮像素子を実現できる。さらに、ホトダイオードｎ
層にはフッ素が打ち込まれることがなく、ホトダイオー
ドに損傷を与えることはない。また、ゲート形成後にソ
ースドレインにフッ素打ち込みを行うことにより、ゲー
ト酸化膜の損傷を生じることなく１／ｆ雑音を低減出来
る。As described above, according to this embodiment, the n-channel M that constitutes the row amplifier 43 and the CDS circuit 44 is formed.
By implanting fluorine into the source and drain of the OS transistor and the p-channel MOS transistor, 1 /
It is possible to realize a line amplification type solid-state imaging device that reduces f noise and has a high signal-to-noise ratio. In addition, the photodiode n
The layers are not implanted with fluorine and do not damage the photodiode. Further, by implanting fluorine into the source and drain after forming the gate, 1 / f noise can be reduced without causing damage to the gate oxide film.
【００２７】第４の実施例
第３の実施例では、フッ素は垂直走査回路４８，水平走
査回路４６，垂直スイッチ４２，水平スイッチ４５にも
打ち込まれる。しかし、これらの箇所で発生する１／ｆ
雑音は、素子の性能にはなんらかかわらない。むしろ、
フッ素の打ち込みに伴う損傷が悪影響をおよぼす場合が
ある。図７はこの悪影響を避けるため、フッ素を信号電
荷を検知増幅伝達する行アンプ４３並びにＣＤＳ回路４
４に限定し打ち込んだ実施例を示す平面図である。図
中、４１から４８は、図５と同様で、６１がフッ素の打
ち込み領域を示す。以下製造工程を説明する。図５に示
したと同様に、ｎ＋拡散層５５とｐ＋拡散層６０が形成
された後に、領域６１を除く全領域にホトレジスト膜が
形成され、行アンプ４３並びにＣＤＳ回路４４にのみに
フッ素がイオン打ち込みされる。Fourth Embodiment In the third embodiment, fluorine is also implanted into the vertical scanning circuit 48, horizontal scanning circuit 46, vertical switch 42, and horizontal switch 45. However, 1 / f generated at these points
Noise has no influence on the performance of the device. Rather,
Damage due to the implantation of fluorine may have an adverse effect. In order to avoid this adverse effect, FIG. 7 shows the row amplifier 43 and the CDS circuit 4 which detect and transmit the signal charge of fluorine.
It is a top view which shows the Example which limited it to 4 and was driven in. In the figure, 41 to 48 are the same as in FIG. 5, and 61 is a fluorine implantation region. The manufacturing process will be described below. Similar to the case shown in FIG. 5, after the n + diffusion layer 55 and the p + diffusion layer 60 are formed, a photoresist film is formed in the entire region except the region 61, and fluorine is ion-implanted only in the row amplifier 43 and the CDS circuit 44. To be done.
【００２８】本実施例によれば、垂直走査回路４８，水
平走査回路４６，垂直スイッチ４２，水平スイッチ４５
に損傷を与えることなく、行アンプ４３並びにＣＤＳ回
路４４にフッ素を打ち込み、高い信号対雑音比をもつラ
イン増幅型型固体撮像素子を実現できる。According to this embodiment, the vertical scanning circuit 48, the horizontal scanning circuit 46, the vertical switch 42, and the horizontal switch 45.
It is possible to realize a line amplification type solid-state image pickup device having a high signal-to-noise ratio by implanting fluorine into the row amplifier 43 and the CDS circuit 44 without damaging the.
【００２９】さらに、上記した第３と第４の実施例で
は、行アンプ４３並びにＣＤＳ回路４４を構成するＭＯ
Ｓトランジスタがｎチャンネルトランジスタとｐチャン
ネルトランジスタの両極性の場合を述べたが、ｎチャン
ネルトランジスタだけ、もしくは、ｐチヤネルトランジ
スタだけの場合も同様である。Further, in the above-mentioned third and fourth embodiments, the MO which constitutes the row amplifier 43 and the CDS circuit 44 is constituted.
The case where the S-transistor has both polarities of an n-channel transistor and a p-channel transistor has been described, but the same applies to the case where only the n-channel transistor or the p-channel transistor is used.
【００３０】また、本発明は、基板構造、あるいは行ア
ンプ４３並びにＣＤＳ回路４４の具体的回路構成によら
ずに実施できるのはいうまでもない。Needless to say, the present invention can be implemented without depending on the substrate structure or the specific circuit configuration of the row amplifier 43 and the CDS circuit 44.
【００３１】第５の実施例
本実施例は、増幅器内蔵型固体撮像素子の１種である各
光電変換素子ごとに増幅器を設けた画素増幅型素子に、
本発明を適用した一例である。本実施例の画素増幅型素
子はテレビジョン学会全国大会予稿集３−４，ｐｐ．５
１−５２(1986.７）に記載されＡＭＩである。図８に１
画素の回路構成を示す。図中、７１が増幅用ＭＯＳトラ
ンジスタ、７２が光電変換を行うホトダイオード、７３
が選択用スイッチ、７４がホトダイオード７２のリセッ
トを行うスイッチである。ホトダイオード７２で光電変
換された信号電荷は、スイッチ７３が導通すると、増幅
用ＭＯＳトランジスタ７１で増幅され出力される。その
後、スイッチ７４が導通すると、ホトダイオード７２の
信号電荷はリセットされる。フッ素は図中のＡ，Ｂ端子
に設けられるＭＯＳトランジスタのソースドレイン拡散
層に、実施例４と同様にパターン形成を行うことにより
打ち込まれる。Fifth Embodiment In this embodiment, a pixel amplification type element in which an amplifier is provided for each photoelectric conversion element, which is one type of amplifier built-in type solid-state image pickup element,
It is an example to which the present invention is applied. The pixel amplification type element of this embodiment is described in the National Conference of Television Society Proceedings 3-4, pp. 5
1-52 (1986.7) and is AMI. 1 in FIG.
The circuit structure of a pixel is shown. In the figure, 71 is an amplification MOS transistor, 72 is a photodiode for performing photoelectric conversion, and 73 is
Is a selection switch, and 74 is a switch for resetting the photodiode 72. The signal charge photoelectrically converted by the photodiode 72 is amplified by the amplification MOS transistor 71 and output when the switch 73 becomes conductive. After that, when the switch 74 becomes conductive, the signal charge of the photodiode 72 is reset. Fluorine is implanted into the source / drain diffusion layers of the MOS transistors provided at terminals A and B in the figure by patterning in the same manner as in the fourth embodiment.
【００３２】本実施例によれば、１／ｆ雑音を低減し高
い信号対雑音比をもつＭＯＳトランジスタを増幅用トラ
ンジスタとして持つ画素増幅型型固体撮像素子を実現で
きる。さらに、ホトダイオードｎ層にはフッ素が打ち込
まれることがなく、ホトダイオードに損傷を与えること
はない。また、ゲート形成後にソースドレインにフッ素
打ち込みを行うことにより、ゲート酸化膜の損傷を生じ
ることなく１／ｆ雑音を低減出来る。According to the present embodiment, it is possible to realize a pixel amplification type solid-state image pickup device having a MOS transistor having a high signal-to-noise ratio with 1 / f noise reduced as an amplification transistor. Further, fluorine is not implanted into the photodiode n layer, and the photodiode is not damaged. Further, by implanting fluorine into the source and drain after forming the gate, 1 / f noise can be reduced without causing damage to the gate oxide film.
【００３３】なお、本実施例では、増幅用トランジスタ
としてＭＯＳトランジスタを持つ例を述べたが、アイ・
ディー・エム・テクニカル ダイジェスト １６．４
第４４０頁から第４４３頁（１９８５）(IEDM TECHNICA
L DIGEST １６.４ ｐｐ.４４０−４４３（１９８
５））に記載されたＳＩＴを増幅用トランジスタとして
持つもの、あるいは、アイ・トリィプルイー トランザ
クション オン エレクトロン デバイシィーズ，３５
巻，５号，ｐ．６４６−６５２（１９８８.５）（IEEE
Transaction on Electron Devices，VOL.３５，ＮＯ.
５、ｐ.６４６−６５２（１９８８．５）記載された接
合型電界効果トランジスタを増幅用トランジスタとして
持つものにも、本発明は、同様に実施できる。In this embodiment, the MOS transistor is used as the amplifying transistor.
DM Technical Digest 16.4
Pages 440 to 443 (1985) (IEDM TECHNICA
L DIGEST 16.4 pp.440-443 (198)
5)) having the SIT as an amplifying transistor, or I-Tripley Transaction on Electron Devices, 35
Vol. 5, No. 5, p. 646-652 (1988.5) (IEEE
Transaction on Electron Devices, VOL.35, NO.
5, p.646-652 (1988.5), the junction type field effect transistor may be used as an amplifying transistor.
【００３４】なお、以上の実施例は固体撮像素子の場合
について述べたが、本発明は、広く同一半導体基板上に
アナログ信号を伝達もしくは増幅する回路群をもうけた
アナログ集積回路における１／ｆ雑音低減のために適用
が可能である。Although the above embodiments have been described for the case of the solid-state image pickup device, the present invention widely applies to 1 / f noise in an analog integrated circuit having a circuit group for transmitting or amplifying analog signals on the same semiconductor substrate. It can be applied for reduction.
【００３５】[0035]
【発明の効果】本発明によれば、ＣＣＤ型固体撮像素
子，ライン増幅ＭＯＳ型撮像素子，画素増幅撮像素子の
光信号を検知増幅する増幅器構成するＭＯＳトランジス
タあるいは接合型電界効果トランジスタの１／ｆ雑音電
力を光電変換素子の損傷を生じることなく、約１／１０
に低減でき、高い信号対雑音比を持つ固体撮像素子を実
現できる。According to the present invention, 1 / f of a MOS transistor or a junction type field effect transistor which constitutes an amplifier for detecting and amplifying an optical signal of a CCD type solid-state image pickup device, a line amplification MOS type image pickup device, a pixel amplification image pickup device. Noise power is reduced to about 1/10 without damaging the photoelectric conversion element.
And a solid-state image sensor having a high signal-to-noise ratio can be realized.
【００３６】また、電荷移送素子の出力回路，アナログ
集積回路を構成するトランジスタの１／ｆ雑音電力を約
１／１０に低減でき、高い信号対雑音比を達成できる。Further, the 1 / f noise power of the transistors forming the output circuit of the charge transfer device and the analog integrated circuit can be reduced to about 1/10, and a high signal-to-noise ratio can be achieved.
【図１】発明のＣＣＤ型撮像素子における一実施例の製
造工程を示す図１０Ａ−Ａ′と図９Ｂ−Ｂ′に対応する
部分の断面図である。FIG. 1 is a cross-sectional view of a portion corresponding to FIGS. 10A-A ′ and 9B-B ′ showing a manufacturing process of an embodiment of a CCD image pickup device of the present invention.
【図２】本発明の効果を示す初段ソースフォロワー雑音
スペクトラムである。FIG. 2 is a first stage source follower noise spectrum showing the effect of the present invention.
【図３】本発明のＣＣＤ型撮像素子における他の実施例
の製造工程を示す図１０Ａ−Ａ′に対応する部分の断面
図である。FIG. 3 is a cross-sectional view of a portion corresponding to FIGS. 10A-A ′ showing a manufacturing process of another embodiment of the CCD image pickup device of the present invention.
【図４】ライン増幅ＭＯＳ型撮像素子の全体構成図であ
る。FIG. 4 is an overall configuration diagram of a line amplification MOS type image pickup device.
【図５】本発明のライン増幅ＭＯＳ型撮像素子における
一実施例の製造工程を示すｐチャネルＭＯＳトランジス
タと図４Ａ−Ａ′の断面図である。FIG. 5 is a cross-sectional view of a p-channel MOS transistor and FIGS. 4A-A ′ showing a manufacturing process of an embodiment of the line amplification MOS type image pickup device of the present invention.
【図６】本発明の効果を示すｎチャネルＭＯＳトランジ
スタの雑音スペクトラムである。FIG. 6 is a noise spectrum of an n-channel MOS transistor showing the effect of the present invention.
【図７】本発明のライン増幅ＭＯＳ型撮像素子における
他の実施例を示す平面図である。FIG. 7 is a plan view showing another embodiment of the line amplification MOS type image pickup device of the present invention.
【図８】本発明の画素増幅型撮像素子における一実施例
を示す回路構成図である。FIG. 8 is a circuit configuration diagram showing an embodiment of a pixel amplification type image pickup device of the present invention.
【図９】従来のＣＣＤ型撮像素子の素子構成図である。FIG. 9 is a device configuration diagram of a conventional CCD image sensor.
【図１０】図９のＣＣＤ型撮像素子の出力回路の回路構
成図である。10 is a circuit configuration diagram of an output circuit of the CCD type image pickup device of FIG.
【図１１】図１０のＡ−Ａ′部の断面構造図である。FIG. 11 is a cross-sectional structural view of an AA ′ part in FIG.
１，５１…ｎ型基板、２，５３…ｐウェル、３…２重ウ
ェル、４，５５…ｎ＋拡散層、５，５７…ポリシリコン
ゲート、６，５４…ホトダイオードｎ層、７…ＣＣＤｎ
層、８，３３，３４，５８，５９…ホトレジスト膜、９
…第１層アルミ、１０…遮光用第２層アルミ、３１…低
濃度の不純物層、３２…オフセットドレイン拡散層、４
１，７２，８１…ホトダイオード、４２…垂直スイッ
チ、４３…行アンプ、４４…ＣＤＳ回路、４５…水平ス
イッチ、４６…水平走査回路、４７…垂直信号線、５１
…ｎ型基板、５２…ｎウェル、５６…ＬＯＣＯＳ酸化
膜、６０…ｐ＋拡散層、６１，Ａ，Ｂ…フッ素の打ち込
み領域、７１…増幅用ＭＯＳトランジスタ、７３…選択
用スイッチ、７４…リセットスイッチ、８２…垂直ＣＣ
Ｄ、８３…水平ＣＣＤ、８４…出力回路、９１…リセッ
トトランジスタ、９２…初段ソースフォロワードライバ
トランジスタ、９３…初段ソースフォロワー負荷トラン
ジスタ、９４…次段ソースフォロワードライバトランジ
スタ、９５…次段ソースフォロワー負荷トランジスタ。1, 51 ... N type substrate, 2, 53 ... P well, 3 ... Double well, 4, 55 ... N + diffusion layer, 5, 57 ... Polysilicon gate, 6, 54 ... Photodiode n layer, 7 ... CCDn
Layer, 8, 33, 34, 58, 59 ... Photoresist film, 9
... first layer aluminum, 10 ... second layer aluminum for shading, 31 ... low concentration impurity layer, 32 ... offset drain diffusion layer, 4
1, 72, 81 ... Photodiodes, 42 ... Vertical switches, 43 ... Row amplifiers, 44 ... CDS circuits, 45 ... Horizontal switches, 46 ... Horizontal scanning circuits, 47 ... Vertical signal lines, 51
... n-type substrate, 52 ... n-well, 56 ... LOCOS oxide film, 60 ... p + diffusion layer, 61, A, B ... Fluorine implantation region, 71 ... amplification MOS transistor, 73 ... selection switch, 74 ... reset switch , 82 ... Vertical CC
D, 83 ... Horizontal CCD, 84 ... Output circuit, 91 ... Reset transistor, 92 ... First stage source follower driver transistor, 93 ... First stage source follower load transistor, 94 ... Next stage source follower driver transistor, 95 ... Next stage source follower load transistor .
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/335 Ｅ 8838−5Ｃ (72)発明者 佐野 聡明 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 小野 秀行 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Internal reference number FI Technical indication H04N 5/335 E 8838-5C (72) Inventor Satoshi Sano 3681 Hayano, Mobara-shi, Chiba Hitachi Device Engineering Incorporated (72) Inventor Hideyuki Ono 1-280, Higashi Koigokubo, Kokubunji, Tokyo Inside Hitachi Central Research Laboratory
Claims (11)
る光電変換素子群と、該素子で発生した光信号電荷を検
知増幅する増幅器とを設け、かつ、該増幅器の形成領域
にフッ素がイオン打ち込みされたことを特徴とする半導
体装置。1. A photoelectric conversion element group for converting light into an electric signal and an amplifier for detecting and amplifying an optical signal charge generated in the element are provided on the same semiconductor substrate, and fluorine is formed in a region where the amplifier is formed. A semiconductor device characterized by being ion-implanted.
る光電変換素子群と、該素子で発生した光信号電荷を検
知増幅する増幅器とを設け、かつ、該増幅器の形成領域
にフッ素が存在していることを特徴とする半導体装置。2. A photoelectric conversion element group for converting light into an electric signal and an amplifier for detecting and amplifying an optical signal charge generated in the element are provided on the same semiconductor substrate, and fluorine is formed in a region where the amplifier is formed. A semiconductor device characterized by being present.
る光電変換素子群と、信号電荷を順次転送する電荷移送
素子と、電荷移送素子により転送された信号電荷を検知
増幅する増幅器とを設け、かつ、該増幅器の形成領域に
フッ素がイオン打ち込みされたことを特徴とする半導体
装置。3. A photoelectric conversion element group for converting light into an electric signal on the same semiconductor substrate, a charge transfer element for sequentially transferring signal charges, and an amplifier for detecting and amplifying the signal charges transferred by the charge transfer element. A semiconductor device provided, wherein fluorine is ion-implanted into a region where the amplifier is formed.
幅器がＭＯＳトランジスタで構成され、該ＭＯＳトラン
ジスタのソースドレインを形成するための不純物打ち込
みのためのパターン形成後にフッ素がイオン打ち込みさ
れることを特徴とする半導体装置の製造法。4. The semiconductor device according to claim 2, wherein the amplifier is composed of a MOS transistor, and fluorine is ion-implanted after forming a pattern for impurity implantation for forming a source / drain of the MOS transistor. A method of manufacturing a characteristic semiconductor device.
て、フッ素のイオン打ち込み量が５Ｅ１４／cm2 から２
Ｅ１６／cm2 の範囲にあることを特徴とする半導体装置
の製造法。5. The method of manufacturing a semiconductor device according to claim 3, wherein the ion implantation amount of fluorine is 5E14 / cm 2 to 2.
A method for manufacturing a semiconductor device, characterized by being in the range of E16 / cm 2 .
幅器の少なくとも一部が接合型電界効果トランジスタで
構成され、該接合型電界効果トランジスタのソースドレ
インを形成するための不純物打ち込みのためのパターン
形成後にフッ素がイオン打ち込みされることを特徴とす
る半導体装置の製造法。6. The semiconductor device according to claim 2, wherein at least a part of the amplifier is formed of a junction field effect transistor, and a pattern for implanting impurities for forming a source drain of the junction field effect transistor. A method of manufacturing a semiconductor device, characterized in that fluorine is ion-implanted after the formation.
光電変換素子群と、１端が該光電変換素子に接続された
垂直スイッチと、該垂直スイッチの他端をつなぐ垂直信
号線と、該垂直信号線の信号電荷による電位変化を検知
増幅する増幅器を該垂直信号線毎に設け、かつ、該増幅
器の形成領域にフッ素がイオン打ち込みされたことを特
徴とする半導体装置。7. A photoelectric conversion element group arranged two-dimensionally on the same semiconductor substrate, a vertical switch having one end connected to the photoelectric conversion element, and a vertical signal line connecting the other ends of the vertical switches. A semiconductor device in which an amplifier for detecting and amplifying a potential change due to a signal charge of the vertical signal line is provided for each vertical signal line, and fluorine is ion-implanted in a region where the amplifier is formed.
幅器がＭＯＳトランジスタで構成され、該ＭＯＳトラン
ジスタのソースドレインを形成するための不純物打ち込
みのためのパターン形成後にフッ素がイオン打ち込みさ
れることを特徴とする半導体装置の製造法。8. The semiconductor device according to claim 6, wherein the amplifier is composed of a MOS transistor, and fluorine is ion-implanted after forming a pattern for implanting impurities for forming a source / drain of the MOS transistor. A method of manufacturing a characteristic semiconductor device.
光電変換素子群と、該光電変換素子の信号電荷による電
位変化を検知増幅する増幅器を該光電変換素子毎に設
け、かつ、該増幅器の形成領域にフッ素がイオン打ち込
みされたことを特徴とする半導体装置。9. A photoelectric conversion element group arranged two-dimensionally on the same semiconductor substrate, and an amplifier for detecting and amplifying a potential change due to a signal charge of the photoelectric conversion element is provided for each photoelectric conversion element. A semiconductor device characterized in that fluorine is ion-implanted into an amplifier formation region.
する電荷移送素子と、電荷移送素子により転送された信
号電荷を検知増幅する増幅器とを設け、かつ、該増幅器
の形成領域にフッ素がイオン打ち込みされたことを特徴
とする半導体装置。10. A charge transfer element for sequentially transferring signal charges on the same semiconductor substrate and an amplifier for detecting and amplifying the signal charges transferred by the charge transfer element are provided, and fluorine ions are formed in a region where the amplifier is formed. A semiconductor device characterized by being implanted.
もしくは増幅する回路群をもうけたアナログ集積回路に
おいて、該回路群の少なくとも一部にフッ素がイオン打
ち込みされたことを特徴とする半導体装置。11. A semiconductor device comprising an analog integrated circuit having a circuit group for transmitting or amplifying an analog signal on the same semiconductor substrate, wherein fluorine is ion-implanted into at least a part of the circuit group.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15437091A JP3144828B2 (en) | 1991-06-26 | 1991-06-26 | Method for manufacturing solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15437091A JP3144828B2 (en) | 1991-06-26 | 1991-06-26 | Method for manufacturing solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053311A true JPH053311A (en) | 1993-01-08 |
| JP3144828B2 JP3144828B2 (en) | 2001-03-12 |
Family
ID=15582679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15437091A Expired - Fee Related JP3144828B2 (en) | 1991-06-26 | 1991-06-26 | Method for manufacturing solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144828B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466612A (en) * | 1992-03-11 | 1995-11-14 | Matsushita Electronics Corp. | Method of manufacturing a solid-state image pickup device |
| JPH09260628A (en) * | 1996-03-22 | 1997-10-03 | Nikon Corp | Solid-state image pickup device, mos transistor and inhibition of parasitic capacitance |
| JP2007110162A (en) * | 1995-04-13 | 2007-04-26 | Eastman Kodak Co | Pinned photodiode and integrated active pixel sensor |
| JP2013162089A (en) * | 2012-02-08 | 2013-08-19 | Asahi Kasei Electronics Co Ltd | Method for manufacturing semiconductor device and semiconductor device |
| JP2015090971A (en) * | 2013-11-07 | 2015-05-11 | ルネサスエレクトロニクス株式会社 | Solid state image pickup element and manufacturing method of the same |
| US9312296B2 (en) | 2013-10-30 | 2016-04-12 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method for manufacturing solid-state imaging device |
| US11904851B2 (en) | 2017-01-20 | 2024-02-20 | Kubota Corporation | Work vehicle |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100989006B1 (en) | 2003-03-13 | 2010-10-20 | 크로스텍 캐피탈, 엘엘씨 | Method of manufacturing cmos image sensor |
-
1991
- 1991-06-26 JP JP15437091A patent/JP3144828B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466612A (en) * | 1992-03-11 | 1995-11-14 | Matsushita Electronics Corp. | Method of manufacturing a solid-state image pickup device |
| JP2007110162A (en) * | 1995-04-13 | 2007-04-26 | Eastman Kodak Co | Pinned photodiode and integrated active pixel sensor |
| JPH09260628A (en) * | 1996-03-22 | 1997-10-03 | Nikon Corp | Solid-state image pickup device, mos transistor and inhibition of parasitic capacitance |
| JP2013162089A (en) * | 2012-02-08 | 2013-08-19 | Asahi Kasei Electronics Co Ltd | Method for manufacturing semiconductor device and semiconductor device |
| US9312296B2 (en) | 2013-10-30 | 2016-04-12 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method for manufacturing solid-state imaging device |
| JP2015090971A (en) * | 2013-11-07 | 2015-05-11 | ルネサスエレクトロニクス株式会社 | Solid state image pickup element and manufacturing method of the same |
| EP2871677A1 (en) * | 2013-11-07 | 2015-05-13 | Renesas Electronics Corporation | Solid-state image sensing device and method for manufacturing the same |
| US9379150B2 (en) | 2013-11-07 | 2016-06-28 | Renesas Electronics Corporation | Solid-state image sensing device and method for manufacturing the same |
| US11904851B2 (en) | 2017-01-20 | 2024-02-20 | Kubota Corporation | Work vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3144828B2 (en) | 2001-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12002836B2 (en) | Pixel with strained silicon layer for improving carrier mobility and blue response in imagers | |
| US7833814B2 (en) | Method of forming pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor | |
| US5192990A (en) | Output circuit for image sensor | |
| US5614744A (en) | CMOS-based, low leakage active pixel array with anti-blooming isolation | |
| US7517714B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
| US6504195B2 (en) | Alternate method for photodiode formation in CMOS image sensors | |
| US20060267053A1 (en) | Snapshot CMOS image sensor with high shutter rejection ratio | |
| US7511324B2 (en) | Solid-state imaging device | |
| CN100555648C (en) | Cmos image sensor | |
| CA1128197A (en) | Solid-state imaging device | |
| EP1471579A2 (en) | Solid-state imaging apparatus and method for producing the same | |
| US6351002B1 (en) | Photodiode | |
| US20070263105A1 (en) | Solid-state imaging device | |
| US5576237A (en) | Method of manufacturing a capacitor coupled contactless imager with high resolution and wide dynamic range | |
| JPH053311A (en) | Semiconductor device and its manufacture | |
| JP2695824B2 (en) | Solid-state imaging device | |
| KR100188796B1 (en) | Solid state image sensor | |
| US5837574A (en) | Method of manufacturing a thin poly, capacitor coupled contactless imager with high resolution and wide dynamic range | |
| Yamawaki et al. | A pixel size shrinkage of amplified MOS imager with two-line mixing | |
| JP3240828B2 (en) | MOS transistor structure and charge transfer device using the same | |
| JP3084034B2 (en) | Semiconductor device | |
| JP2986752B2 (en) | Semiconductor device | |
| Ohki et al. | A 1/4-inch 250 k pixel IT-CCD image sensor | |
| JPH05145056A (en) | Solid state image sensor | |
| JPH0774336A (en) | Solid-state image sensing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |