JPH05326445A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05326445A JPH05326445A JP12734192A JP12734192A JPH05326445A JP H05326445 A JPH05326445 A JP H05326445A JP 12734192 A JP12734192 A JP 12734192A JP 12734192 A JP12734192 A JP 12734192A JP H05326445 A JPH05326445 A JP H05326445A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- tungsten thin
- film
- internal stress
- argon gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、電極となるタングステン薄膜の形成方法に係る
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and, more particularly, to a method of forming a tungsten thin film to be an electrode.
【０００２】[0002]
【従来の技術】近年、高周波用ＭＯＳトランジスタ等の
半導体装置のゲート電極材料として、ポリシリコンの代
わりに低抵抗であるタングステンを用いることが有望さ
れている。従来、タングステンをゲート電極材料として
用いる場合には、スパッタ法により、タングステン薄膜
とそのシリサイドとの多層構造を形成した後、電気抵抗
を下げるために温度１０００〔℃〕程度の高温の熱処理
を行っていた。この際、タングステン薄膜は、一定のガ
ス圧力（５〜１５〔ｍTorr〕）のアルゴンガス（Ａｒガ
ス）をイオン化し、所定のターゲットに照射するという
スパッタ法により形成されたものであった。2. Description of the Related Art In recent years, it has been promising to use low resistance tungsten instead of polysilicon as a gate electrode material of a semiconductor device such as a high frequency MOS transistor. Conventionally, when tungsten is used as a gate electrode material, after forming a multilayer structure of a tungsten thin film and its silicide by a sputtering method, a high temperature heat treatment at a temperature of about 1000 [° C.] is performed to reduce electric resistance. It was At this time, the tungsten thin film was formed by a sputtering method in which an argon gas (Ar gas) having a constant gas pressure (5 to 15 [mTorr]) was ionized and a predetermined target was irradiated.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の製造方法を適用したタングステ
ン薄膜は、内部応力が大きいという問題があった。内部
応力の大きいタングステン薄膜は、次のような欠点をも
たらす。内部応力の大きいタングステン薄膜は、酸化膜
との密着性に劣り、タングステン薄膜の剥離の要因とな
る。このような内部応力に起因した膜の剥離は、特に段
差部で顕著に生じる。また、電極として用いるために堆
積後に、温度１０００〔℃〕程度の熱処理および微細加
工を行うことで、容易に剥離や断線が生じる。However, the tungsten thin film to which such a conventional semiconductor device manufacturing method is applied has a problem that the internal stress is large. The tungsten thin film having a large internal stress brings about the following defects. A tungsten thin film having a large internal stress has poor adhesion to an oxide film, which causes peeling of the tungsten thin film. The peeling of the film due to such internal stress occurs remarkably at the step portion. Further, for use as an electrode, heat treatment and fine processing at a temperature of about 1000 [° C.] are performed after deposition, so that peeling or disconnection easily occurs.
【０００４】また、内部応力の大きいタングステン薄膜
をゲート酸化膜上に形成した場合、ゲート酸化膜と基板
との界面特性に悪影響を与え、界面準位の増大，閾値の
ばらつきおよび閾値の変動をもたらし、素子の動作が不
安定となる。このような素子の動作の不安定性は、従来
の半導体装置の製造方法を通信機器に用いられる高周波
用ＭＯＳトランジスタ（使用周波数が１００〔ＭＨｚ〕
以上のトランジスタ）に適用した場合に顕著となり、ゲ
ート電極材料としてポリシリコンを用いるよりも、タン
グステン薄膜を用いた方が、かえってノイズまたは歪等
が発生しやすくなってしまい、高周波特性の劣化を招い
ていた。Further, when a tungsten thin film having a large internal stress is formed on the gate oxide film, the interface characteristics between the gate oxide film and the substrate are adversely affected, resulting in an increase in the interface state, a variation in the threshold value, and a variation in the threshold value. , The operation of the device becomes unstable. The instability of the operation of such an element is caused by a conventional semiconductor device manufacturing method using a high-frequency MOS transistor used in communication equipment (operating frequency of 100 [MHz]).
It becomes remarkable when applied to the above transistors), and noise or distortion is more likely to occur when a tungsten thin film is used than when polysilicon is used as a gate electrode material, which leads to deterioration of high frequency characteristics. Was there.
【０００５】このような欠点をなくすためには、タング
ステン薄膜の内部応力を５×１０8〔Ｎ／ｍ2 〕以下に
調整することが望まれるが、従来の半導体装置の製造方
法では、タングステン薄膜の内部応力を調整することは
できなかった。この発明の目的は、上記問題点に鑑み、
タングステン薄膜の内部応力を小さく調整することがで
きる半導体装置の製造方法を提供することである。In order to eliminate such a defect, it is desirable to adjust the internal stress of the tungsten thin film to 5 × 10 8 [N / m 2 ] or less. It was not possible to adjust the internal stress of. In view of the above problems, the object of the present invention is to
It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of adjusting the internal stress of a tungsten thin film to be small.
【０００６】[0006]
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、アルゴンガスのガス圧を１５〜２０
〔ｍTorr〕を境にして前後する値に交互に設定し、各ガ
ス圧ごとに所定の膜厚を有するタングステン薄膜を少な
くとも２層以上積層することを特徴とする。請求項２記
載の半導体装置の製造方法は、請求項１記載の半導体装
置の製造方法において、各タングステン薄膜の膜厚を１
５０〔ｎｍ〕以下にしたことを特徴とする。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a gas pressure of argon gas is 15 to 20.
It is characterized in that the values are alternately set back and forth with [mTorr] as a boundary, and at least two or more tungsten thin films having a predetermined film thickness are laminated for each gas pressure. A method of manufacturing a semiconductor device according to claim 2 is the method of manufacturing a semiconductor device according to claim 1, wherein each tungsten thin film has a thickness of 1
The feature is that the thickness is set to 50 [nm] or less.
【０００７】請求項３記載の半導体装置の製造方法は、
請求項１または２記載の半導体装置の製造方法におい
て、膜厚１００〔ｎｍ〕以下の酸化膜上にタングステン
薄膜を形成することを特徴とする。請求項４記載の半導
体装置の製造方法は、請求項３記載の半導体装置の製造
方法において、ガス圧力を１５〔ｍTorr〕以上に設定
し、１層目のタングステン薄膜を形成することを特徴と
する。A method of manufacturing a semiconductor device according to claim 3 is
A method of manufacturing a semiconductor device according to claim 1 or 2 is characterized in that a tungsten thin film is formed on an oxide film having a film thickness of 100 nm or less. A method for manufacturing a semiconductor device according to a fourth aspect is the method for manufacturing a semiconductor device according to the third aspect, characterized in that the gas pressure is set to 15 [mTorr] or more and the first tungsten thin film is formed. ..
【０００８】請求項５記載の半導体装置の製造方法は、
請求項３または４記載の半導体装置の製造方法におい
て、１層目のタングステン薄膜の膜厚を１００〔ｎｍ〕
以下としたことを特徴とする。A method of manufacturing a semiconductor device according to claim 5 is
5. The method of manufacturing a semiconductor device according to claim 3, wherein the first tungsten thin film has a thickness of 100 [nm].
It is characterized by the following.
【０００９】[0009]
【作用】この発明の構成によれば、次のような作用を得
ることができる。図２に示すように、スパッタ法により
形成したタングステン薄膜の内部応力は、アルゴンガス
のガス圧力に依存しており、１５〜２０〔ｍTorr〕を境
にして圧縮応力および引っ張り応力に変化する。したが
って、アルゴンガスのガス圧力を１５〜２０〔ｍTorr〕
を境にして前後の値に交互に設定し、各ガス圧力ごとに
所定の膜厚を有するタングステン薄膜を少なくとも２層
以上積層することにより、内部応力が引っ張り応力であ
るタングステン薄膜と、内部応力が圧縮応力であるタン
グステン薄膜とを積層させて互いに相殺させることで、
積層したタングステン薄膜の総合的な内部応力を小さく
調整することができる。According to the structure of the present invention, the following effects can be obtained. As shown in FIG. 2, the internal stress of the tungsten thin film formed by the sputtering method depends on the gas pressure of argon gas, and changes to compressive stress and tensile stress at the boundary of 15 to 20 [mTorr]. Therefore, the gas pressure of the argon gas is 15 to 20 [mTorr].
By alternately setting the values before and after the boundary, and stacking at least two or more tungsten thin films having a predetermined thickness for each gas pressure, the tungsten thin film whose internal stress is tensile stress and the internal stress By stacking with a tungsten thin film that is a compressive stress and canceling each other,
The total internal stress of the stacked tungsten thin films can be adjusted to be small.
【００１０】また、スパッタ法により、ガス圧力が１５
〔ｍTorr〕以上のアルゴンガスを用いて形成したタング
ステン薄膜の内部応力は、引っ張り応力となる。このよ
うなタングステン薄膜を酸化膜上に、１層目のタングス
テン薄膜として形成することで、酸化膜に対する密着性
の高いタングステン薄膜を得ることができる。さらに、
この１層目のタングステン薄膜の膜厚を１００〔ｎｍ〕
以下とすることで、タングステン薄膜の内部応力を小さ
くし、酸化膜に加わる全体の応力を低減することによっ
て、酸化膜とその下地のシリコン基板との界面に生じる
界面準位を低減することができる。The gas pressure is 15 by the sputtering method.
The internal stress of a tungsten thin film formed by using an argon gas of [mTorr] or higher becomes tensile stress. By forming such a tungsten thin film as the first tungsten thin film on the oxide film, a tungsten thin film having high adhesion to the oxide film can be obtained. further,
The thickness of the first tungsten thin film is 100 [nm]
By the following, by reducing the internal stress of the tungsten thin film and reducing the overall stress applied to the oxide film, it is possible to reduce the interface level generated at the interface between the oxide film and the underlying silicon substrate. ..
【００１１】[0011]
【実施例】図１および図２を参照しながら、この発明の
一実施例の半導体装置の製造方法を説明する。図１はこ
の発明の一実施例の半導体装置の製造方法を説明するた
めの工程順断面図、図２はアルゴンガスのガス圧力と、
タングステン薄膜の内部応力との関係を示す図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a sectional view in order of steps for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a gas pressure of argon gas,
It is a figure which shows the relationship with the internal stress of a tungsten thin film.
【００１２】図１(a) に示すように、シリコン基板１の
表面を、温度１１００〜１２００〔℃〕のドライ酸化、
または塩酸酸化することにより、シリコン基板１上に膜
厚２０〜２００〔ｎｍ〕のゲート酸化膜２を形成する。
なお、シリコン基板１は、（１００）面のｐ型のエピタ
キシャル層からなり、シート抵抗５Ω／□のものであ
る。As shown in FIG. 1A, the surface of the silicon substrate 1 is dry-oxidized at a temperature of 1100 to 1200 [° C.],
Alternatively, the gate oxide film 2 having a film thickness of 20 to 200 [nm] is formed on the silicon substrate 1 by oxidizing with hydrochloric acid.
The silicon substrate 1 is composed of a (100) plane p-type epitaxial layer and has a sheet resistance of 5 Ω / □.
【００１３】次に、図１(b) に示すように、直流マグネ
トロン・スパッタ法により、ガス圧力を２０〜２５〔ｍ
Torr〕としたアルゴンガス（Ａｒガス）を用いて、ゲー
ト酸化膜２上に膜厚５０〜１００〔ｎｍ〕のタングステ
ン薄膜３を堆積する。直流マグネトロン・スパッタ法に
より形成したタングステン薄膜の内部応力は、図２に示
すように、アルゴンガスのガス圧力に依存しており、１
５〜２０〔ｍTorr〕を境にして圧縮応力および引っ張り
応力に変化する。Next, as shown in FIG. 1 (b), the gas pressure is set to 20 to 25 [m by the DC magnetron sputtering method.
Torr] is used to deposit a tungsten thin film 3 having a thickness of 50 to 100 [nm] on the gate oxide film 2. As shown in FIG. 2, the internal stress of the tungsten thin film formed by the DC magnetron sputtering method depends on the gas pressure of the argon gas.
It changes into a compressive stress and a tensile stress at a boundary of 5 to 20 [mTorr].
【００１４】これにより、Ａｒガスのガス圧力を２０〜
２５〔ｍTorr〕とすることで、タングステン薄膜３の内
部応力は、引っ張り応力となる。また、ゲート酸化膜２
上に直接に堆積するタングステン薄膜３の内部応力とし
ては、引っ張り応力である膜の方が剥離が生じにくい。
したがって、ガス圧力を２０〜２５〔ｍTorr〕としたＡ
ｒガスを用いてゲート酸化膜２上にタングステン薄膜３
を形成することで、密着性の良いタングステン薄膜３を
形成することができる。このタングステン薄膜３の内部
応力を光学式の干渉法によりシリコン基板１の反りから
求めたところ、引っ張り応力で２〜５×１０8 〔Ｎ／ｍ
2 〕であった。As a result, the gas pressure of Ar gas is 20 to
By setting it to 25 [mTorr], the internal stress of the tungsten thin film 3 becomes a tensile stress. In addition, the gate oxide film 2
Regarding the internal stress of the tungsten thin film 3 directly deposited on the film, peeling is less likely to occur in the film having tensile stress.
Therefore, the gas pressure was set to 20 to 25 [mTorr] A
The tungsten thin film 3 is formed on the gate oxide film 2 by using r gas.
By forming the, the tungsten thin film 3 having good adhesion can be formed. When the internal stress of the tungsten thin film 3 was obtained from the warp of the silicon substrate 1 by an optical interference method, the tensile stress was 2 to 5 × 10 8 [N / m
2 ]
【００１５】また、タングステン薄膜３の膜厚を５０〜
１００〔ｎｍ〕としたのは、次の理由による。タングス
テン薄膜３の膜厚を１００〔ｎｍ〕以下としたのは、ゲ
ート酸化膜２上に直接に堆積したタングステン薄膜３の
内部応力を小さくし（５×１０8 〔Ｎ／ｍ2 〕以下）、
ゲート酸化膜２に加わる全体の応力を少なくして、ゲー
ト酸化膜２とシリコン基板１との界面に生じる界面準位
を少なくするためである。The thickness of the tungsten thin film 3 is 50 to 50.
The reason why 100 [nm] is set is as follows. The thickness of the tungsten thin film 3 is set to 100 [nm] or less because the internal stress of the tungsten thin film 3 directly deposited on the gate oxide film 2 is reduced (5 × 10 8 [N / m 2 ] or less).
This is because the total stress applied to the gate oxide film 2 is reduced and the interface level generated at the interface between the gate oxide film 2 and the silicon substrate 1 is reduced.
【００１６】一方、タングステン薄膜３の膜厚を５０
〔ｎｍ〕以上としたのは、タングステン薄膜をゲート電
極として用いるには、少なくとも２００〜３００〔ｎ
ｍ〕の膜厚が必要であるために堆積回数を減らすためで
ある。このようにゲート酸化膜２上にタングステン薄膜
３を形成した後、このタングステン薄膜３上に、さら
に、直流マグネトロン・スパッタ法により、ガス圧力を
５〜１５〔ｍTorr〕としたアルゴンガス（Ａｒガス）を
用いて、膜厚５０〜１５０〔ｎｍ〕のタングステン薄膜
４を堆積する。このようにガス圧力を５〜１５〔ｍTor
r〕としたアルゴンガスを用いて形成したタングステン
薄膜４の内部応力は、圧縮応力となる（図２参照）。こ
のタングステン薄膜４の内部応力は、圧縮応力で２〜１
５×１０8 〔Ｎ／ｍ2 〕であった。On the other hand, the thickness of the tungsten thin film 3 is 50
[Nm] or more is set to be at least 200 to 300 [n in order to use a tungsten thin film as a gate electrode.
This is to reduce the number of depositions because the film thickness of [m] is required. After forming the tungsten thin film 3 on the gate oxide film 2 as described above, an argon gas (Ar gas) having a gas pressure of 5 to 15 [mTorr] is further formed on the tungsten thin film 3 by the DC magnetron sputtering method. Is used to deposit the tungsten thin film 4 having a film thickness of 50 to 150 [nm]. In this way, the gas pressure is 5 to 15 [mTor
The internal stress of the tungsten thin film 4 formed by using the argon gas [r] is a compressive stress (see FIG. 2). The internal stress of the tungsten thin film 4 is 2-1 in terms of compressive stress.
It was 5 × 10 8 [N / m 2 ].
【００１７】タングステン薄膜３の引っ張り応力を考慮
して、内部応力が圧縮応力であるタングステン薄膜４の
膜厚を設定することで、タングステン薄膜３，４を総合
した内部応力を小さくすることができる。これにより、
タングステン薄膜３，４を総合した内部応力は減少し、
１〜３×１０8 〔Ｎ／ｍ2 〕以下にできた。次に、図１
(c）に示すように、暗室工程でタングステン薄膜３，４
上にレジスト（図示せず）を形成した後、このレジスト
をマスクとした塩素および臭素系ガスを用いたＲＩＥ法
により、タングステン薄膜３，４をゲート電極形状に微
細加工する。なお、この形状は幅０．５〜５〔μｍ〕
で、長さ５０〜５００〔μｍ〕の数本の指状電極構造と
した。By considering the tensile stress of the tungsten thin film 3 and setting the film thickness of the tungsten thin film 4 whose internal stress is compressive stress, the total internal stress of the tungsten thin films 3 and 4 can be reduced. This allows
The total internal stress of the tungsten thin films 3 and 4 decreases,
It was possible to be 1 to 3 × 10 8 [N / m 2 ] or less. Next, FIG.
As shown in (c), tungsten thin film
After forming a resist (not shown) on the upper surface, the tungsten thin films 3 and 4 are finely processed into a gate electrode shape by the RIE method using chlorine and bromine gas as a mask. In addition, this shape has a width of 0.5 to 5 [μm].
Then, a structure of several finger-shaped electrodes having a length of 50 to 500 [μm] was formed.
【００１８】次に、図１(d) に示すように、イオン注入
法により、加速エネルギー８０〔ｋｅＶ〕で、ドーズ量
５×１０14〔／ｃｍ2 〕のＡｓを注入することにより、
ソースおよびドレイン領域（以下「Ｓ／Ｄ領域」とい
う。）５を形成する。この際、Ａｓの活性化のためのア
ニール処理として、温度９００〜１１００〔℃〕で３０
分間の処理を施した。Next, as shown in FIG. 1 (d), by ion implantation, As is implanted with an acceleration energy of 80 [keV] and a dose of 5 × 10 14 [/ cm 2 ].
Source and drain regions (hereinafter referred to as “S / D regions”) 5 are formed. At this time, as the annealing treatment for activating As, a temperature of 900 to 1100 [° C.]
It was treated for a minute.
【００１９】そして、図１(e) に示すように、全面に層
間絶縁膜６を堆積した後、この層間絶縁膜６に所定のコ
ンタクト・ホール（図示せず）を形成した後に、スパッ
タ法により、膜厚１〔μｍ〕のアルミニウム膜を堆積
し、パターンニングすることによって、Ｓ／Ｄ領域５と
電気的に接続したＳ／Ｄ電極７を形成する。その後、温
度５００〔℃〕で３０分間のアニール処理を行なった。
そして、最後に全面に保護膜（図示せず）を形成した。
また、ゲート酸化膜２の周囲に膜厚７００〔ｎｍ〕のフ
ィールド酸化膜（図示せず）を形成し、ゲート酸化膜２
との間に段差（角度４５度）を設けて、その部分にもタ
ングステン薄膜からなるゲート電極を形成した。Then, as shown in FIG. 1E, after depositing an interlayer insulating film 6 on the entire surface and forming a predetermined contact hole (not shown) in the interlayer insulating film 6, the sputtering method is used. Then, an S / D electrode 7 electrically connected to the S / D region 5 is formed by depositing an aluminum film having a thickness of 1 [μm] and patterning the aluminum film. After that, annealing treatment was performed at a temperature of 500 [° C.] for 30 minutes.
Then, finally, a protective film (not shown) was formed on the entire surface.
Further, a field oxide film (not shown) having a film thickness of 700 [nm] is formed around the gate oxide film 2.
A step (angle of 45 degrees) was provided between and, and a gate electrode made of a tungsten thin film was formed in that step as well.
【００２０】このように形成したタングステン薄膜３，
４は内部応力が小さく、ゲート酸化膜２に対する密着性
の高いものとなり、ゲート電極パターン形成時の微細加
工および熱処理によっても、剥離および断線することが
なく、さらに従来では剥離が顕著であった段差部でも剥
離することがなかった。また、タングステン薄膜３，４
の内部応力を小さくしたことで、ゲート酸化膜２に加わ
る全体の応力を低減することができ、ゲート酸化膜２と
シリコン基板と１の界面に生じる界面準位を低減するこ
とができる。これにより、タングステン薄膜３，４をゲ
ート電極とした高周波用ＭＯＳトランジスタ（使用周波
数が１００〔ＭＨｚ〕以上のトランジスタ）は、閾値が
安定し、動作が安定した高周波特性の良好なものとなっ
た。The tungsten thin film 3 thus formed
No. 4 has a small internal stress and a high adhesiveness to the gate oxide film 2, and is not peeled or broken even by microfabrication and heat treatment during the formation of the gate electrode pattern. No part was peeled off. Also, the tungsten thin films 3, 4
By reducing the internal stress of the gate oxide film 2, the total stress applied to the gate oxide film 2 can be reduced, and the interface level generated at the interface between the gate oxide film 2 and the silicon substrate 1 can be reduced. As a result, the high-frequency MOS transistor using the tungsten thin films 3 and 4 as the gate electrode (transistor having a use frequency of 100 [MHz] or more) has stable threshold voltage and stable high-frequency characteristics.
【００２１】このように実施例によれば、ゲート酸化膜
２上に形成する１層目のタングステン薄膜として、直流
マグネトロン・スパッタ法により、ガス圧力を２０〜２
５〔ｍTorr〕としたアルゴンガスを用いて、膜厚５０〜
１００〔ｎｍ〕のタングステン薄膜３を形成する。アル
ゴンガスのガス圧力を２０〜２５〔ｍTorr〕とすること
で、タングステン薄膜３の内部応力は、引っ張り応力と
なり、これにより、ゲート酸化膜２とタングステン薄膜
３との密着性を高くすることができる。また、１層目の
タングステン薄膜３の膜厚を１００〔ｎｍ〕以下とする
ことで、タングステン薄膜３の内部応力を小さくし、ゲ
ート酸化膜２に加わる全体の応力を低減することによ
り、ゲート酸化膜２とシリコン基板１との界面に生じる
界面準位を低減することができる。As described above, according to the embodiment, as the first tungsten thin film formed on the gate oxide film 2, the gas pressure is 20 to 2 by the DC magnetron sputtering method.
Using argon gas of 5 [mTorr], a film thickness of 50 to
A tungsten thin film 3 of 100 [nm] is formed. By setting the gas pressure of the argon gas to 20 to 25 [mTorr], the internal stress of the tungsten thin film 3 becomes a tensile stress, which makes it possible to improve the adhesion between the gate oxide film 2 and the tungsten thin film 3. .. Further, by setting the thickness of the first tungsten thin film 3 to 100 [nm] or less, the internal stress of the tungsten thin film 3 is reduced, and the overall stress applied to the gate oxide film 2 is reduced. The interface state generated at the interface between the film 2 and the silicon substrate 1 can be reduced.
【００２２】そして、このタングステン薄膜３上に形成
する２層目のタングステン薄膜として、直流マグネトロ
ン・スパッタ法により、ガス圧力を５〜１５〔ｍTorr〕
としたアルゴンガスを用いて、膜厚５０〜１５０〔ｎ
ｍ〕のタングステン薄膜４を形成する。アルゴンガスの
ガス圧力を５〜１５〔ｍTorr〕とすることで、タングス
テン薄膜４の内部応力は、圧縮応力となる。したがっ
て、タングステン薄膜３の引っ張り応力を考慮し、内部
応力が圧縮応力であるタングステン薄膜４の膜厚を５０
〜１５０〔ｎｍ〕に設定することで、タングステン薄膜
３，４を総合した内部応力は小さなものとなる。Then, as the second tungsten thin film formed on the tungsten thin film 3, the gas pressure is 5 to 15 [mTorr] by the DC magnetron sputtering method.
Film thickness of 50 to 150 [n
m] of the tungsten thin film 4 is formed. By setting the gas pressure of the argon gas to 5 to 15 [mTorr], the internal stress of the tungsten thin film 4 becomes a compressive stress. Therefore, considering the tensile stress of the tungsten thin film 3, the film thickness of the tungsten thin film 4 whose internal stress is compressive stress is 50
By setting the thickness to 150 [nm], the total internal stress of the tungsten thin films 3 and 4 becomes small.
【００２３】その結果、タングステン薄膜３，４は、内
部応力が小さく、ゲート酸化膜２に対して密着性の高い
ものとなる。したがって、タングステン薄膜３，４をゲ
ート電極に用いることで、閾値が安定し、動作が安定し
た高周波特性の良好な量産性に適した高周波用ＭＯＳト
ランジスタ（使用周波数が１００〔ＭＨｚ〕以上のトラ
ンジスタ）を得ることができる。As a result, the tungsten thin films 3 and 4 have small internal stress and high adhesion to the gate oxide film 2. Therefore, by using the tungsten thin films 3 and 4 for the gate electrode, a high-frequency MOS transistor (transistor whose operating frequency is 100 [MHz] or more) suitable for mass production with stable high-frequency characteristics with stable operation and stable operation. Can be obtained.
【００２４】なお、この実施例では、Ａｒガスのガス圧
力を２０〜２５〔ｍTorr〕および５〜１５〔ｍTorr〕と
し、各ガス圧力のもとで各々１回の堆積によりタングス
テン薄膜３，４を形成したが、これに限らず、要求され
る膜厚と内部応力に応じて、堆積膜厚および堆積回数は
適宜設定すれば良い。但し、内部応力の影響を考慮する
と１回の堆積におけるタングステン薄膜の膜厚は１５０
〔ｎｍ〕以下にすることが好ましい。また、実施例で
は、ゲート酸化膜２の膜厚を２０〜２００〔ｎｍ〕とし
たが、ゲート酸化膜２は膜厚が薄いほど、タングステン
薄膜２，３の内部応力の影響を受け、特にゲート酸化膜
２の膜厚を１００〔ｎｍ〕以下とすることで、この発明
の効果を顕著に得ることができる。In this embodiment, the Ar gas has a gas pressure of 20 to 25 [mTorr] and 5 to 15 [mTorr], and the tungsten thin films 3 and 4 are deposited once under each gas pressure. The formed film is not limited to this, but the deposited film thickness and the number of depositions may be appropriately set according to the required film thickness and internal stress. However, considering the influence of internal stress, the thickness of the tungsten thin film in one deposition is 150
It is preferably [nm] or less. Further, in the embodiment, the film thickness of the gate oxide film 2 is set to 20 to 200 [nm]. However, the thinner the film thickness of the gate oxide film 2 is, the more the internal stress of the tungsten thin films 2 and 3 affects the gate oxide film 2. The effect of the present invention can be remarkably obtained by setting the thickness of the oxide film 2 to 100 [nm] or less.
【００２５】[0025]
【発明の効果】この発明の半導体装置の製造方法によれ
ば、スパッタ法により、アルゴンガスのガス圧力を１５
〜２０〔ｍTorr〕を境にして前後の値に交互に設定し、
各ガス圧力ごとに所定の膜厚を有するタングステン薄膜
を少なくとも２層以上積層することにより、内部応力が
小さく、酸化膜に対して密着性の高いタングステン薄膜
を形成することができる。According to the method of manufacturing a semiconductor device of the present invention, the gas pressure of argon gas is adjusted to 15 by the sputtering method.
Alternately set to the front and back values at ~ 20 [mTorr],
By stacking at least two tungsten thin films having a predetermined thickness for each gas pressure, it is possible to form a tungsten thin film having low internal stress and high adhesion to an oxide film.
【００２６】その結果、このタングステン薄膜をゲート
電極に用いることで、閾値が安定し、動作が安定した高
周波特性の良好で、量産性に適した高周波用ＭＯＳトラ
ンジスタ（使用周波数が１００〔ＭＨｚ〕以上のトラン
ジスタ）を得ることができる。As a result, by using this tungsten thin film for the gate electrode, the threshold voltage is stable, the operation is stable, the high-frequency characteristics are good, and the high-frequency MOS transistor suitable for mass production (the operating frequency is 100 [MHz] or more). Transistor) can be obtained.
【図１】この発明の一実施例の半導体装置の製造方法を
説明するための工程順断面図である。1A to 1D are cross-sectional views in order of the processes, for illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】アルゴンガスのガス圧力と、タングステン薄膜
の内部応力との関係を示す図である。FIG. 2 is a diagram showing the relationship between the gas pressure of argon gas and the internal stress of a tungsten thin film.
１ シリコン基板 ２ ゲート酸化膜（酸化膜） ３ タングステン薄膜 ４ タングステン薄膜 1 Silicon substrate 2 Gate oxide film (oxide film) 3 Tungsten thin film 4 Tungsten thin film
Claims (5)
タングステン薄膜を形成する工程を含む半導体装置の製
造方法であって、 前記アルゴンガスのガス圧を１５〜２０〔ｍTorr〕を境
にして前後する値に交互に設定し、各ガス圧ごとに所定
の膜厚を有するタングステン薄膜を少なくとも２層以上
積層することを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising a step of forming a tungsten thin film by using an argon gas by a sputtering method, wherein the gas pressure of the argon gas is a value that fluctuates around 15 to 20 [mTorr]. And a tungsten thin film having a predetermined film thickness for each gas pressure is laminated at least two layers.
ｍ〕以下にしたことを特徴とする請求項１記載の半導体
装置の製造方法。2. The thickness of each tungsten thin film is set to 150 [n
m] The method of manufacturing a semiconductor device according to claim 1, wherein
ングステン薄膜を形成することを特徴とする請求項１ま
たは２記載の半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein a tungsten thin film is formed on the oxide film having a film thickness of 100 nm or less.
し、１層目のタングステン薄膜を形成することを特徴と
する請求項３記載の半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 3, wherein the gas pressure is set to 15 [mTorr] or more and the first tungsten thin film is formed.
０〔ｎｍ〕以下としたことを特徴とする請求項３または
４記載の半導体装置の製造方法。5. The film thickness of the first tungsten thin film is 10
5. The method for manufacturing a semiconductor device according to claim 3, wherein the thickness is set to 0 [nm] or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12734192A JPH05326445A (en) | 1992-05-20 | 1992-05-20 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12734192A JPH05326445A (en) | 1992-05-20 | 1992-05-20 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326445A true JPH05326445A (en) | 1993-12-10 |
Family
ID=14957530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12734192A Pending JPH05326445A (en) | 1992-05-20 | 1992-05-20 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326445A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332259A (en) * | 1999-03-17 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | Wiring material, semiconductor device with wiring using the same and manufacture of the semiconductor device |
| JPWO2002043151A1 (en) * | 2000-11-22 | 2004-04-02 | 株式会社ルネサステクノロジ | Semiconductor device and manufacturing method thereof |
| US20080202919A1 (en) * | 2007-02-22 | 2008-08-28 | Jeon Geon Han | Apparatus And Method For Manufacturing Stress-Free Flexible Printed Circuit Board |
| WO2009025118A1 (en) * | 2007-08-23 | 2009-02-26 | Murata Manufacturing Co., Ltd. | Piezoelectric resonator and method for fabricating the same |
| US20130126883A1 (en) * | 1999-06-22 | 2013-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring Material, Semiconductor Device Provided with a Wiring Using the Wiring Material and Method of Manufacturing Thereof |
| US9051211B2 (en) * | 2004-04-27 | 2015-06-09 | Ppg Industries Ohio, Inc. | Effects of methods of manufacturing sputtering targets on characteristics of coatings |
-
1992
- 1992-05-20 JP JP12734192A patent/JPH05326445A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332259A (en) * | 1999-03-17 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | Wiring material, semiconductor device with wiring using the same and manufacture of the semiconductor device |
| US20130126883A1 (en) * | 1999-06-22 | 2013-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring Material, Semiconductor Device Provided with a Wiring Using the Wiring Material and Method of Manufacturing Thereof |
| US9660159B2 (en) * | 1999-06-22 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US8963250B2 (en) | 2000-11-22 | 2015-02-24 | Renesas Electronics Corporation | Semiconductor device including a film for applying stress to a channel formation region to increase current flow |
| US9412669B2 (en) | 2000-11-22 | 2016-08-09 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| JP2008288606A (en) * | 2000-11-22 | 2008-11-27 | Renesas Technology Corp | Semiconductor device and method for manufacturing the same |
| US9978869B2 (en) | 2000-11-22 | 2018-05-22 | Renesas Electronics Corporation | P-channel transistor having an increased channel mobility due to a compressive stress-inducing gate electrode |
| US7705402B2 (en) | 2000-11-22 | 2010-04-27 | Renesas Technology Corp. | Semiconductor device including a nitride containing film to generate stress for improving current driving capacity of a field effect transistor |
| JP4597479B2 (en) * | 2000-11-22 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| JP2012124507A (en) * | 2000-11-22 | 2012-06-28 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| JPWO2002043151A1 (en) * | 2000-11-22 | 2004-04-02 | 株式会社ルネサステクノロジ | Semiconductor device and manufacturing method thereof |
| US7414293B2 (en) | 2000-11-22 | 2008-08-19 | Renesas Technology Corp. | Structure and method of applying localized stresses to the channels of PFET and NFET transistors for improved performance |
| US7411253B2 (en) | 2000-11-22 | 2008-08-12 | Renesas Technology Corp. | CMOS transistors using gate electrodes to increase channel mobilities by inducing localized channel stress |
| US9051211B2 (en) * | 2004-04-27 | 2015-06-09 | Ppg Industries Ohio, Inc. | Effects of methods of manufacturing sputtering targets on characteristics of coatings |
| US20080202919A1 (en) * | 2007-02-22 | 2008-08-28 | Jeon Geon Han | Apparatus And Method For Manufacturing Stress-Free Flexible Printed Circuit Board |
| US8354009B2 (en) * | 2007-02-22 | 2013-01-15 | Sungkyunkwan University Foundation For Corporate Collaboration | Apparatus and method for manufacturing stress-free flexible printed circuit board |
| WO2009025118A1 (en) * | 2007-08-23 | 2009-02-26 | Murata Manufacturing Co., Ltd. | Piezoelectric resonator and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03119727A (en) | Semiconductor device and its manufacture | |
| JP3426170B2 (en) | Method for manufacturing semiconductor device | |
| JP3635843B2 (en) | Film laminated structure and method for forming the same | |
| JPH05326445A (en) | Manufacture of semiconductor device | |
| JP3316027B2 (en) | Method for manufacturing insulated gate field effect semiconductor device | |
| JP2587335B2 (en) | Method for forming flat metal thin film | |
| JPH02138750A (en) | Manufacture of semiconductor device | |
| JPH10326830A (en) | Manufacture of semiconductor device | |
| JPS6257255A (en) | Manufacture of compound semiconductor device | |
| JP3034327B2 (en) | Method of forming capacitor electrode | |
| JPH07273326A (en) | Semiconductor device and manufacture of it | |
| JP3382130B2 (en) | Method for manufacturing thin film transistor | |
| JPH029450B2 (en) | ||
| JPH05343613A (en) | Integrated circuit device | |
| JP2001068670A (en) | Fabrication of semiconductor device | |
| JPH0897212A (en) | Manufacture of semiconductor device | |
| KR100576448B1 (en) | A method for forming a gate electrode of a semiconductor device | |
| KR0156216B1 (en) | Fabricating method of thin film transistor | |
| JP3022740B2 (en) | Method for manufacturing semiconductor device | |
| JP2773937B2 (en) | Method for manufacturing semiconductor device | |
| JP3473302B2 (en) | Method for forming coating type insulating film, method for manufacturing semiconductor device, and semiconductor device | |
| JP3586971B2 (en) | Method for manufacturing semiconductor device | |
| JPH04125958A (en) | Thin film capacitor | |
| JPH04155967A (en) | Manufacture of semiconductor device | |
| JPH07321202A (en) | Forming method for multilayer interconnection |