JPH053190A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH053190A
JPH053190A JP15311191A JP15311191A JPH053190A JP H053190 A JPH053190 A JP H053190A JP 15311191 A JP15311191 A JP 15311191A JP 15311191 A JP15311191 A JP 15311191A JP H053190 A JPH053190 A JP H053190A
Authority
JP
Japan
Prior art keywords
metal wiring
bpsg
semiconductor substrate
semiconductor device
reflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15311191A
Other languages
Japanese (ja)
Inventor
Hiroichi Sakaguchi
博一 阪口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP15311191A priority Critical patent/JPH053190A/en
Publication of JPH053190A publication Critical patent/JPH053190A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE:To prevent voids from being formed inside a passivation film when a passivation film is made to grow on a semiconductor device. CONSTITUTION:A BPSG 13 is made to grow on a semiconductor substrate where a metal wiring of Al-Si-Cu or the like is formed, and then the substrate is thermally treated (reflow) to eliminate voids 14 generated in the BPSG 13. Boric acid contained in BPSG is so set in concentration not to induce stress migration in a metal wiring at reflow, whereby voids generated in a passivation film can be eliminated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法の
うち、特に半導体基板の保護膜の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a protective film on a semiconductor substrate.

【0002】[0002]

【従来の技術】従来の半導体装置の保護膜(以下パッシ
ベーションと称する)は図3に示すように、金属配線3
1が形成された半導体基板上に窒化シリコン層(以下S
iNと称する)32を成長したり、あるいは図4に示す
ように金属配線41を形成した半導体基板上にリンガラ
ス層(以下PSGと称する)42を成長した後SiN4
3を成長していた。
2. Description of the Related Art As shown in FIG. 3, a conventional semiconductor device protective film (hereinafter referred to as passivation) has a metal wiring 3
1 has a silicon nitride layer (hereinafter referred to as S
iN) 32 or a phosphorous glass layer (hereinafter referred to as PSG) 42 is grown on a semiconductor substrate on which metal wiring 41 is formed as shown in FIG.
Was growing 3.

【0003】[0003]

【発明が解決しようとする課題】近年、半導体装置の集
積度が高まるにつれて、パッシベーション膜厚に対して
金属配線幅および金属配線間距離が急速に狭まってい
る。そのような状況下で金属配線上にパッシベーション
を成長した場合、金属配線の側面及び金属配線間の基板
上に均一な厚さのパッシベーションを成長させることは
極めて困難なものとなっている。つまり図3及び図4に
示した従来技術によるパッシベーションのように、金属
配線の上部側面にパッシベーションが厚く成長し、下部
側面には薄く成長するというカスピング現象が顕著にな
っている。そしてパッシベーション膜厚が相対的に厚く
なるとカスピング35a,bあるいは46a,bに囲ま
れた部分が空洞(以下ボイドと称する)となってパッシ
ベーション中に残留し、水分侵入、不純物ガスの吸着等
の原因となっている。
In recent years, as the degree of integration of semiconductor devices has increased, the metal wiring width and the distance between metal wirings have rapidly narrowed with respect to the passivation film thickness. When the passivation is grown on the metal wiring under such circumstances, it is extremely difficult to grow the passivation having a uniform thickness on the side surface of the metal wiring and on the substrate between the metal wirings. That is, as in the conventional passivation shown in FIGS. 3 and 4, the cusping phenomenon in which the passivation grows thickly on the upper side surface of the metal wiring and thinly grows on the lower side surface is remarkable. When the passivation film becomes relatively thick, the portion surrounded by the cuspings 35a, b or 46a, b becomes a cavity (hereinafter referred to as a void) and remains during the passivation, which causes moisture intrusion, adsorption of impurity gas, etc. Has become.

【0004】[0004]

【課題を解決するための手段】本発明による半導体装置
は、(1)半導体基板上に金属配線を形成する工程と
(2)金属配線が形成された半導体基板にBPSGを成
長する工程と(3)BPSGを熱処理する工程と(4)
熱処理されたBPSGの上にSiNを成長する工程から
なる製造方法を用いることによってパッシベーション中
のボイドの発生を防止している。
A semiconductor device according to the present invention comprises (1) a step of forming metal wiring on a semiconductor substrate, and (2) a step of growing BPSG on a semiconductor substrate having the metal wiring formed thereon (3). ) Heat treatment of BPSG and (4)
Generation of voids during passivation is prevented by using a manufacturing method including a step of growing SiN on the heat-treated BPSG.

【0005】[0005]

【作用】金属配線を形成した半導体基板にBPSGを成
長した直後は、BPSG膜厚が不均一でカスピングが見
られる。しかし熱処理(以後リフローと称する)を行う
とBPSGが溶融し、金属配線側面に生じていたカスピ
ングが緩和される。
Function: Immediately after growing BPSG on a semiconductor substrate having metal wiring formed thereon, the BPSG film thickness is non-uniform and cusping is observed. However, when heat treatment (hereinafter referred to as reflow) is performed, BPSG is melted and the cusping generated on the side surface of the metal wiring is relaxed.

【0006】[0006]

【実施例】本発明の実施例について図面を用いて説明す
る。
Embodiments of the present invention will be described with reference to the drawings.

【0007】図1(a)〜(d)は本発明の第一実施例
を製造工程順に説明した図である。まず図1(a)にあ
るように、半導体基板12の上に金属配線層を成長しフ
ォトリソグラフィ工程で金属配線11を形成する。ここ
で金属配線層の材質はAl−Si(1%)−Cu(0.
1%)を想定している。
FIGS. 1A to 1D are views for explaining the first embodiment of the present invention in the order of manufacturing steps. First, as shown in FIG. 1A, a metal wiring layer is grown on a semiconductor substrate 12 and a metal wiring 11 is formed by a photolithography process. Here, the material of the metal wiring layer is Al-Si (1%)-Cu (0.
1%) is assumed.

【0008】次に図1(b)にあるように、BPSG1
3を金属配線と同程度の膜厚まで成長する。この状態で
はカスピング15aおよび15bに囲まれた部分がボイ
ド14となって残り、従来のパッシベーションとの差は
見られない。ここでBPSG13のほう酸濃度は、次に
述べるリフロー温度を考慮して決定すれば良い。
Next, as shown in FIG. 1B, BPSG1
3 is grown to the same thickness as the metal wiring. In this state, the portion surrounded by the cuspings 15a and 15b remains as the void 14, and no difference from the conventional passivation can be seen. Here, the boric acid concentration of the BPSG 13 may be determined in consideration of the reflow temperature described below.

【0009】次に図1(c)にあるように、半導体基板
を加熱しリフローを行う。加熱温度は金属配線にストレ
スマイグレーションが発生しない範囲の温度とする。リ
フローによって前述図1(b)のBPSG13が溶融し
カスピング15が緩和される。この結果、BPSG13
中に残留していたボイド14がBPSG16によって埋
まり消滅する。
Next, as shown in FIG. 1C, the semiconductor substrate is heated and reflowed. The heating temperature is a temperature within a range where stress migration does not occur in the metal wiring. By the reflow, the BPSG 13 shown in FIG. 1B is melted and the cusping 15 is relaxed. As a result, BPSG13
The void 14 remaining inside is filled with the BPSG 16 and disappears.

【0010】次に図1(d)にあるように、BPSG1
6上にSiN17を成長する。SiNはカスピングが発
生し易い性質を持っているが、上述のリフローを行なっ
たBPSG16上にSiN17を成長することによって
比較的均一な膜厚となり、またSiN表面の凹凸も緩和
される。
Next, as shown in FIG. 1D, BPSG1
SiN 17 is grown on 6. Although SiN has a property of easily causing cusping, a relatively uniform film thickness can be obtained by growing SiN 17 on the BPSG 16 that has been subjected to the above-mentioned reflow, and unevenness on the surface of SiN can be relaxed.

【0011】図2(a)〜(f)は本発明の第2実施例
を製造工程順に説明した図である。本実施例では金属配
線が形成される以前にポリシリコン配線等の段差が存在
している場合を説明している。
FIGS. 2A to 2F are views for explaining the second embodiment of the present invention in the order of manufacturing steps. In this embodiment, the case where there is a step such as a polysilicon wiring before the metal wiring is formed is described.

【0012】まず図2(a)にあるように、半導体基板
201上にポリシリコンを成長しフォトリソグラフィ工
程によってポリシリコン配線202を形成する。
First, as shown in FIG. 2A, polysilicon is grown on a semiconductor substrate 201 and a polysilicon wiring 202 is formed by a photolithography process.

【0013】次に図2(b)にあるように層間絶縁膜2
03を成長する。ここで層間絶縁膜203の材質は気相
成長法によって形成されるシリコン酸化膜を想定する。
Next, as shown in FIG. 2B, the interlayer insulating film 2 is formed.
Grow 03. Here, the material of the interlayer insulating film 203 is assumed to be a silicon oxide film formed by a vapor phase epitaxy method.

【0014】次に図2(c)にあるように、金属配線層
を成長しフォトリソグラフィ工程によってポリシリコン
配線上部に金属配線204を形成する。
Next, as shown in FIG. 2C, a metal wiring layer is grown and a metal wiring 204 is formed on the polysilicon wiring by a photolithography process.

【0015】次に図2(d)にあるように、BPSG2
05を金属配線と同程度の膜厚まで成長する。本実施例
ではポリシリコン配線202上に金属配線204を形成
しているので金属配線上部と金属配線が形成されていな
い部分との段差が急峻である。従ってこの状態ではカス
ピング208aおよび208bに囲まれたボイド206
の他に、層間絶縁膜の凹部によってもボイド207が発
生する。
Next, as shown in FIG. 2D, BPSG2
05 is grown to the same thickness as the metal wiring. In this embodiment, since the metal wiring 204 is formed on the polysilicon wiring 202, the step between the upper portion of the metal wiring and the portion where the metal wiring is not formed is steep. Therefore, in this state, the void 206 surrounded by the cuspings 208a and 208b is formed.
In addition, voids 207 are generated due to the recesses in the interlayer insulating film.

【0016】次に図2(e)にあるように、半導体基板
を加熱しリフローを行う。リフローによって図2(d)
の金属配線側面のボイド206が消滅すると共に層間絶
縁膜凹部のボイド207も消滅する。
Next, as shown in FIG. 2E, the semiconductor substrate is heated and reflow is performed. Figure 2 (d) by reflow
The void 206 on the side surface of the metal wiring disappears and the void 207 on the concave portion of the interlayer insulating film also disappears.

【0017】次に図2(f)にあるように、BPSG2
09上にSiN210を成長する。本実施例の場合、B
PSG表面がそれほど平坦にはなっていないが、従来の
製造法よりBPSGの凹部が浅くなっているのでSiN
中にボイドが発生することを防止できる。
Next, as shown in FIG. 2 (f), BPSG2
SiN 210 is grown on 09. In the case of this embodiment, B
The surface of PSG is not so flat, but the recess of BPSG is shallower than that of the conventional manufacturing method.
It is possible to prevent the occurrence of voids inside.

【0018】[0018]

【発明の効果】異常述べたように半導体装置を製造する
にあたって、(1)半導体基板上に金属配線を形成する
工程と(2)金属配線が形成された半導体基板にほう酸
リンガラス層を成長する工程と(3)ほう酸リンガラス
層を熱処理する工程と(4)熱処理されたほう酸リンガ
ラス層の上に窒化シリコン層を成長する工程からなる製
造方法を用いることにより、金属配線間のパッシベーシ
ョン中にボイドが発生することを防止できる。
As described above, in manufacturing a semiconductor device, as described above, (1) a step of forming metal wiring on a semiconductor substrate, and (2) growing a borate phosphorus glass layer on the semiconductor substrate on which the metal wiring is formed. By using the manufacturing method including the steps of (3) heat treating the phosphoric acid borate glass layer and (4) growing the silicon nitride layer on the heat treated phosphoric acid borate glass layer, the passivation between the metal wirings is performed. It is possible to prevent the occurrence of voids.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を半導体装置の断面図を用
いて製造工程順に示した図である。
FIG. 1 is a diagram showing a first embodiment of the present invention in the order of manufacturing steps using sectional views of a semiconductor device.

【図2】本発明の第2実施例を半導体装置の断面図を用
いて製造工程順に示した図である。
FIG. 2 is a diagram showing a second embodiment of the present invention in the order of manufacturing steps using sectional views of a semiconductor device.

【図3】従来技術による製造工程を半導体装置の断面図
を用いて示した図である。
FIG. 3 is a view showing a manufacturing process according to a conventional technique by using a sectional view of a semiconductor device.

【図4】従来技術による製造工程を半導体装置の断面図
を用いて示した図である。
FIG. 4 is a view showing a manufacturing process according to a conventional technique using a cross-sectional view of a semiconductor device.

【符号の説明】[Explanation of symbols]

11・・・・・・・金属配線 12・・・・・・・半導体基板 13・・・・・・・BPSG 14・・・・・・・ボイド 15a,b・・・・カスピング 16・・・・・・・リフロー後のBPSG 17・・・・・・・SiN 201・・・・・・半導体基板 202・・・・・・ポリシリコン配線 203・・・・・・層間絶縁膜 204・・・・・・金属配線 205・・・・・・BPSG 206・・・・・・ボイド 207・・・・・・ボイド 208a,b・・・カスピング 209・・・・・・リフロー後のBPSG 210・・・・・・SiN 31・・・・・・・半導体基板 32・・・・・・・金属配線 33・・・・・・・SiN 34・・・・・・・ボイド 35a,b・・・・カスピング 41・・・・・・・半導体基板 42・・・・・・・金属配線 43・・・・・・・PSG 44・・・・・・・SiN 45・・・・・・・ボイド 46a,b・・・・カスピング 11 --- Metal wiring 12 --- Semiconductor substrate 13 --- BPSG 14 --- Void 15a, b --- Casping 16 --- ... BPSG 17 after reflow ... SiN 201 ... semiconductor substrate 202 ... polysilicon wiring 203 ... interlayer insulating film 204 ...・ ・ ・ Metal wiring 205 ・ ・ ・ ・ BPSG 206 ・ ・ ・ ・ ・ Void 207 ・ ・ ・ ・ ・ Void 208a, b ・ ・ ・ Casping 209 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ BPSG after reflow 210 ・ ・ ・・ ・ ・ ・ SiN 31 ・ ・ ・ ・ Semiconductor substrate 32 ・ ・ ・ ・ ・ Metal wiring 33 ・ ・ ・ ・ SiN 34 ・ ・ ・ ・ Voids 35a, b ・ ・ ・ ・Casping 41 ..... Semiconductor substrate 42 .. Genus wiring 43 ······· PSG 44 ······· SiN 45 ······· voids 46a, b · · · · Kasupingu

Claims (1)

【特許請求の範囲】 【請求項1】(1)半導体基板上に金属配線を形成する
工程と(2)金属配線が形成された半導体基板にほう酸
リンガラス層を成長する工程と(3)該ほう酸リンガラ
ス層を熱処理する工程と(4)熱処理された該ほう酸リ
ンガラス層の上に窒化シリコン層を成長する工程からな
る半導体装置の製造方法。
Claims: (1) A step of forming metal wiring on a semiconductor substrate; (2) A step of growing a phosphoric acid borate glass layer on a semiconductor substrate on which the metal wiring is formed; and (3) A method of manufacturing a semiconductor device comprising a step of heat-treating a phosphorous borate glass layer and (4) a step of growing a silicon nitride layer on the heat-treated phosphorous borate glass layer.
JP15311191A 1991-06-25 1991-06-25 Manufacture of semiconductor device Pending JPH053190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15311191A JPH053190A (en) 1991-06-25 1991-06-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15311191A JPH053190A (en) 1991-06-25 1991-06-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH053190A true JPH053190A (en) 1993-01-08

Family

ID=15555215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15311191A Pending JPH053190A (en) 1991-06-25 1991-06-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH053190A (en)

Similar Documents

Publication Publication Date Title
US4879253A (en) Method for fabricating a semiconductor device using a BPSG layer containing high concentrations of phosphorus and boron
US4630343A (en) Product for making isolated semiconductor structure
GB2044533A (en) A semiconductor device and method of manufacturing same
JPH053190A (en) Manufacture of semiconductor device
JPH03161926A (en) Manufacture of semiconductor device
US4727048A (en) Process for making isolated semiconductor structure
JPS62235739A (en) Manufacture of semiconductor device
JPS59222945A (en) Manufacture of semiconductor device
JP2874972B2 (en) Method for manufacturing semiconductor device
JPH0226783B2 (en)
JP2906491B2 (en) Method for manufacturing semiconductor device
JP2595224B2 (en) Method of forming fine element
JPH0528501B2 (en)
JPS6222437A (en) Forming method of contact hole
JPH0558564B2 (en)
JPS61164240A (en) Semiconductor integrated circuit device
JPH01235253A (en) Manufacture of semiconductor device
JPH01225338A (en) Formation of al-based wiring part
JPH01295427A (en) Manufacture of semiconductor device
JPH0810681B2 (en) Method for manufacturing semiconductor device
GB2168340A (en) Forming glass layers on semiconductor substrates
JPH0216019B2 (en)
JPH04144231A (en) Manufacture of semiconductor device
JPS5965448A (en) Manufacture of semiconductor device
JPS6131616B2 (en)