JPH053163A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH053163A
JPH053163A JP3245548A JP24554891A JPH053163A JP H053163 A JPH053163 A JP H053163A JP 3245548 A JP3245548 A JP 3245548A JP 24554891 A JP24554891 A JP 24554891A JP H053163 A JPH053163 A JP H053163A
Authority
JP
Japan
Prior art keywords
heat treatment
temperature
substrate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3245548A
Other languages
Japanese (ja)
Other versions
JP2864806B2 (en
Inventor
Takatoshi Yasui
孝俊 安井
Chiaki Kudo
千秋 工藤
Ichiro Nakao
一郎 中尾
Toyokazu Fujii
豊和 藤居
Yuka Terai
由佳 寺井
Shinichi Imai
伸一 今井
Hiroshi Yamamoto
浩 山本
Koji Naito
康志 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24554891A priority Critical patent/JP2864806B2/en
Publication of JPH053163A publication Critical patent/JPH053163A/en
Application granted granted Critical
Publication of JP2864806B2 publication Critical patent/JP2864806B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE:To provide a method of manufacturing a semiconductor device, where a BPSG film adequate in concentration to induce an enough glass flow is thermally treated for flattening without separating particles and then an aluminum wiring is formed high in yield. CONSTITUTION:A process wafer 6 is a semiconductor substrate where a a BPSG film is formed so as to improve an interlayer insulating film in evenness. Silicon substrates (dummy wafers 7) are placed near on both ends of a quartz port 8 so as to make a gas flow uniform. Process wafers 6 are mounted between the dummy wafers located on the ends of the port 8. When the process wafers 6 are arranged so as to be separate from each other by a space of 9/16 inch, boron, phosphorus, or the like suspended in a heat treating atmosphere can be lessened in concentration relatively to the process wafers 6, and the BPSG film can be lessened in number of separated particles.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に不純物としてボロンと燐を含む酸化膜の
熱処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of heat treating an oxide film containing boron and phosphorus as impurities.

【0002】[0002]

【従来の技術】近年、半導体装置の製造に於て微細化が
進むにつれ配線等のエッチング後の段差は大きくなって
いる。とくにダイナミックランダムアクセスメモリ(DRA
M)のストレージノード形成方法としてスタック方式が採
用されたり、配線方法として多層配線が用いられるよう
になり、上層のフォトリソパターンを容易に形成し、ま
た上層膜のエッチングを容易にするには、高段差を平坦
化する必要がある。このため不純物としてボロンと燐を
含む酸化膜であるボロンリンシリケイトガラス(Boropho
sphosilicate Glass : 以下BPSGという。)を堆積し、90
0℃以上の温度に於て熱処理を行うことによりBPSGをリ
フローさせ平坦化する方法が開発されている。この技術
は例えば沖電気研究開発第130号第53巻 79 ページ(昭
和61年4月)、沖電気研究開発、第140号第55巻123ペー
ジに報告されている。
2. Description of the Related Art In recent years, as the miniaturization of semiconductor devices has progressed, the steps of wirings and the like after etching have become larger. Especially dynamic random access memory (DRA
The stack method has been adopted as the storage node forming method of (M), and the multilayer wiring has been used as the wiring method.To easily form the photolithographic pattern of the upper layer and to easily etch the upper layer film, a high It is necessary to flatten the steps. Therefore, boron phosphorus silicate glass (Borophore) is an oxide film containing boron and phosphorus as impurities.
sposilicate Glass: Hereinafter referred to as BPSG. ) And deposit 90
A method for flattening by reflowing BPSG by performing heat treatment at a temperature of 0 ° C or higher has been developed. This technology is reported, for example, in Oki Electric R & D No. 130, Vol. 53, page 79 (April 1986), and Oki Electric R & D, No. 140, Vol. 55, page 123.

【0003】従来のBPSGの熱処理方法としては、以下の
ような方法が用いられている。図16はこの従来の酸化
膜熱処理方法の工程図であり、熱履歴の各過程でのボー
ト82に載置された基板83の炉心管81に対する位置を示す
ものである。図16において、81は炉心管、82はボー
ト、83はボート82に載置されたBPSGを堆積した基板(以
下基板という)である。図17はこの従来の酸化膜の熱
処理方法の熱履歴図を示すものである。
As a conventional heat treatment method for BPSG, the following method is used. FIG. 16 is a process diagram of this conventional oxide film heat treatment method, and shows the position of the substrate 83 placed on the boat 82 with respect to the core tube 81 in each step of thermal history. In FIG. 16, 81 is a core tube, 82 is a boat, and 83 is a substrate on which the BPSG is deposited (hereinafter referred to as substrate) mounted on the boat 82. FIG. 17 is a heat history diagram of the conventional heat treatment method for an oxide film.

【0004】以上のように構成された従来の酸化膜の熱
処理方法において、以下その動作を説明する。挿入過程
91において基板83をボート82上に配置し、炉心管81内に
図16(A)から図16(B)のように挿入する。次に昇温過
程92が終了した後、熱処理過程93において900゜C以上の
温度において熱処理を行なう。基板83上のBPSGは熱処理
過程93において、粘性係数が小さくなるため時間と共に
表面張力等のため平坦になる。その後、取り出し過程94
において図16(B)から図16(C)のように大気中にボー
ト82と共に基板83を取り出す。
The operation of the conventional heat treatment method for an oxide film having the above structure will be described below. Insertion process
At 91, the substrate 83 is placed on the boat 82 and inserted into the core tube 81 as shown in FIGS. 16 (A) to 16 (B). Next, after the heating process 92 is completed, in the heat treatment process 93, heat treatment is performed at a temperature of 900 ° C. or higher. During the heat treatment process 93, the BPSG on the substrate 83 becomes flat due to surface tension and the like over time because its viscosity coefficient becomes small. Then the retrieval process 94
In FIG. 16B to FIG. 16C, the substrate 83 is taken out into the atmosphere together with the boat 82.

【0005】[0005]

【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、特に基板を取り出す際に降温速度が遅い
こと、大気にさらされることなどにより、BPSG表面にお
いて、大気中の酸素、水蒸気等とBPSG中のボロン、燐と
の反応、もしくはBPSG中での結晶成長によりBPSG表面に
燐、酸素を主成分とした直径0.1um〜10um程度の析出物
が発生する。この析出物を反射高速電子回折(Reflecti
on High Energy Electron Diffraction;RHEED)と電子プ
ローブX線マイクロアナライザー(EPMA)により分析した
結果から析出物は燐と酸素を多く含む結晶であることが
わかっている。これらの結果は本発明者らが1990年秋期
第51回応用物理学会学術講演会 講演番号 26a D 5/iiに
おいて報告している。
However, in the above-mentioned configuration, particularly when the substrate is taken out, the temperature decreasing rate is slow, and the substrate is exposed to the atmosphere. Precipitates containing phosphorus and oxygen as the main components and having a diameter of about 0.1 um to 10 um are generated on the surface of BPSG due to the reaction with boron and phosphorus therein or the crystal growth in BPSG. This precipitate is reflected by high-speed electron diffraction (Reflecti
On High Energy Electron Diffraction (RHEED) and electron probe X-ray microanalyzer (EPMA) analysis results show that the precipitates are crystals containing a large amount of phosphorus and oxygen. These results are reported by the present inventors in the autumn 1990, 51st Annual Meeting of the Society of Applied Physics, Lecture No. 26a D 5 / ii.

【0006】図18にこの析出物の発生原理図を示す。
図18(A)は気相成長に関する原理図、図18(B)は固相
成長に関する原理図を示す。図18において101はBPS
G、102は析出物を示す。図18を用いて以下に析出の発
生原理を説明する。図18(A)では大気中の酸素や水蒸
気とBPSGから蒸発したボロンや燐とが気相において反応
し、析出物が成長する。図18(B)ではBPSGの温度があ
る範囲において固相でBPSG101中の燐酸化物やボロン酸
化物がBPSG中で反応し、析出物が成長する。
FIG. 18 shows the principle of generation of this precipitate.
FIG. 18A shows a principle diagram regarding vapor phase growth, and FIG. 18B shows a principle diagram regarding solid phase growth. In FIG. 18, 101 is BPS
G and 102 indicate precipitates. The principle of occurrence of precipitation will be described below with reference to FIG. In FIG. 18 (A), oxygen and water vapor in the atmosphere react with boron and phosphorus vaporized from BPSG in the gas phase to grow a precipitate. In FIG. 18B, the phosphorus oxide or boron oxide in BPSG101 reacts in BPSG in a solid phase within a certain temperature range of BPSG, and a precipitate grows.

【0007】以上から明らかなように前記のような構成
では、析出物が発生することにより後工程での平坦性が
悪化しパターン不良、エッチング不良等により製造歩留
まりを極端に悪化させるという問題点を有していた。
As is clear from the above, the above-mentioned structure has a problem in that the flatness in the post-process is deteriorated due to the generation of precipitates, and the manufacturing yield is extremely deteriorated due to pattern defects, etching defects and the like. Had.

【0008】本発明は、上記従来の技術の問題点を改良
するもので、充分なガラスフローを起こすような濃度を
持つBPSG膜を、粒子の析出をさせることなしに、平坦化
のための熱処理を施し、その後歩留良くアルミニウムな
どの配線形成を行なう半導体装置の製造方法を提供する
ことを目的とする。
The present invention solves the above-mentioned problems of the prior art, and heat treatment for flattening a BPSG film having a concentration that causes a sufficient glass flow without causing precipitation of particles. It is an object of the present invention to provide a method for manufacturing a semiconductor device in which wiring is formed with good yield after that.

【0009】[0009]

【課題を解決するための手段】本発明の請求項1にかか
る半導体装置の製造方法は、複数の半導体基板を半導体
基板運搬治具に所定間隔をおいてセットした状態で、熱
処理炉内に搬入し、熱処理炉内において所定の温度プロ
フィールにしたがって熱処理を行って、各半導体基板上
に形成された不純物を含んだ誘電体をリフローさせて基
板表面を平坦化するようにした工程を含む半導体装置の
製造方法において、前記所定間隔を熱処理中に蒸発した
不純物が相隣る基板に付着しえない間隔に設定したこと
を特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a plurality of semiconductor substrates are loaded into a heat treatment furnace in a state in which a plurality of semiconductor substrates are set in a semiconductor substrate carrying jig at predetermined intervals. Then, a heat treatment is performed in a heat treatment furnace in accordance with a predetermined temperature profile to reflow the dielectric containing impurities formed on each semiconductor substrate to flatten the substrate surface. In the manufacturing method, the predetermined interval is set to an interval at which impurities evaporated during heat treatment cannot adhere to adjacent substrates.

【0010】本発明の請求項2にかかる半導体装置の製
造方法は、複数の半導体基板を半導体基板運搬治具に所
定間隔をおいてセットした状態で、熱処理炉内に搬入
し、熱処理炉内において所定の温度プロフィールにした
がって熱処理を行って、各半導体基板上に形成された不
純物を含んだ誘電体をリフローさせて基板表面を平坦化
するようにした工程を含む半導体装置の製造方法におい
て、前記熱処理工程における一の制御ファクタを、熱処
理中に誘電体から蒸発した不純物が結晶化しえない条件
に設定し、半導体基板上での析出物の発生を抑制するよ
うにしたことを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a plurality of semiconductor substrates are set in a semiconductor substrate carrying jig at predetermined intervals and are loaded into a heat treatment furnace, and then the heat treatment furnace is set in the heat treatment furnace. In the method of manufacturing a semiconductor device, the method includes the step of performing a heat treatment according to a predetermined temperature profile to reflow a dielectric containing impurities formed on each semiconductor substrate to flatten the substrate surface. One of the control factors in the process is set to a condition that impurities evaporated from the dielectric during heat treatment cannot be crystallized to suppress the generation of precipitates on the semiconductor substrate.

【0011】前記一の制御ファクタが、熱処理中の雰囲
気、熱処理中の雰囲気ガスの流量率、熱処理中の炉内圧
力、熱処理の降温プロセスにおける降温速度のいづれか
であることを特徴とする。
It is characterized in that the one control factor is any one of an atmosphere during the heat treatment, a flow rate of an atmosphere gas during the heat treatment, a furnace pressure during the heat treatment, and a temperature lowering rate in a temperature lowering process of the heat treatment.

【0012】[0012]

【作用】本発明の請求項1にかかる半導体装置の製造方
法によれば、半導体基板と半導体基板との間隔を広げる
ことにより、熱処理雰囲気中に浮遊しているボロン,リ
ン等の濃度を半導体基板に対して相対的に薄くすること
ができ、粒子の析出をさせることなしに、平坦化のため
の熱処理を施し、その後歩留良くアルミニウムなどの配
線形成を行ない、もって形成される素子の特性を顕著に
向上させることができる。
According to the method of manufacturing a semiconductor device according to the first aspect of the present invention, by increasing the distance between the semiconductor substrates, the concentration of boron, phosphorus, etc. floating in the heat treatment atmosphere can be reduced. Can be made relatively thin, and heat treatment for planarization is performed without causing precipitation of particles, and then wiring such as aluminum is formed with good yield, and the characteristics of the element formed are It can be significantly improved.

【0013】本発明の請求項2にかかる半導体装置の製
造方法によれば、複数の半導体基板を半導体基板運搬治
具に所定間隔をおいてセットした状態で、熱処理炉内に
搬入し、熱処理炉内において所定の温度プロフィールに
したがって熱処理を行って、各半導体基板上に形成され
た不純物を含んだ誘電体をリフローさせて基板表面を平
坦化するようにした工程における一の制御ファクタを、
熱処理中に誘電体から蒸発した不純物が結晶化しえない
条件に設定し、半導体基板上での析出物の発生を抑制す
る。一の制御ファクタとして熱処理中の雰囲気を選べ
ば、BPSG膜などの不純物を含んだ誘電体膜を構成する原
子の未結合手を終端させることができ、粒子の析出をさ
せることなしに、平坦化のための熱処理を施し、その後
歩留良くアルミニウムなどの配線形成を行ない、もって
形成される素子の特性を顕著に向上させることができ
る。
According to the method of manufacturing a semiconductor device according to the second aspect of the present invention, a plurality of semiconductor substrates are loaded into the heat treatment furnace in a state where they are set in the semiconductor substrate carrying jig at predetermined intervals, and the heat treatment furnace is loaded. One control factor in the step of performing a heat treatment in accordance with a predetermined temperature profile to reflow the dielectric containing impurities formed on each semiconductor substrate to flatten the substrate surface,
The conditions under which the impurities evaporated from the dielectric during the heat treatment cannot be crystallized are set to suppress the generation of precipitates on the semiconductor substrate. If the atmosphere during heat treatment is selected as one control factor, it is possible to terminate the dangling bonds of the atoms that compose the dielectric film containing impurities such as the BPSG film, and planarize without causing the precipitation of particles. Heat treatment is performed, and then wiring such as aluminum is formed with a good yield, so that the characteristics of the element thus formed can be remarkably improved.

【0014】また、一の制御ファクタとして熱処理中の
雰囲気ガスの流量率を選べば、BPSG表面から反応性元素
であるBPSGから蒸発したボロンや燐を吹き飛ばし、かつ
冷却効果が高まることにより析出物は発生しない。
If the flow rate of the atmospheric gas during the heat treatment is selected as one control factor, boron and phosphorus vaporized from the reactive element BPSG are blown off from the BPSG surface, and the cooling effect is enhanced, so that precipitates are formed. Does not occur.

【0015】また、一の制御ファクタとして熱処理中の
炉内圧力を選べば、BPSG表面から反応性元素を除去する
ことにより析出物は発生しない。
If the furnace pressure during the heat treatment is selected as one of the control factors, precipitates will not be generated by removing the reactive element from the BPSG surface.

【0016】また、一の制御ファクタとして熱処理の降
温プロセスにおける降温速度を選べば、析出物の発生す
る温度域を析出物の成長する時間を与えずに降温するこ
とにより析出物は発生しない。
Further, if the temperature lowering rate in the temperature lowering process of the heat treatment is selected as one control factor, precipitates are not generated by lowering the temperature range in which the precipitates are generated without giving the time for growing the precipitates.

【0017】[0017]

【実施例】(実施例1)図1は本発明の第一の実施例に
おける熱処理装置のボート上に載置された処理ウェハを
示す断面図である。図2は従来例における熱処理装置の
ボート上に載置された処理ウェハを示す断面図である。
(Embodiment 1) FIG. 1 is a cross-sectional view showing a processed wafer placed on a boat of a heat treatment apparatus in a first embodiment of the present invention. FIG. 2 is a sectional view showing a processed wafer placed on a boat of a heat treatment apparatus in a conventional example.

【0018】図1(a),図2(a)は電気炉用半導体基
板運搬治具8(以下、ボート8)にダミーウェハ7と処
理ウェハ6を搭載したところを示す。図1(b),図2
(b)はそれぞれ図1(a),図2(a)の拡大図である。
FIGS. 1 (a) and 2 (a) show a dummy wafer 7 and a processed wafer 6 mounted on a semiconductor substrate carrying jig 8 for an electric furnace (hereinafter referred to as a boat 8). 1 (b), 2
(B) is an enlarged view of FIG. 1 (a) and FIG. 2 (a), respectively.

【0019】処理ウェハ6としては層間絶縁膜の平坦性
を向上させるためBPSG膜が形成された半導体基板であ
る。本実施例及び従来共に石英製のボートの両端付近に
は、ガスの流れを均一にするために、シリコン基板(ダ
ミーウェハ7)を載置している。両端のダミーウェハ7
の間には、処理ウェハ6を載置している。
The processed wafer 6 is a semiconductor substrate on which a BPSG film is formed in order to improve the flatness of the interlayer insulating film. In both the present embodiment and the conventional case, a silicon substrate (dummy wafer 7) is placed near both ends of a quartz boat in order to make the gas flow uniform. Dummy wafer 7 on both ends
The processed wafer 6 is placed between them.

【0020】気相中のボロンやリンが析出することによ
りBPSG膜の析出粒子が成長するため、従来は図2に示す
ごとく、処理ウェハ6の間隔は3/16インチであれば熱処
理雰囲気中のボロン,リン等の濃度が高くなりBPSG膜の
析出粒子が発生したが、図1のように処理ウェハー6の
間隔を9/16インチとすると、処理ウェハ6に対して相対
的に熱処理雰囲気中に浮遊しているボロン,リン等の濃
度を薄くすることができ、BPSG膜の析出粒子をなくすこ
とができる。
Since the deposited particles of the BPSG film grow due to the deposition of boron or phosphorus in the vapor phase, conventionally, as shown in FIG. Although the concentration of boron, phosphorus, etc. increased, the deposited particles of the BPSG film were generated, but if the spacing between the processed wafers 6 was set to 9/16 inch as shown in FIG. It is possible to reduce the concentration of floating boron, phosphorus, etc., and eliminate the deposited particles of the BPSG film.

【0021】図3は、ウェハ間隔と析出粒子数の関係を
任意単位のログスケールでプロットしたものである。ウ
ェハ間隔を、3/16インチ,6/16インチ,9/16インチとし
た。従来のウェハ間隔3/16インチでは、析出粒子数が10
00を越えるのに対し、6/16インチでは、3桁少ない0.8
個、9/16インチでは、0個となっている。このように、
ウェハ間隔を6/16インチ以上とすることにより析出粒子
数低減の効果が非常に大きいことがわかる。
FIG. 3 is a plot of the relationship between the wafer interval and the number of precipitated particles on a log scale in arbitrary units. The wafer intervals were 3/16 inch, 6/16 inch, and 9/16 inch. With the conventional wafer spacing of 3/16 inches, the number of precipitated particles is 10
Compared to 00, 6/16 inch is 3 digits less 0.8
The number is 0 for 9/16 inch. in this way,
It can be seen that the effect of reducing the number of precipitated particles is extremely large by setting the wafer interval to 6/16 inches or more.

【0022】(実施例2)図4に本発明の第二の実施例
における、熱処理工程における電気炉中へ流すガスの流
量および電気炉温度のプロファイルを示すものである。
(Embodiment 2) FIG. 4 shows profiles of the flow rate of gas flowing into the electric furnace and the electric furnace temperature in the heat treatment step in the second embodiment of the present invention.

【0023】この例では、ボートを電気炉中に挿入する
ところ(ボート挿入過程9)から、炉内温度安定期間1
0、昇温過程11、そして熱処理期間14(900℃で,30
分の処理)が終わるまでは、窒素15SLM中で処理し、そ
の後降温過程12で窒素13.5SLM、酸素1SLM、水素1SLM
を流している。酸素を流しはじめてから水素を流し初め
るまでの5分間は、水素がすべて酸素と反応するように
酸素を電気炉内に充満させるための時間(酸素充填期間
15)である。同様に水素を流すのを止めてから、酸素
を流し終わるまでの1分間は、未反応の水素を出さない
ための残留水素反応期間16である。このようなプロフ
ァイルの温度の昇降温、およびガスの流し方をすること
により、処理ウェハの間隔を従来どうり3/16インチとし
ても、粒子は析出せず、スループットを悪化させること
なくその後歩留り良くアルミニウムなどの配線を行なう
ことができる。
In this example, from the point where the boat is inserted into the electric furnace (boat insertion step 9), the temperature stabilization period 1
0, heating process 11, and heat treatment period 14 (at 900 ° C, 30
Treatment in nitrogen 15SLM until the end of the treatment), and then in the temperature lowering process 12, nitrogen 13.5SLM, oxygen 1SLM, hydrogen 1SLM.
Is flowing. Five minutes from the start of flowing oxygen until the start of flowing hydrogen is a time (oxygen filling period 15) for filling the electric furnace with oxygen so that all the hydrogen reacts with oxygen. Similarly, 1 minute from when the flow of hydrogen is stopped to when the flow of oxygen is completed is the residual hydrogen reaction period 16 for not releasing unreacted hydrogen. By increasing / decreasing the temperature of the profile and flowing the gas, particles are not deposited even if the processing wafer interval is set to 3/16 inch as in the conventional case, and the yield is improved without deteriorating the throughput. Wiring such as aluminum can be made.

【0024】図5(a)から(d)に第2の実施例に基づいた
実験結果を示す。それぞれ、熱処理期間から降温過程、
ボート取り出し過程と、顕微鏡1視野(倍率、500
倍)内に見える析出粒子の個数を示す。いずれも、ボー
ト挿入から900℃間での昇温期間については、図4と同
じであり、図5(a)から(d)には、記載していない。
5 (a) to 5 (d) show the experimental results based on the second embodiment. From the heat treatment period to the cooling process,
Boat removal process, 1 field of view of microscope (magnification, 500
Indicates the number of precipitated particles that can be seen within the time. In both cases, the temperature rising period from the boat insertion to 900 ° C. is the same as in FIG. 4, and is not shown in FIGS. 5 (a) to 5 (d).

【0025】図5(a)は、熱処理期間が、900℃のパイロ
ジェニック雰囲気で、窒素雰囲気中で900℃から700℃ま
で降温したもの、図5(b)は、900℃の熱処理期間と、85
0℃までの降温期間中をパイロジェニック雰囲気、その
後850℃から700℃までを窒素雰囲気にしたもの、図5
(c)は、900℃の熱処理期間と、800℃までの降温期間中
をパイロジェニック雰囲気、その後800℃から700℃まで
を窒素雰囲気にしたもの、図5(d)は、900℃の熱処理期
間を窒素雰囲気、その後900℃から700℃までの降温期間
中をパイロジェニック雰囲気にしたものである。顕微鏡
1視野中の析出粒子の個数は、それぞれ11個、0個、1
個、0個となっており、通常の熱処理方法と比べて非常
に少ないことがわかる。
FIG. 5 (a) shows a heat treatment period in a pyrogenic atmosphere of 900.degree. C. in which the temperature is lowered from 900.degree. C. to 700.degree. C. in a nitrogen atmosphere, and FIG. 5 (b) shows a heat treatment period of 900.degree. 85
Pyrogenic atmosphere during cooling to 0 ° C, then nitrogen atmosphere from 850 ° C to 700 ° C, Fig. 5
(c) is a heat treatment period of 900 ℃, a pyrogenic atmosphere during the temperature decrease period to 800 ℃, then nitrogen atmosphere from 800 ℃ to 700 ℃, Figure 5 (d), heat treatment period of 900 ℃ Is a nitrogen atmosphere, and then a pyrogenic atmosphere is used during the temperature reduction period from 900 ° C to 700 ° C. The number of precipitated particles in one field of view of the microscope is 11, 0, 1 respectively.
The number is 0 and the number is 0, which is very small compared to the normal heat treatment method.

【0026】また、(a)と(b),(c)を比べると、900℃で
パイロジェニック雰囲気から窒素雰囲気に変えるより
も、900℃から850℃または、800℃までをパイロジェニ
ック雰囲気中で処理したほうが、効果が大きかった。
(d)では、熱処理期間は、窒素雰囲気中、900℃から700
℃までのみをパイロジェニック雰囲気中で行なっている
が、(b)または、(c)と同じ要因により同等の効果が得ら
れた。
Further, comparing (a) with (b) and (c), rather than changing from a pyrogenic atmosphere to a nitrogen atmosphere at 900 ° C., a temperature of 900 ° C. to 850 ° C. or 800 ° C. in a pyrogenic atmosphere The treatment was more effective.
In (d), the heat treatment period is 900 ° C to 700 ° C in a nitrogen atmosphere.
Although only up to ℃ was carried out in a pyrogenic atmosphere, an equivalent effect was obtained by the same factor as in (b) or (c).

【0027】このようなパイロジェニック雰囲気が、BP
SG膜の粒子析出を押さえる理由を図6を参照しながら述
べる。BPSG膜中には図6(a)に示すように、多くの不
飽和結合25や、負に帯電したボロン26、正に帯電し
たリン27などがある。BPSG膜の粒子析出はこれらの不
飽和結合25等が、熱処理中に新たな結合を作ることに
より生じると考えられる。そこへパイロジェニック雰囲
気中に触れさせると、高温のBPSG膜の表面にH2O分子
が触れて、水素イオンと、水酸化物イオン又は、水素ラ
ジカルと水酸化物ラジカルとに分解し、図6(b)に示
すようにそれぞれがBPSG膜中に侵入し、不飽和結合25
や、負に帯電したボロン26、正に帯電したリン27な
どを終端することにより新たな結合が生じるのを阻害す
るため粒子の析出が抑えられる。
Such a pyrogenic atmosphere is BP
The reason for suppressing the particle deposition of the SG film will be described with reference to FIG. As shown in FIG. 6A, there are many unsaturated bonds 25, negatively charged boron 26, positively charged phosphorus 27, etc. in the BPSG film. It is considered that the precipitation of particles in the BPSG film is caused by the formation of new bonds such as these unsaturated bonds 25 during the heat treatment. When it is brought into contact with it in a pyrogenic atmosphere, H 2 O molecules come into contact with the surface of the high-temperature BPSG film and decompose into hydrogen ions and hydroxide ions or hydrogen radicals and hydroxide radicals. As shown in (b), each of them penetrates into the BPSG film and 25
Alternatively, by terminating the negatively charged boron 26, the positively charged phosphorus 27, and the like, generation of new bonds is prevented, so that precipitation of particles is suppressed.

【0028】図7は本実施例によりBPSG膜を熱処理した
直後のMOS型トランジスタの断面図である。従来のパ
イロジェニック酸化では、図7に示すようにBPSG膜17よ
り下層のポリシリコンゲート19や、コンタクト孔18
を通じてソース21やドレイン22が酸化され、ポリシ
リコンゲートの配線抵抗が増大するなどの問題点があっ
た。ここで、20,23,24にそれぞれ酸化されたポリ
シリコンゲート、酸化されたソース領域、酸化されたド
レイン領域を示す。
FIG. 7 is a cross-sectional view of a MOS transistor immediately after heat-treating a BPSG film according to this embodiment. In the conventional pyrogenic oxidation, as shown in FIG. 7, a polysilicon gate 19 under the BPSG film 17 and a contact hole 18 are formed.
There is a problem in that the source 21 and the drain 22 are oxidized through and the wiring resistance of the polysilicon gate increases. Here, an oxidized polysilicon gate, an oxidized source region, and an oxidized drain region are shown at 20, 23, and 24, respectively.

【0029】これに対し本発明の第2の実施例によれ
ば、酸素流量、水素流量ともに1SLMであり、従来のパ
イロジェニック酸化よりも、酸化種の濃度が極端に少な
く、さらに、電気炉内がパイロジェニック雰囲気となっ
ているときの電気炉内の温度が、従来のように処理中の
温度(ここでは900℃)ではなく、降温中の温度である
ため、BPSG膜より下層のポリシリコンゲート、ソース領
域、ドレイン領域などの酸化量が少なくなり、ポリシリ
コンゲートの配線抵抗が増加することもなくなるという
利点を有する。また、パイロジェニック雰囲気期間32
が短ければ短いだけ、酸素流量、水素流量が少なければ
少ないだけ、BPSG膜より下層のポリシリコンゲート1
9,ソース21,ドレイン22領域などの酸化量が少なく
なる。なお、ここで用いたBPSG膜中のB23,P25
濃度はそれぞれ、B2311.8mol%,P256.8mol%であ
る。但し濃度については、この限りではない。
On the other hand, according to the second embodiment of the present invention, both the oxygen flow rate and the hydrogen flow rate are 1 SLM, the concentration of oxidizing species is extremely smaller than that of the conventional pyrogenic oxidation, and further, in the electric furnace. Since the temperature inside the electric furnace when it is a pyrogenic atmosphere is not the temperature during processing (here, 900 ° C) as in the past, but the temperature during cooling, the polysilicon gate below the BPSG film is In addition, the amount of oxidation of the source region, the drain region, etc. is reduced, and the wiring resistance of the polysilicon gate is not increased. Also, a pyrogenic atmosphere period 32
Is shorter, the oxygen flow rate is lower, and the hydrogen flow rate is lower.
The amount of oxidation of the 9, source 21, drain 22 regions, etc. is reduced. The concentrations of B 2 O 3 and P 2 O 5 in the BPSG film used here are B 2 O 3 11.8 mol% and P 2 O 5 6.8 mol%, respectively. However, the concentration is not limited to this.

【0030】また900℃から700℃までの降温過程(降温
速度5℃/min、降温時間40分)全てにわたってパイ
ロジェニック雰囲気とした時、シリコン基板上の酸化膜
厚は10nmであった。この酸化膜厚は通常の900℃で
のドライO2酸化に対しての10分に相当する。以上の
ように半導体プロセスに本実施例のパイロジェニック雰
囲気を用いても何等支障はない。
When a pyrogenic atmosphere was used throughout the temperature decreasing process from 900 ° C. to 700 ° C. (temperature decreasing rate 5 ° C./min, temperature decreasing time 40 minutes), the oxide film thickness on the silicon substrate was 10 nm. This oxide film thickness corresponds to 10 minutes with respect to the normal dry O 2 oxidation at 900 ° C. As described above, there is no problem even if the pyrogenic atmosphere of this embodiment is used in the semiconductor process.

【0031】なお本実施例での処理温度は、900℃であ
ったが、900℃以外の950℃でも850℃でも800℃でも構わ
ない。また、ここでのボート挿入温度、ボート取りだし
温度はそれぞれ800℃であるが、750℃でも700℃でも構
わない。また、ボート挿入温度、ボート取りだし温度が
同じである必要もない。
Although the processing temperature in this embodiment was 900 ° C., it may be 950 ° C. other than 900 ° C., 850 ° C. or 800 ° C. Further, the boat insertion temperature and the boat take-out temperature here are 800 ° C., but may be 750 ° C. or 700 ° C. Further, the boat insertion temperature and the boat extraction temperature do not have to be the same.

【0032】また本実施例では、降温過程12において
パイロジェニック雰囲気期間32を設定したが、BPSG膜
中の不飽和結合を終端させれば良いため、パイロジェニ
ック雰囲気期間32は昇温過程11中あるいは昇温過程
11中の一部の期間だけでもよい。また熱処理期間14
中あるいは熱処理期間14中の一部の期間だけでもよ
い。あるいは昇温過程11、熱処理期間14、降温過程
12の両方、又はその全てにわたってもよい。また本実
施例では窒素を用いたが、アルゴンやヘリウムなどの不
活性ガス等の非酸化性雰囲気を用いてもよい。また窒
素、酸素、水素などの流量は、この限りではない。ま
た、水蒸気の変わりに、塩化水素(HCl)などのハロゲ
ン化合物等の酸化性雰囲気でもよい。
In this embodiment, the pyrogenic atmosphere period 32 is set in the temperature lowering process 12, but the unsaturated bond in the BPSG film may be terminated. Only a part of the heating process 11 may be performed. Also, heat treatment period 14
Alternatively, only a part of the heat treatment period 14 may be used. Alternatively, both the temperature raising process 11, the heat treatment period 14, the temperature lowering process 12, or all of them may be performed. Although nitrogen is used in this embodiment, a non-oxidizing atmosphere such as an inert gas such as argon or helium may be used. The flow rates of nitrogen, oxygen, hydrogen, etc. are not limited to this. Instead of water vapor, an oxidizing atmosphere such as a halogen compound such as hydrogen chloride (HCl) may be used.

【0033】(実施例3)図8は本発明の第3の実施例
における酸化膜の熱処理方法の工程図を示すものであ
る。図8において、1は炉心管、2はボート、3はガス、4
はボート2に載置されたBPSGを堆積した基板(以下基板
という)である。BPSGはすべてシラン、ホスヒン、ジボ
ランを原料として常圧CVDにより形成し、P2O5を6.5mol%
以上、B2O3を7.0mol%以上含むものを用いた。図8(A)
(B)(C)は熱履歴の各過程でのボート2に載置された基板4
の炉心管1に対する位置を示すものである。図9は本発
明の第3の実施例における酸化膜の熱処理方法の熱履歴
図を示すものである。
(Embodiment 3) FIG. 8 shows a process chart of a heat treatment method for an oxide film according to a third embodiment of the present invention. In FIG. 8, 1 is a core tube, 2 is a boat, 3 is gas, 4
Is a substrate on which the BPSG deposited on the boat 2 (hereinafter referred to as a substrate). All BPSG is formed by atmospheric pressure CVD using silane, phosphine, and diborane as raw materials, and contains 6.5 mol% of P 2 O 5.
As described above, the one containing 7.0 mol% or more of B 2 O 3 was used. Figure 8 (A)
(B) (C) are the substrates 4 placed on the boat 2 in each process of thermal history.
2 shows the position relative to the core tube 1. FIG. 9 is a thermal history diagram of the oxide film heat treatment method according to the third embodiment of the present invention.

【0034】以上のように構成されたこの第3の実施例
の酸化膜の熱処理方法において、以下その動作を説明す
る。
The operation of the oxide film heat treatment method of the third embodiment constructed as described above will be described below.

【0035】挿入過程21では、基板4をボート2上に配置
し、炉心管1内に図8(A)から図8(B)のように挿入す
る。次に昇温過程22が終了した後、熱処理過程23におい
て900゜C以上の温度において熱処理を行なう。基板4上の
BPSGは熱処理過程23において粘性係数が小さくなるため
時間と共に表面張力等のため平坦になる。その後降温過
程24において図8(B)のように基板4を炉心管1の内部に
とどめたまま、炉心管1内にガス3として窒素を20[l/mi
n]の流量で流入させ850゜C以下まで降温した。本実施例
では5[゜C/min]で850゜Cまで降温した。さらに好ましくは
7[゜C/min]以上の速度において降温する。その後取り出
し過程25において図8(C)のように大気中にボート2と共
に基板4を取り出す。
In the inserting step 21, the substrate 4 is placed on the boat 2 and inserted into the core tube 1 as shown in FIGS. 8 (A) to 8 (B). Next, after the temperature raising process 22 is completed, in the heat treatment process 23, heat treatment is performed at a temperature of 900 ° C. or higher. On board 4
Since the viscosity coefficient of BPSG decreases in the heat treatment process 23, it becomes flat with time due to surface tension and the like. Then, in the temperature lowering process 24, while keeping the substrate 4 inside the core tube 1 as shown in FIG. 8 (B), 20 [l / mi of nitrogen was used as gas 3 in the core tube 1.
n] and the temperature was lowered to below 850 ° C. In this example, the temperature was lowered to 850 ° C at 5 [° C / min]. More preferably
Cool down at a rate of 7 [° C / min] or more. Then, in a take-out step 25, the substrate 4 is taken out together with the boat 2 into the atmosphere as shown in FIG.

【0036】図10に本発明により析出物の発生が抑制
される原理図を示す。以上のようにこの実施例によれ
ば、降温過程24において炉心管1内にガス3を20[l/min]
の流量で流入させることにより、図10(A)のようにBPS
G表面に近い気相中のボロン、燐、酸素等をBPSG表面近
傍から除去することができ析出物が発生しない。また、
ガス3による冷却効果により図10(B)のようにBPSG固相
中での結晶成長が抑えられ析出物が発生しない。
FIG. 10 shows a principle diagram for suppressing the generation of precipitates according to the present invention. As described above, according to this embodiment, in the temperature lowering process 24, the gas 3 in the core tube 1 is 20 [l / min].
By inflowing at a flow rate of BPS, as shown in FIG.
Boron, phosphorus, oxygen, etc. in the gas phase near the G surface can be removed from the vicinity of the BPSG surface, and no precipitate is generated. Also,
Due to the cooling effect of the gas 3, crystal growth in the solid phase of BPSG is suppressed as shown in FIG.

【0037】図11はガス13の流量を変化させたときの
6インチウエハに発生する析出物の個数を示す図であ
る。図11としての条件は降温速度5[゜C/min]で900゜Cか
ら850゜Cまで降温した。図11から分かるようにガス3の
流量を20[l/min]の流量で流入させることにより析出の
発生が抑えられることが分かる。
FIG. 11 shows when the flow rate of the gas 13 is changed.
It is a figure which shows the number of the deposits produced in a 6-inch wafer. The condition as shown in FIG. 11 was that the temperature was lowered from 900 ° C to 850 ° C at a temperature decreasing rate of 5 [° C / min]. As can be seen from FIG. 11, the occurrence of precipitation can be suppressed by introducing the gas 3 at a flow rate of 20 [l / min].

【0038】なお、本実施例ではガス3として窒素を流
したが、酸素等他のガスでも同様の効果が得られる。ま
た、本実施例では降温過程24において、850゜Cまで降温
したが、850゜C以下なら何゜Cまででもよい。
Although nitrogen was flown as the gas 3 in this embodiment, the same effect can be obtained by using other gas such as oxygen. Further, in the present embodiment, the temperature was lowered to 850 ° C in the temperature lowering process 24, but it may be up to 850 ° C to any temperature.

【0039】(実施例4)図12は本発明の第4の実施
例における酸化膜の熱処理方法の工程図を示すものであ
る。図12において、41は炉心管、42はボート、43は水
冷用チューブ、44はボート42に載置されたBPSGを堆積し
た基板、45は不活性ガスである。BPSGはすべてシラン、
ホスヒン、ジボランを原料として常圧CVDにより形成
し、P2O5を6.5mol%以上、B2O3を7.0mol%以上含むものを
用いた。図12は(A)(B)(C)は熱履歴の各過程でのボー
ト42に載置された基板44の炉心管41に対する位置を示す
ものである。本実施例の熱履歴は図9と同様である。
(Embodiment 4) FIG. 12 is a process diagram of a heat treatment method for an oxide film according to a fourth embodiment of the present invention. In FIG. 12, 41 is a core tube, 42 is a boat, 43 is a water cooling tube, 44 is a substrate on which the BPSG is deposited on the boat 42, and 45 is an inert gas. BPSG is all silane,
It was formed by atmospheric pressure CVD using phosphine and diborane as raw materials, and contained P 2 O 5 at 6.5 mol% or more and B 2 O 3 at 7.0 mol% or more. 12 (A), (B), and (C) show the position of the substrate 44 placed on the boat 42 with respect to the core tube 41 in each process of thermal history. The thermal history of this example is similar to that of FIG.

【0040】以上のように構成されたこの第4の実施例
の酸化膜の熱処理方法において、以下その動作を説明す
る。
The operation of the oxide film heat treatment method of the fourth embodiment having the above-described structure will be described below.

【0041】熱処理過程23においてBPSGが平坦化される
までの工程は第3の実施例と同様であるため省略する。
その後取り出し過程24において炉心管41内に不活性ガス
45として窒素を15[l/min]の流量で流入させ炉心管41内
を窒素で充満させながら水冷用チューブ43に冷却水を流
し、7[゜C/min]以上の速度において850゜C以下まで降温す
る。本実施例では850゜Cまで降温した。不活性ガスが15
[l/min]程度の流量で、5[゜C/min]以下の降温速度におい
てはBPSG中で析出が進みBPSG表面に直径0.1um〜0.5umの
析出物が多数発生する。
The steps until the BPSG is flattened in the heat treatment step 23 are the same as those in the third embodiment, and therefore will be omitted.
After that, in the extraction process 24, the inert gas is
As 45, nitrogen is introduced at a flow rate of 15 [l / min] and cooling water is flown through the water cooling tube 43 while filling the core tube 41 with nitrogen, and at a speed of 7 [° C / min] or higher, 850 ° C or lower. Cool down to. In this example, the temperature was lowered to 850 ° C. 15 inert gas
At a flow rate of about [l / min] and at a temperature lowering rate of 5 [° C / min] or less, precipitation proceeds in BPSG and many precipitates with a diameter of 0.1 um to 0.5 um are generated on the BPSG surface.

【0042】図13は降温速度を変化させたときの6イ
ンチウエハに発生する析出物の個数を示す図である。図
13としての条件は窒素流量15[l/min]で900゜Cから850゜
Cまで降温した。図13から分かるように7[゜C/min]以
上の降温速度で850゜C以下まで降温することにより析出
の発生が抑えられることが分かる。その後取り出し過程
25において大気中にボート42を取り出す。
FIG. 13 is a diagram showing the number of precipitates generated on a 6-inch wafer when the temperature lowering rate is changed. The conditions shown in Fig. 13 are 900 ° C to 850 ° at a nitrogen flow rate of 15 [l / min].
The temperature was lowered to C. As can be seen from FIG. 13, precipitation can be suppressed by lowering the temperature to 850 ° C. or lower at a cooling rate of 7 [° C./min] or higher. Then take out process
At 25, the boat 42 is removed to the atmosphere.

【0043】以上のようにこの実施例によれば、降温過
程において析出物が形成される温度域より低い温度まで
析出物が形成される時間を与えずに下げることにより、
図10(B)に示すようにBPSG中での成長が抑えられ析出
物は発生しない。この実施例では炉心管41の周囲に水冷
用チューブ43を設けることにより、7[゜C/min]以上の降
温速度を容易に実現することができる。また、炉心管41
内を不活性なガス45である窒素で充満させることにより
図10(C)に示すように、大気中からの酸素、水蒸気等
の供給を絶つことができ気相中での結晶成長も抑えられ
析出物が発生しない。
As described above, according to this embodiment, the temperature during which the precipitate is formed is lowered to a temperature lower than the temperature range where the precipitate is formed in the temperature lowering process without giving the time,
As shown in FIG. 10 (B), growth in BPSG is suppressed and no precipitate is generated. In this embodiment, the cooling rate of 7 [° C / min] or more can be easily realized by providing the water cooling tube 43 around the core tube 41. Also, the core tube 41
By filling the inside with nitrogen, which is an inert gas 45, as shown in FIG. 10 (C), the supply of oxygen, water vapor, etc. from the atmosphere can be cut off, and crystal growth in the gas phase can also be suppressed. No precipitate is generated.

【0044】なお、この実施例では不活性ガス45を15[l
/min]の流量で流入させたが、不活性ガス45を充満する
だけでもよい。
In this embodiment, 15 [l of the inert gas 45 is used.
/ min], but it may be filled with the inert gas 45.

【0045】(実施例5)図14は本発明の第5の実施
例における酸化膜の熱処理方法の工程図を示すものであ
る。図14において、61は炉心管、62はボート、63は真
空ポンプ、64はBPSGを堆積した基板、65は炉心管を真空
に保つためのシャッターである。BPSGはすべてシラン、
ホスヒン、ジボランを原料として常圧CVDにより形成
し、P2O5を6.5mol%以上、B2O3を7.0mol%以上含むものを
用いた。
(Embodiment 5) FIG. 14 is a process diagram of an oxide film heat treatment method according to a fifth embodiment of the present invention. In FIG. 14, 61 is a core tube, 62 is a boat, 63 is a vacuum pump, 64 is a substrate on which BPSG is deposited, and 65 is a shutter for keeping the core tube in vacuum. BPSG is all silane,
It was formed by atmospheric pressure CVD using phosphine and diborane as raw materials, and contained P2O5 at 6.5 mol% or more and B2O3 at 7.0 mol% or more.

【0046】図14(A)(B)(C)(D)は熱履歴の各過程での
ボート62に載置された基板64の炉心管61に対する位置を
示すものである。本実施例の熱履歴は図9と同様であ
る。
FIGS. 14A, 14B, 14C and 14D show the position of the substrate 64 placed on the boat 62 with respect to the core tube 61 in each process of thermal history. The thermal history of this example is similar to that of FIG.

【0047】以上のように構成されたこの第3の実施例
の酸化膜の熱処理方法において、以下その動作を説明す
る。
The operation of the oxide film heat treatment method of the third embodiment having the above structure will be described below.

【0048】挿入過程21では、基板63をボート62上に配
置し炉心管61内に図14(A)から図14(B)のように挿入
する。次に昇温過程22が終了した後、熱処理過程23にお
いて900゜C以上の温度において熱処理を行なう。基板64
上のBPSGは熱処理過程23において粘性係数が小さくなる
ため時間と共に表面張力等のため平坦になる。その後降
温過程24において図14(C)のように基板64を炉心管61
の内部にとどめたまま、シャッター65を閉じ、真空ポン
プ63により炉心管61中を気圧を下げた。本実施例では0.
5気圧以下まで下げた。その後にもしくは気圧を下げな
がら850゜C以下まで降温した。本実施例では5[゜C/min]で
850゜Cまで降温した。さらに好ましくは7[゜C/min]以上の
速度において降温する。その後取り出し過程25において
炉心管61中を1気圧にした後に図14(C)から図14(D)
のように大気中にボート62を取り出す。
In the inserting step 21, the substrate 63 is placed on the boat 62 and inserted into the core tube 61 as shown in FIGS. 14 (A) to 14 (B). Next, after the temperature raising process 22 is completed, in the heat treatment process 23, heat treatment is performed at a temperature of 900 ° C. or higher. Board 64
The upper BPSG has a smaller viscosity coefficient in the heat treatment process 23 and becomes flat with time due to surface tension and the like. Then, in the temperature lowering process 24, the substrate 64 is placed on the core tube 61 as shown in FIG.
The shutter 65 was closed while the inside of the reactor was kept inside, and the pressure inside the core tube 61 was lowered by the vacuum pump 63. In this example, 0.
Lowered to below 5 bar. After that, or while lowering the atmospheric pressure, the temperature was lowered to 850 ° C or lower. In this embodiment, at 5 [° C / min]
The temperature was lowered to 850 ° C. More preferably, the temperature is lowered at a rate of 7 [° C / min] or more. After that, in the take-out process 25, the pressure in the core tube 61 is set to 1 atm, and then, from FIG.
Take out the boat 62 into the atmosphere as shown in.

【0049】図15に6インチウエハに発生する析出物
の個数を示す図である。図15としての条件は降温速度
5[゜C/min]で900゜Cから850゜Cまで降温した。図15から
分かるように0.5気圧以下まで気圧を下げ、かつ7[゜C/mi
n]以上の速度において850゜C以下まで降温することによ
り析出の発生が抑えられることが分かる。
FIG. 15 is a diagram showing the number of deposits generated on a 6-inch wafer. The conditions shown in FIG. 15 are the cooling rate.
The temperature was lowered from 900 ° C to 850 ° C at 5 [° C / min]. As can be seen from Fig. 15, the atmospheric pressure is reduced to 0.5 atm or less, and 7 [° C / mi]
It can be seen that precipitation can be suppressed by lowering the temperature to 850 ° C or lower at a rate of n] or higher.

【0050】以上のように本実施例によれば、降温過程
24において析出物が形成される温度域より低い温度まで
析出物が形成される時間を与えずに下げることにより、
図10(B)に示すようにBPSG中での成長が抑えられ析出
物は発生しない。また、降温過程24において炉心管51内
に気圧を下げることにより図10(D)のようにBPSG表面
のボロン、燐、酸素等をBPSG近傍の気相中から除去する
ことができ気相成長が抑えられるため析出物が発生しな
い。
As described above, according to this embodiment, the temperature lowering process
By lowering the time at which the precipitate is formed to a temperature lower than the temperature range at which the precipitate is formed at 24 without giving,
As shown in FIG. 10 (B), growth in BPSG is suppressed and no precipitate is generated. Further, by lowering the atmospheric pressure in the core tube 51 in the temperature lowering process 24, boron, phosphorus, oxygen, etc. on the BPSG surface can be removed from the vapor phase near the BPSG as shown in FIG. Since it is suppressed, no precipitate is generated.

【0051】なお、本実施例では降温過程24のみ気圧を
下げたが、熱処理過程23もしくは昇温過程22より気圧を
下げてもよい。
Although the atmospheric pressure is lowered only in the temperature lowering process 24 in this embodiment, the atmospheric pressure may be lowered from the heat treatment process 23 or the temperature raising process 22.

【0052】なお本発明の第3、4、5の実施例ではBP
SGとしてすべてP2O5を6.5mol%以上、B2O3を7.0mol%以上
含むものを用いた。これはこの濃度よりP2O5やB2O3の濃
度が低いと、リフローし平坦化するために熱処理温度を
上昇するか、熱処理時間を長くする必要があるため半導
体装置の製造上、問題があるためである。
In the third, fourth and fifth embodiments of the present invention, BP
All SGs containing P2O5 at 6.5 mol% or more and B2O3 at 7.0 mol% or more were used. This is because if the concentration of P2O5 or B2O3 is lower than this concentration, it is necessary to raise the heat treatment temperature for reflowing and flattening or to lengthen the heat treatment time, which causes a problem in manufacturing the semiconductor device.

【0053】なお本発明の第3、4、5の実施例では熱
処理温度としてすべて900℃以上とした。これは熱処理
温度が900゜Cより低いと、十分リフローせず平坦性が悪
化するためである。
In the third, fourth and fifth embodiments of the present invention, the heat treatment temperature is all set to 900 ° C. or higher. This is because if the heat treatment temperature is lower than 900 ° C, the flatness is deteriorated due to insufficient reflow.

【0054】なお本発明の第3、4、5の実施例ではBP
SGとしてすべてシラン、ホスヒン、ジボランを原料とし
て常圧CVDにより形成したものを用いたがTEOSガス等他
の原料ガスを用いたものでも、プラズマCVD等他の形成
方法により形成した物でもよいことはいうまでもない。
In the third, fourth and fifth embodiments of the present invention, BP
As SG, all those formed by atmospheric pressure CVD using silane, phosphine, and diborane as raw materials were used, but those using other raw material gases such as TEOS gas or those formed by other forming methods such as plasma CVD may be used. Needless to say.

【0055】なお本発明の第3、4、5の実施例では炉
心管の一方を大気解放した電気炉を用いたが、基板を乗
せるボートの周囲を管で覆い、この管と共にボートを炉
心管内に挿入でき、管にガスを流入できる装置、もしく
は降温する工程で基板を炉心管より取り出す際にガスを
流入できる取り出し部屋を持つ装置を使用しても良いこ
とは言うまでもない。
In the third, fourth, and fifth embodiments of the present invention, an electric furnace in which one of the core tubes is open to the atmosphere is used. However, the boat around which the substrate is placed is covered with a tube, and the boat is placed in the core tube together with the tube. It goes without saying that a device that can be inserted into the tube and that allows gas to flow into the tube or a device that has a take-out chamber through which gas can flow when taking out the substrate from the core tube in the temperature lowering step may be used.

【0056】[0056]

【発明の効果】本発明の請求項1にかかる半導体装置の
製造方法によれば、半導体基板と半導体基板との間隔を
広げることにより、熱処理雰囲気中に浮遊しているボロ
ン,リン等の濃度を半導体基板に対して相対的に薄くす
ることができ、粒子の析出をさせることなしに、平坦化
のための熱処理を施し、その後歩留良くアルミニウムな
どの配線形成を行ない、もって形成される素子の特性を
顕著に向上させることができる。
According to the method of manufacturing a semiconductor device according to claim 1 of the present invention, by increasing the distance between the semiconductor substrates, the concentration of boron, phosphorus, etc. floating in the heat treatment atmosphere can be increased. It is possible to make it relatively thin with respect to the semiconductor substrate, perform heat treatment for planarization without causing precipitation of particles, and then form wiring such as aluminum with good yield, and The characteristics can be remarkably improved.

【0057】本発明の請求項2にかかる半導体装置の製
造方法によれば、複数の半導体基板を半導体基板運搬治
具に所定間隔をおいてセットした状態で、熱処理炉内に
搬入し、熱処理炉内において所定の温度プロフィールに
したがって熱処理を行って、各半導体基板上に形成され
た不純物を含んだ誘電体をリフローさせて基板表面を平
坦化するようにした工程における一の制御ファクタを、
熱処理中に誘電体から蒸発した不純物が結晶化しえない
条件に設定し、半導体基板上での析出物の発生を抑制す
る。一の制御ファクタとして熱処理中の雰囲気を選べ
ば、BPSG膜などの不純物を含んだ誘電体膜を構成する原
子の未結合手を終端させることができ、粒子の析出をさ
せることなしに、平坦化のための熱処理を施し、その後
歩留良くアルミニウムなどの配線形成を行ない、もって
形成される素子の特性を顕著に向上させることができ
る。
According to the semiconductor device manufacturing method of the second aspect of the present invention, the plurality of semiconductor substrates are loaded into the heat treatment furnace in a state where they are set in the semiconductor substrate carrying jig at predetermined intervals, and the heat treatment furnace is loaded. One control factor in the step of performing a heat treatment in accordance with a predetermined temperature profile to reflow the dielectric containing impurities formed on each semiconductor substrate to flatten the substrate surface,
The conditions under which the impurities evaporated from the dielectric during the heat treatment cannot be crystallized are set to suppress the generation of precipitates on the semiconductor substrate. If the atmosphere during heat treatment is selected as one control factor, it is possible to terminate the dangling bonds of the atoms that compose the dielectric film containing impurities such as the BPSG film, and planarize without causing the precipitation of particles. Heat treatment is performed, and then wiring such as aluminum is formed with a good yield, so that the characteristics of the element thus formed can be remarkably improved.

【0058】また、一の制御ファクタとして熱処理中の
雰囲気ガスの流量率を選べば、BPSG表面から反応性元素
であるBPSGから蒸発したボロンや燐を吹き飛ばし、かつ
冷却効果が高まることにより析出物は発生しない。
If the flow rate of the atmospheric gas during the heat treatment is selected as one control factor, boron and phosphorus vaporized from the reactive element BPSG are blown off from the surface of BPSG, and the cooling effect is enhanced, so that the precipitates are formed. Does not occur.

【0059】また、一の制御ファクタとして熱処理中の
炉内圧力を選べば、BPSG表面から反応性元素を除去する
ことにより析出物は発生しない。
If the furnace pressure during the heat treatment is selected as one of the control factors, precipitates will not be generated by removing the reactive element from the BPSG surface.

【0060】また、一の制御ファクタとして熱処理の降
温プロセスにおける降温速度を選べば、析出物の発生す
る温度域を析出物の成長する時間を与えずに降温するこ
とにより析出物は発生しない。
If the temperature lowering rate in the temperature lowering process of the heat treatment is selected as one control factor, precipitates are not generated by lowering the temperature range in which the precipitates are generated without giving the growth time of the precipitates.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における熱処理装置のボ
ート上に載置された処理ウェハーを示す断面図
FIG. 1 is a sectional view showing a processed wafer placed on a boat of a heat treatment apparatus according to a first embodiment of the present invention.

【図2】従来例における熱処理装置のボート上に載置さ
れた処理ウェハーを示す断面図
FIG. 2 is a cross-sectional view showing a processed wafer placed on a boat of a heat treatment apparatus in a conventional example.

【図3】ウェハ間隔と析出粒子数の関係を任意単位のロ
グスケールでプロットした図
FIG. 3 is a diagram in which the relationship between the wafer interval and the number of precipitated particles is plotted on a log scale in arbitrary units.

【図4】本発明の第2の実施例における熱処理工程の電
気炉中へ流すガスの流量および電気炉温度のプロファイ
ルを示す図
FIG. 4 is a diagram showing a profile of a flow rate of a gas flowing into an electric furnace and a temperature of the electric furnace in a heat treatment step in a second embodiment of the present invention.

【図5】同実施例に基づいた実験結果を示す図FIG. 5 is a diagram showing an experimental result based on the same example.

【図6】本発明の実施例におけるパイロジェニック雰囲
気がBPSG膜の粒子析出を押さえるメカニズムを示す図
FIG. 6 is a diagram showing a mechanism in which a pyrogenic atmosphere in an example of the present invention suppresses particle deposition of a BPSG film.

【図7】実施例におけるBPSG膜を熱処理した直後のMO
S型トランジスタの断面図
FIG. 7: MO immediately after heat treatment of the BPSG film in the example
Cross section of S-type transistor

【図8】本発明の第3の実施例における酸化膜の熱処理
方法の工程図
FIG. 8 is a process diagram of a heat treatment method for an oxide film according to a third embodiment of the present invention.

【図9】同実施例における酸化膜の熱処理方法の熱履歴
FIG. 9 is a thermal history diagram of a heat treatment method for an oxide film in the example.

【図10】本発明により析出物の発生が抑制される原理
FIG. 10 is a principle diagram in which the generation of precipitates is suppressed by the present invention.

【図11】ガスの流量を変化させたときの6インチウエ
ハに発生する析出物の個数を示す図
FIG. 11 is a diagram showing the number of precipitates generated on a 6-inch wafer when the gas flow rate is changed.

【図12】本発明の第4の実施例における酸化膜の熱処
理方法の工程図
FIG. 12 is a process drawing of the heat treatment method for the oxide film in the fourth embodiment of the present invention.

【図13】降温速度を変化させたときの6インチウエハ
に発生する析出物の個数を示す図
FIG. 13 is a diagram showing the number of precipitates generated on a 6-inch wafer when the cooling rate is changed.

【図14】本発明の第5の実施例における酸化膜の熱処
理方法の工程図
FIG. 14 is a process drawing of the heat treatment method for the oxide film in the fifth embodiment of the present invention.

【図15】圧力を変化させたときの6インチウエハに発
生する析出物の個数を示す図
FIG. 15 is a diagram showing the number of precipitates generated on a 6-inch wafer when the pressure is changed.

【図16】従来の酸化膜熱処理方法の工程図FIG. 16 is a process diagram of a conventional oxide film heat treatment method.

【図17】従来の酸化膜の熱処理方法の熱履歴図FIG. 17 is a thermal history diagram of a conventional heat treatment method for an oxide film.

【図18】この析出物の発生原理図FIG. 18: Principle of generation of this precipitate

【符号の説明】[Explanation of symbols]

9 ボート挿入過程 10 炉内温度安定期間 11 昇温過程 12 降温過程 13 ボートとりだし期間 14 熱処理期間 15 酸素充填期間 16 残留水素反応期間 32 パイロジェニック雰囲気期間 25 不飽和結合 26 負に帯電したボロン 27 正に帯電したリン 28 負に帯電したボロンを終端した水素イオン 29 正に帯電したリンを終端した水酸化物イオン 30 シリコンの不飽和結合を終端した水素ラジカル 31 シリコンの不飽和結合を終端した水酸化物ラジカ
9 Boat Inserting Process 10 Furnace Temperature Stabilization Period 11 Temperature Raising Process 12 Temperature Decreasing Process 13 Boat Extraction Period 14 Heat Treatment Period 15 Oxygen Filling Period 16 Residual Hydrogen Reaction Period 32 Pyrogenic Atmosphere Period 25 Unsaturated Bond 26 Negatively Charged Boron 27 Positive Phosphorus 28 charged negatively 28 Hydrogen ion terminating negatively charged boron 29 Hydroxide ion 30 terminating positively charged phosphorus 30 Hydrogen radical terminating unsaturated bond of silicon 31 Hydroxylation terminating unsaturated bond of silicon Thing radical

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 R 7353−4M (72)発明者 藤居 豊和 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 寺井 由佳 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 今井 伸一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 内藤 康志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 5 Identification number Internal reference number FI Technical indication location H01L 21/90 R 7353-4M (72) Inventor Toyokazu Fujii 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. (72) Inventor Yuka Terai 1006 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Shinichi Imai 1006, Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. (72) Invention Hiro Yamamoto, 1006 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor, Yasushi Naito, 1006, Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】複数の半導体基板を半導体基板運搬治具に
所定間隔をおいてセットした状態で、熱処理炉内に搬入
し、熱処理炉内において所定の温度プロフィールにした
がって熱処理を行って、各半導体基板上に形成された不
純物を含んだ誘電体をリフローさせて基板表面を平坦化
するようにした工程を含む半導体装置の製造方法におい
て、前記所定間隔を熱処理中に蒸発した不純物が相隣る
基板に付着しえない間隔に設定したことを特徴とする半
導体装置の製造方法。
1. A plurality of semiconductor substrates are loaded into a heat treatment furnace in a state where they are set on a semiconductor substrate carrying jig at predetermined intervals, and heat treatment is performed in the heat treatment furnace according to a predetermined temperature profile to obtain each semiconductor. In a method of manufacturing a semiconductor device including a step of flattening a substrate surface by reflowing a dielectric containing impurities formed on a substrate, a substrate in which impurities evaporated during heat treatment at the predetermined intervals are adjacent to each other A method for manufacturing a semiconductor device, characterized in that the interval is set so that it cannot adhere to the surface.
【請求項2】複数の半導体基板を半導体基板運搬治具に
所定間隔をおいてセットした状態で、熱処理炉内に搬入
し、熱処理炉内において所定の温度プロフィールにした
がって熱処理を行って、各半導体基板上に形成された不
純物を含んだ誘電体をリフローさせて基板表面を平坦化
するようにした工程を含む半導体装置の製造方法におい
て、前記熱処理工程における一の制御ファクタを、熱処
理中に誘電体から蒸発した不純物が結晶化しえない条件
に設定し、半導体基板上での析出物の発生を抑制するよ
うにしたことを特徴とする半導体装置の製造方法。
2. A plurality of semiconductor substrates are set in a semiconductor substrate carrying jig at a predetermined interval and are loaded into a heat treatment furnace and heat-treated in the heat treatment furnace according to a predetermined temperature profile to obtain each semiconductor. In a method for manufacturing a semiconductor device including a step of reflowing a dielectric containing impurities formed on a substrate to flatten the surface of the substrate, one control factor in the heat treatment step is A method for manufacturing a semiconductor device, characterized in that the conditions in which impurities evaporated from are not crystallized are set so as to suppress the generation of precipitates on the semiconductor substrate.
【請求項3】請求項2記載の一の制御ファクタが、熱処
理中の雰囲気であることを特徴とする半導体装置の製造
方法。
3. A method of manufacturing a semiconductor device according to claim 2, wherein the control factor is an atmosphere during the heat treatment.
【請求項4】請求項2記載の一の制御ファクタが、熱処
理中の雰囲気ガスの流量率であることを特徴とする半導
体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 2, wherein one control factor is a flow rate of an atmospheric gas during the heat treatment.
【請求項5】請求項2記載の一の制御ファクタが、熱処
理中の炉内圧力であることを特徴とする半導体装置の製
造方法。
5. A method of manufacturing a semiconductor device according to claim 2, wherein one of the control factors is a furnace pressure during the heat treatment.
【請求項6】請求項2記載の一の制御ファクタが、熱処
理の降温プロセスにおける降温速度であることを特徴と
する半導体装置の製造方法。
6. A method of manufacturing a semiconductor device according to claim 2, wherein one control factor is a temperature lowering rate in a temperature lowering process of heat treatment.
JP24554891A 1990-09-25 1991-09-25 Method for manufacturing semiconductor device Expired - Fee Related JP2864806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24554891A JP2864806B2 (en) 1990-09-25 1991-09-25 Method for manufacturing semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP25582790 1990-09-25
JP25582890 1990-09-25
JP2-255827 1990-09-25
JP2-255828 1990-09-25
JP24554891A JP2864806B2 (en) 1990-09-25 1991-09-25 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH053163A true JPH053163A (en) 1993-01-08
JP2864806B2 JP2864806B2 (en) 1999-03-08

Family

ID=27333373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24554891A Expired - Fee Related JP2864806B2 (en) 1990-09-25 1991-09-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2864806B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562625A2 (en) * 1992-03-27 1993-09-29 Matsushita Electric Industrial Co., Ltd. A semiconductor device and process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562625A2 (en) * 1992-03-27 1993-09-29 Matsushita Electric Industrial Co., Ltd. A semiconductor device and process
EP0562625A3 (en) * 1992-03-27 1995-01-18 Matsushita Electric Ind Co Ltd
US5633211A (en) * 1992-03-27 1997-05-27 Matsushita Electric Industrial Co., Ld. Semiconductor device and process

Also Published As

Publication number Publication date
JP2864806B2 (en) 1999-03-08

Similar Documents

Publication Publication Date Title
US6297172B1 (en) Method of forming oxide film
US5067437A (en) Apparatus for coating of silicon semiconductor surface
US7105055B2 (en) In situ growth of oxide and silicon layers
JP5015134B2 (en) Method for removing oxides from a substrate
JP3023982B2 (en) Film formation method
US5314848A (en) Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow
US4341818A (en) Method for producing silicon dioxide/polycrystalline silicon interfaces
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP2874618B2 (en) Silicon semiconductor substrate and method of manufacturing the same
JP7231120B2 (en) Epitaxial wafer manufacturing method
JP2864806B2 (en) Method for manufacturing semiconductor device
JP3344205B2 (en) Method for manufacturing silicon wafer and silicon wafer
JP7435516B2 (en) Epitaxial wafer manufacturing method
WO2021140763A1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP2022125625A (en) Manufacturing method for epitaxial wafer
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP3443909B2 (en) Semiconductor film forming method, semiconductor device manufacturing method, and semiconductor device
JP3095519B2 (en) Method for manufacturing semiconductor device
JP3213437B2 (en) Semiconductor device
JPH1092826A (en) Flattening method of semiconductor device
WO2024009705A1 (en) Method for manufacturing epitaxial wafer
JPH0660401B2 (en) Silicon thin film manufacturing method
KR940010412B1 (en) Method of forming thin film
KR100343452B1 (en) Manufacturing method for dielectric film in semiconductor device
JP2003178990A (en) Substrate heat treatment method, method of manufacturing semiconductor device, chemical vapor deposition method and display

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees