JPH05314067A - データ転送方法 - Google Patents

Abstract

(57)【要約】 【目的】 シリアルデータバスを使用して複数のデバイ
ス間でデータフレームを転送する際に、バス内にデータ
フレームの転送要求のあるデバイスがあるときにのみ、
バス使用権の調停を行うためのトークンをコントローラ
が配布することのできるデータ転送方法を提供する。 【構成】 データフレームの転送要求の発生したマイク
ロプロセッサ１１は／ＢＳＹライン３がハイであるとき
にデータライン１をロウに駆動する。この状態を検出し
たコントローラ１０はバス内のマイクロプロセッサの１
つにトークンを送信する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のデバイス間でデー
タフレームをシリアル転送する際のデータ転送方法に関
するものである。

【０００２】

【従来の技術】データ転送の手法は、パラレルデータバ
スを用いたパラレル転送と、シリアルデータバスを用い
たシリアル転送に大別される。パラレル転送は高速のデ
ータ転送に向いているが、マイクロプロセッサやＩＣ等
のデバイスのピン数の増大につながる。オーディオビデ
オ機器や家電機器で使用される１チップのマイクロプロ
セッサは、転送速度の面からシリアル転送で十分である
ため、ピン数の削減につながるシリアル転送を用いてい
る。近年、機器の高機能化に伴い、ビデオテープレコー
ダやカメラ一体型ビデオのように、１つの機器の中に複
数のマイクロプロセッサが内蔵されるようになってい
る。これらのマイクロプロセッサは独立して動作するの
ではく、互いにシリアルデータバスを用いてデータ転送
を行いながら動作している。また、マイクロプロセッサ
だけでなく、各種ＩＣやＬＳＩもこのシリアルデータバ
スに接続可能である。

【０００３】従来の機器内でのシリアル転送によるデー
タ転送方法としては、例えばＥＬＥＣＴＲＩＣ ＣＯＭ
ＰＯＮＥＮＴＳ ＡＮＤ ＡＰＰＬＩＣＡＴＩＯＮＳ
（エレクトリック・コンポーネンツ・アンド・アップリ
ケイションズ），ＶＯＬ５ ＮＯ．４，ＳＥＰＴＥＭＢ
ＥＲ．１９８３，２１４〜２２１ページに示されている
Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔ）がある。

【０００４】Ｉ２Ｃではデータラインとクロックライン
の２本の信号線を用いて複数のマイクロプロセッサを接
続し、マルチマスタシステムを実現できる。Ｉ２Ｃでは
複数のマスタが同時にバスの使用を開始し、その結果、
転送が衝突する可能性がある。Ｉ２Ｃではたとえ衝突が
発生しても、一方の転送は正常に行えるように、自分が
出力したデータやクロックを監視している。例えば、デ
ータラインにハイを出力しているにもかかわらず、デー
タラインがロウとなっていた場合には転送を直ちに中止
しなければならない。この手法は、転送を開始するため
の手続は簡単であるが、データの転送要求が発生してか
ら実際の転送が始まるまでの時間の最大値（最大転送ま
ち時間）が規定できないという課題がある。また、衝突
検出用のハードウェアをマイクロプロセッサ内に持たな
ければならない。

【０００５】この衝突を避ける方法としては、ＬＡＮ
（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）の一実現手
法であるトークン方式と呼ばれる転送方法がある（例え
ば、コンピュータデザイン，１９８６年１月号，４０〜
４１ページ）。トークン方式はトークンを受け取ったデ
バイスがバスを使用する権利を得てデータフレームの転
送を行う手法である。この方式ではトークンとデータフ
レームを識別するために、トークンと同じパターンがデ
ータフレーム中で発生しないようにする必要がある。こ
のためには、ある手順に従ってトークンとデータフレー
ム内のパターンが一致しないように変調して送出する必
要がある。また、変調しない場合にはトークンのパター
ンをデータフレーム中で禁止する必要がある。

【０００６】上述したＩ２Ｃやトークン方式の課題を解
決する手法として、本出願人が先に出願した特願平３−
１０２４４４号「データ転送方法」がある。この「デー
タ転送方法」では、データラインとクロックライン以外
に、データラインを転送中のデータがトークンなのかデ
ータフレームなのかを示す制御ライン（以下、／ＢＳＹ
ラインと称す）を用いている。コントローラであるマイ
クロプロセッサは、／ＢＳＹラインが高レベル（以下、
ハイと略記する）の場合にはバスに接続されているマイ
クロプロセッサに順にトークンを配布する。トークンを
受信してバスの使用権を取得しデータフレームを出力し
ようとするマイクロプロセッサは、／ＢＳＹラインを低
レベル（以下、ロウと略記する）に駆動することによっ
てマスタとなり、バスを使用することを他のマイクロプ
ロセッサに知らせる。／ＢＳＹラインがロウに変化すれ
ばコントローラはトークンの出力を停止し、データフレ
ームの転送に必要なクロックを出力する。マスタはこの
クロックにしたがってデータフレームの転送を開始す
る。マスタはデータフレームの転送が終了すると／ＢＳ
Ｙラインをハイに戻す。コントローラは／ＢＳＹライン
がハイに遷移したことを検出し、再びトークンの配布を
開始する。

【０００７】この手法によれば、転送の衝突が発生しな
いと同時に、転送に際して変調を必要とせず、かつ、任
意のパターンのデータフレームを転送できるデータ転送
方法を提供している。

【０００８】

【発明が解決しようとする課題】しかしながら特願平３
−１０２４４４号では以下の課題を有していた。

【０００９】コントローラは制御ラインが高レベルであ
るときに、予め定められたルールにしたがってバス上に
つながれたデバイスにトークンを送信する。データフレ
ームの転送を行うデバイスは、自分宛のトークンを受け
とって制御ラインを低レベルに遷移させることにより、
バスの使用権を得る。

【００１０】しかしながら前記手法では、バス上につな
がれた全てのデバイスに転送要求が発生していないとき
でもコントローラはトークンを送信せねばならず、コン
トローラが無駄な処理を行うという課題がある。

【００１１】さらに、特願平３−１０２４４４号では、
バスにつながれたデバイスの中で、ランダムにデータフ
レームの転送要求が発生するデバイスにも一定の割合で
トークンを送信しているため、それらのデバイスに対し
て発行するトークンのうちの多くが無駄になってしまう
という課題がある。

【００１２】本発明は上記従来の課題を解決するもの
で、バス上につながれたデバイスの中で１つ以上のデバ
イスにデータフレームの転送要求が発生しているときに
のみコントローラがトークンを送信するデータ転送方法
を実現することを目的としている。

【００１３】また、本発明は上記従来の課題を解決する
もので、バス上につながれたデバイスを、予めどういう
タイミングでデータフレームの転送要求が発生するのか
予想可能な第１群と、ランダムにデータフレームの転送
要求が発生する第２群とに分け、コントローラは通常第
１群に属するデバイスにトークンを送信し、第２群に属
するデバイスにデータフレームの転送要求が発生したと
きのみ第２群に属するデバイスにトークンを送信するデ
ータ転送方法を実現することを目的としている。

【００１４】

【課題を解決するための手段】この目的を達成するため
に本発明のデータ転送方法は、転送要求の発生したデバ
イスは制御ラインが高レベルのときにデータラインを低
レベルに駆動し、コントローラは制御線が高レベルであ
るとともにデータ線が低レベルである場合にのみトーク
ンの送信を行う。

【００１５】また、この目的を達成するために本発明の
データ転送方法は、第２群に属するデバイスにデータフ
レームの転送要求が発生し、かつ、制御ラインがハイで
あるときにそのデバイスはデータラインをロウに駆動
し、コントローラは、制御ラインがハイであるとともに
データラインがロウである状態を検出すると、第２群に
属するデバイスにトークンを送信する。

【００１６】

【作用】本発明は上記した方法により、バス上につなが
れたデバイスのうち１つ以上のデバイスにデータフレー
ムの転送要求が発生した場合にデータラインが低レベル
になる。コントローラは、制御ラインとデータラインの
両方が高レベルであるときにはバス上につながれたデバ
イスすべてにデータフレームの転送要求が発生していな
いとみなしてトークンの送信を行わない。

【００１７】また、本発明は上記した方法により、第２
群に属するデバイスにデータフレームの転送要求が発生
するとともに制御ラインがハイであるときにはデータラ
インがロウになる。コントローラは、制御ラインがハイ
であるとともにデータラインがロウである状態を検出す
ると、第２群に属するデバイスにデータフレームの転送
要求が発生していることを認識して第２群に属するデバ
イスにトークンを送信する。

【００１８】

【実施例】以下、本発明の第１の実施例について、図面
を参照しながら説明する。

【００１９】図１は本発明の第１の実施例のデータ転送
方法を用いてデータ転送を行うシステムのブロック図を
示すものである。図１において、マイクロプロセッサ１
０，１１，１２，１３は１チップのマイクロプロセッサ
であり、データライン１，クロックライン２，／ＢＳＹ
ライン３の３つの信号線からなるバスを介して互いに接
続されている。データライン１はシリアルデータを転送
するための信号線で、各マイクロプロセッサのデータ入
力ポート１６とデータ出力ポート１７に共通に接続され
ている。データ出力ポート１７は複数のマイクロプロセ
ッサが同時に信号線を駆動しても良いように、オープン
ドレイン形式の出力ポートである。マイクロプロセッサ
１０はクロックライン２にシリアルデータの入出力用の
クロックをクロック出力ポート１８から出力し、他のマ
イクロプロセッサはクロック入力ポート１５でこの信号
を受け取る。／ＢＳＹライン３は／ＢＳＹ信号用の信号
線である。この信号は負論理の信号でデータフレームの
転送を開始するマイクロプロセッサによってロウに保た
れる。／ＢＳＹ信号がハイの場合には何れのマイクロプ
ロセッサもデータフレームの出力を行っていない。

【００２０】以上のように構成されたシステムで、本発
明のデータ転送方法を実施する場合の動作例について、
以下説明する。

【００２１】まず、図２を用いてシリアルデータとクロ
ックのタイミングに関して説明する。図２はデータライ
ン１とクロックライン２のタイミング図である。図２
（ａ）に示すように、データライン１上を転送されるシ
リアルデータはクロックの立ち下がりで出力される。シ
リアルデータを取り込む場合はクロックの立ち上がりで
取り込む。クロックの周期はＴａである。転送は８ビッ
ト単位で間欠的に行う。８ビットデータの転送に必要な
８個のクロックをバイトクロックと定義する。データフ
レームの転送中においては、図２（ｂ）に示すように、
バイトクロックはＴｂの周期で間欠的に出力される。

【００２２】多くの１チップのマイクロプロセッサは８
ビット単位でデータをシリアル転送する機能をハードウ
ェアで実現している。ここでは、このハードウェアをシ
フトバッファと呼ぶことにする。シフトバッファはシフ
トレジスタ及び周辺回路からなり、マイクロプロセッサ
の外部から供給されたクロック（以降、外部クロックと
称す）もしくはマイクロプロセッサの内部で発生したク
ロック（以降、内部クロックと称す）でデータの入力や
出力を行う。シリアルデータを出力する場合にはクロッ
クの立ち下がりでＭＳＢから順に出力し、シリアルデー
タを入力する場合にはクロックの立ち上がりでＭＳＢか
ら順に取り込む。

【００２３】シフトバッファから出力されるシリアルデ
ータの出力ポートがデータ出力ポート１７であり、シフ
トバッファへ入力されるシリアルデータの入力ポートが
データ入力ポート１６である。シフトバッファのクロッ
ク用のポートは入力と出力が独立していなくて、クロッ
ク入出力ポートがあるのみである。このポートは、シフ
トバッファが内部クロックでデータの転送を行う場合に
は出力ポートとして機能し、外部クロックでデータの転
送を行う場合には入力ポートとして機能する。クロック
の出力はマイクロプロセッサ１０が行い、他のマイクロ
プロセッサはクロックの出力を行わない。すなわち、マ
イクロプロセッサ１０は内部クロックで動作し、他のマ
イクロプロセッサは外部クロックで動作する。従って、
クロック入出力ポートは、マイクロプロセッサ１０では
クロック出力ポート１８として機能し、他のマイクロプ
ロセッサではクロック入力ポート１５として機能する。

【００２４】次に、本実施例で使用する用語について説
明する。 「マスタ」：バスの使用権を取得し、データフレームの
転送を開始するマイクロプロセッサをマスタと呼ぶ。マ
イクロプロセッサ１０，１１，１２，１３は何れもマス
タになることができるが、複数のマイクロプロセッサが
同時にマスタになることはない。マスタはデータフレー
ムの転送を開始する前に／ＢＳＹ信号をアサートする
（ロウにする）。また、データフレームの最終バイトで
ある受信応答データを受信した後／ＢＳＹ信号をネゲー
トする（ハイにする）。

【００２５】「スレーブ」：マスタから指定されたマイ
クロプロセッサをスレーブという。データフレームの転
送はマスタからスレーブに対して行われる。マスタが複
数のマイクロプロセッサにデータフレームを転送する場
合（同報通信）には、複数のスレーブが存在する。／Ｂ
ＳＹ信号がハイの場合にはシステム内にマスタ、スレー
ブ共に存在しない。

【００２６】「コントローラ」：バスに接続されたマイ
クロプロセッサの内、後述するトークンの出力を行うマ
イクロプロセッサをコントローラと呼ぶ。コントローラ
はシステム内で１つだけ存在する。図１のシステムでは
マイクロプロセッサ１０がコントローラである。また、
後述するデータフレームの転送およびトークンの出力に
必要なクロックはコントローラが出力する。

【００２７】「ターゲット」：バスに接続されたマイク
ロプロセッサで、コントローラ以外のマイクロプロセッ
サをターゲットと呼ぶ。

【００２８】「トークン」：バスの使用権を調停するた
めにコントローラが出力する１バイトのデータである。
トークンを受け取ったマイクロプロセッサはバスを使用
してデータフレームを出力する権利、すなわち、マスタ
になる権利を有する。

【００２９】「データフレーム」：データ転送の最小単
位をデータフレームという。データフレームはヘッダ、
ユーザーデータ、チェックバイト、受信応答データから
なる。

【００３０】次に、データフレームの転送に先立って行
われるトークンを用いたバスの調停に関して図３，図４
を用いて説明する。

【００３１】図３はトークンのフォーマット図である。
トークンは１バイトで構成され、ＭＳＢはこのバイトが
トークンであることを示すために１である。bit6からbi
t4のＡＤＲはトークンの行き先アドレスであり、トーク
ンの行き先のマイクロプロセッサのアドレスを記述す
る。バスに接続された各マイクロプロセッサにはそれぞ
れ固有のアドレス（０〜７）が割り当てられている。こ
のアドレスの割り当てを（表１）に示す。

【００３２】

【表１】

【００３３】（表１）に示したように、０〜７のアドレ
スの内で実際に使用しているのは０〜３の４種類である
が、このバスには最大で８個のマイクロプロセッサを接
続することが可能である。bit3,2,1,0はフォーマットナ
ンバー（ＦＭＴ）を記録する。フォーマットナンバーに
よって後述するデータフレームのフォーマットが異な
る。ここでは、フォーマットナンバーは「００００（２
進表示）」とする。

【００３４】図４はマイクロプロセッサ１０が行うトー
クンの配布の様子を示したタイミング図である。コント
ローラであるマイクロプロセッサ１０は、一定間隔Ｔｂ
で／ＢＳＹライン３を検査しており、その検出タイミン
グにおいて／ＢＳＹライン３がハイであればデータライ
ン１を検査し、データライン１がロウであればバス上に
つながれたデバイスの１つにトークンを送信する。Ｔ１
１，Ｔ１２はそれぞれマイクロプロセッサ１１，１２に
対するトークンである。いま、バス上につながれたデバ
イスの１つにデータフレームの転送要求が発生し、その
デバイスは時刻t1においてデータライン１をロウに駆動
する。一定間隔Ｔｂで／ＢＳＹライン３を検査していた
マイクロプロセッサ１０は時刻t2において、／ＢＳＹラ
イン３がハイであるとともにデータライン１がロウであ
る状態を検出し、マイクロプロセッサ１１に対してＴ１
１を送信する（時刻t3）。データフレームの転送要求の
発生したデバイスはＴ１１を受信し、Ｔ１１が自分への
トークンではないことを認識すると時刻t4において再び
データライン１をロウに駆動する。マイクロプロセッサ
１０は次の検出タイミングt5において再び／ＢＳＹライ
ン３がハイであるとともにデータライン１がロウである
状態を検出し、マイクロプロセッサ１２に対してＴ１２
を送信する。

【００３５】次に、図５を用いてデータフレームのフォ
ーマットを説明する。図５はデータフレームのフォーマ
ット図である。データフレームはアドレスデータ６０，
コントロールデータ６１，ユーザーデータ６２，チェッ
クバイト６３，受信応答データ６４からなる。マスタが
アドレスデータ６０，コントロールデータ６１，ユーザ
ーデータ６２，誤り検出コード６３の出力を完了する
と、次のバイトクロックでスレーブが１バイトの受信応
答データ６４を出力する。

【００３６】アドレスデータ６０はスレーブを指定する
ためのデータである。アドレスデータ６０はビットアサ
インされており、各ビットが１つのマイクロプロセッサ
に対応している。アドレスデータ６０のビットパターン
とスレーブとなるマイクロプロセッサの対応を（表２）
に示す。

【００３７】

【表２】

【００３８】（表２）において、×は「１」でも「０」
でもかまわない。アドレスがＮ（Ｎ＝０〜７）のマイク
ロプロセッサのアドレスビットはアドレスデータ６０の
bitＮとなっている。従って、マスタとなったマイクロ
プロセッサはスレーブとなるデバイスを選択的に指定す
ることができる。すなわち、マスタとなったマイクロプ
ロセッサは、スレーブとして指定するマイクロプロセッ
サのアドレスビットを真（１）とし、スレーブとして指
定しないマイクロプロセッサのアドレスビットを偽
（０）としたアドレスデータ６０を出力すれば良い。例
えば、マイクロプロセッサ１１がマイクロプロセッサ１
２とマイクロプロセッサ１３にデータフレームを送る場
合にはアドレスデータ６０を「００００１１００（２進
表示）」とすればよい。この際に、マスタ自身のアドレ
スを示すビットは「０」に設定する。マスタ以外のマイ
クロプロセッサは／ＢＳＹ信号がアサートされた後で最
初に受信した８ビットデータをアドレスデータとして検
出し、自分自身のアドレスビットが真（１）の場合には
スレーブとして指定されたことを認識し、データフレー
ムの受信を行う。

【００３９】コントロールデータ６１のMSB,bit6,bit5,
bit4の４ビットはユーザーデータ６２のバイト数−１を
示す。「００００〜１１１１（２進表示）」のパターン
が可能であるため、ユーザーデータ６２のバイト数は１
〜１６の任意の値をとることができる。スレーブとなっ
たマイクロプロセッサはこの値を用いてデータフレーム
全体のバイト数を得、データフレームを受信した後に後
述する受信応答データ６４を出力する。コントロールデ
ータ６１のbit3でユーザーデータ６２の内容がコマンド
かデータかを示す。このビットが「０」の場合には、ユ
ーザーデータ６２はデータであり、「１」の場合には、
ユーザーデータ６２はコマンドである。コントロールデ
ータ６１のbit2,bit1,LSBはマスタアドレスであり、マ
スタになったマイクロプロセッサのアドレスが（表１）
と同様のルールで記載される。

【００４０】ユーザーデータ６２は、実際にマスタから
スレーブに送られるデータやコマンドである。

【００４１】１バイトの誤り検出コード６３はエラーチ
ェック用のバイトで、データフレームの先頭バイト（ア
ドレスデータ６０）からユーザーデータの最終バイトま
での各ビット毎の奇数パリティが記録される。マスタは
データフレームの先頭からバイト単位で排他的論理和演
算を行い、結果を反転して誤り検出コード６３を作成す
る。一方、データフレームを受信したマイクロプロセッ
サは、データフレームの先頭からＣＨＫバイトまでをバ
イト単位で排他的論理和演算を行い、結果がＦＦh（１
６進表示）となればエラー無しで受信できたことが確認
できる。

【００４２】アドレスデータ６０，コントロールデータ
６１，ユーザーデータ６２，誤り検出コード６３はマス
タが出力するが、受信応答データ６４はスレーブが出力
する。受信応答データ６４は１バイトからなる。受信応
答データ６４を構成するビットは、各々が１つのマイク
ロプロセッサの受信応答ビットに割り当てられている。
アドレスがＮ（Ｎ＝０〜７）のマイクロプロセッサの受
信応答ビットは受信応答データ６４のbitＮとなってい
る。データフレームを受信したスレーブは誤り検出コー
ド６３を用いてデータエラーの有無を検出し、エラーが
無い場合には自分の受信応答ビットのみをロウとした受
信応答データ６４をデータライン１に出力する。

【００４３】各マイクロプロセッサの受信応答データ６
４を（表３）に示す。

【００４４】

【表３】

【００４５】（表３）では「０」がデータライン上での
ハイを示し、「１」がロウを示している。データライン
１はワイヤードオア接続されているため、複数のスレー
ブが受信応答データを出力する場合には、論理和演算さ
れた結果がマスタへ送られる。

【００４６】次に、コントローラがトークンを配布し、
トークンを受信したマイクロプロセッサがデータフレー
ムの転送を行う場合の動作について、図６を用いて説明
する。

【００４７】図６はマイクロプロセッサ１２がマスタと
なって、スレーブであるマイクロプロセッサ１１との間
でデータフレームの転送を行う際のタイミング図であ
る。図６において、１００は／ＢＳＹライン３の信号レ
ベルを示している。１０１はマイクロプロセッサ１０が
出力するバイトクロックを示している。１０２，１０
３，１０４，１０５はそれぞれマイクロプロセッサ１
０，マイクロプロセッサ１１，マイクロプロセッサ１
２，マイクロプロセッサ１３がデータライン上に出力す
る信号を示している。各マイクロプロセッサのデータ出
力はデータライン１に接続されているため、データライ
ン１上でワイヤードアンドされ、結果として１０６に示
す信号がデータライン１上を流れる。Ｔ１１，Ｔ１２，
Ｔ１３はマイクロプロセッサ１０が出力するトークンで
あり、それぞれマイクロプロセッサ１１，マイクロプロ
セッサ１２，マイクロプロセッサ１３にデータフレーム
の転送許可を与えるために使用される。また、マイクロ
プロセッサ１０は一定周期Ｔｂで／ＢＳＹライン３の検
査を行っており、その検出タイミングがpi(i=1 to 8)で
ある。また、マイクロプロセッサ１１，１２，１３は、
それぞれ／ＢＳＹライン３を外部割込みの入力端子に接
続して／ＢＳＹライン３をモニタしており、／ＢＳＹラ
イン３がハイからロウ、または、ロウからハイに遷移す
るのを検出できるようにしてある。

【００４８】まず、時刻t1まではデータフレームの転送
は行われておらず、かつ、マイクロプロセッサ１０，１
１，１２，１３のいずれにもデータフレームの転送要求
は発生していない。時刻t1において、マイクロプロセッ
サ１２にデータフレームの転送要求が生じ、マイクロプ
ロセッサ１２は／ＢＳＹラインがハイであることを確認
した後データライン１に低レベルを出力する。同様に、
時刻t2においてマイクロプロセッサ１３にもデータフレ
ームの転送要求が生じ、マイクロプロセッサ１３は／Ｂ
ＳＹライン３がハイであることを確認した後データライ
ン１に低レベルを出力する。時刻p1に、／ＢＳＹライン
３がハイであるとともにデータライン１がロウである状
態を検出したマイクロプロセッサ１０は、時刻t3におい
てトークンＴ１１を出力する。このトークンＴ１１はマ
イクロプロセッサ１１に対するトークンであるが、マイ
クロプロセッサ１１にはデータフレームの転送要求が生
じていないため／ＢＳＹライン３はアサートされない。
マイクロプロセッサ１２，１３は、それぞれトークンＴ
１１を受信し、トークンＴ１１が自分に対するトークン
でないことを認識した後に再び／ＢＳＹライン３を調
べ、／ＢＳＹライン３がハイであることを確認した後に
データライン１に低レベルを出力する（時刻t5およびt
4）。時刻p2に、／ＢＳＹライン３がハイであるととも
にデータライン１がロウである状態を検出したマイクロ
プロセッサ１０は、時刻t6においてトークンＴ１２を出
力する。このトークンＴ１２はマイクロプロセッサ１２
に対するトークンである。トークンＴ１２を受信したマ
イクロプロセッサ１３は、トークンＴ１２が自分に対す
るトークンではないことを認識した後に／ＢＳＹライン
３を調べ、／ＢＳＹライン３がハイであることを確認し
た後に再びデータライン１に低レベルを出力する（時刻
t7）。トークンＴ１２を受信したマイクロプロセッサ１
２は、トークンＴ１２が自分に対するトークンであるこ
とを認識した後、データフレームの転送を開始するため
に／ＢＳＹライン３をロウに駆動する（時刻t8）。時刻
t8において、／ＢＳＹライン３がロウに遷移したことを
外部割込みによって検出したマイクロプロセッサ１１，
マイクロプロセッサ１３は、時刻t8以降はデータフレー
ムの転送が行われるということを認識する。時刻p3に／
ＢＳＹライン３がロウであることを検出したマイクロプ
ロセッサ１０は、ターゲット（この場合はマイクロプロ
セッサ１２）がバスを使用してデータフレームの転送を
開始しようとしていることを知り、時刻t9から／ＢＳＹ
ライン３がハイであることを検出するまでの期間、一定
間隔Ｔｂでバイトクロックを出力する。この最初のバイ
トクロックでマイクロプロセッサ１２はアドレスデータ
６０の送信を行い、マイクロプロセッサ１０，マイクロ
プロセッサ１１，マイクロプロセッサ１３はアドレスデ
ータ６０の受信を行う。マイクロプロセッサ１０，マイ
クロプロセッサ１３は受信したアドレスデータ６０の内
容をチェックして、自分自身がスレーブに指定されなか
ったことを検出すると、それ以降のデータフレームの各
バイトの受信動作を中止する。この際、マイクロプロセ
ッサ１２にはデータフレームの転送要求があるので、マ
イクロプロセッサ１２は／ＢＳＹライン３の立ち上がり
割込みを許可して、データフレームの転送が終了したこ
とを検出できるようにしておく。一方、マイクロプロセ
ッサ１１はアドレスデータ６０の内容をチェックして、
自分自身がスレーブとして指定されたことを知る。従っ
て、コントロールデータ６１以降のデータの受信も行
う。

【００４９】以降、マイクロプロセッサ１０の出力する
バイトクロックを用いて誤り検出コード６３の転送まで
終了すると、時刻t12で受信応答データ６４の転送が行
われる。受信応答データ６４はデータフレームを構成す
る他のバイトと異なり、スレーブからマスタに送られる
データである。

【００５０】このように、トークンを受信したマイクロ
プロセッサがデータフレームの転送を行う場合には、デ
ータフレームの転送を開始する前に／ＢＳＹ信号をアサ
ートする。この／ＢＳＹ信号のアサートはコントローラ
が次に／ＢＳＹライン３を検査するまでに行う必要があ
る。トークンの出力を行うマイクロプロセッサ１０は／
ＢＳＹ信号がアサートされたのを検出すると、バイトク
ロックのみを出力する。また、マスタとなったマイクロ
プロセッサはデータフレームの出力を終了し、受信応答
データを入力した後／ＢＳＹ信号をネゲートする。時刻
t13において、／ＢＳＹライン３がハイに遷移するのを
外部割込みによって検出したマイクロプロセッサ１３
は、データフレームの転送要求があるので再びデータラ
イン１にロウを出力する（時刻t14）。時刻p7に、／Ｂ
ＳＹライン３がハイであるとともにデータライン１がロ
ウである状態を検出したマイクロプロセッサ１０は、時
刻t15においてトークンＴ１３を出力する。このトーク
ンはマイクロプロセッサ１３に対するトークンであるの
で、マイクロプロセッサ１３はトークンＴ１３を受信し
た後、／ＢＳＹライン３をアサートしてデータフレーム
の転送を開始する。

【００５１】このように、コントローラであるマイクロ
プロセッサ１０は、／ＢＳＹライン３がハイであるとと
もにデータライン１がロウであるとき、すなわち、バス
につながれたマイクロプロセッサのうち、少なくとも一
つのマイクロプロセッサにデータフレームの転送要求が
あるときにのみトークンを送信する。

【００５２】次に、スタートコンディション付きのデー
タ転送が可能な１チップマイクロプロセッサを用いて、
本発明のデータ転送方法を実現するハードウェアについ
て図７，図８を用いて具体的に説明する。

【００５３】図７は１チップマイクロプロセッサ（例え
ば、ＭＮ１８８８８：松下電子工業株式会社製）のスタ
ートコンディション付きシリアル転送のタイミング図で
あり、外部クロック、かつ、スタートコンディション有
りの条件で転送を行う場合のタイミングを示している。
シリアルデータの出力準備ができた段階（時刻ｔ１）、
すなわち、内部のシフトレジスタに送信するデータが書
き込まれた段階でデータ出力ポートはハイインピーダン
ス状態からロウに移行する。この状態で外部からのクロ
ック入力が開始されると（時刻ｔ２）、１バイトのデー
タがＭＳＢから順にデータ出力ポートより出力される。
ＬＳＢの出力終了後（時刻ｔ３）データ出力ポートはハ
イに移行する。さらに、所定期間経過すると再びデータ
出力ポートはハイインピーダンス状態に移行する（時刻
ｔ４）。スタートコンディションは転送側と受信側でバ
イト単位の同期を取ることが本来の使用目的である。す
なわち、データの転送に先だって、クロックラインがハ
イの時にデータラインをロウに移行させることによって
受信側はクロックのカウンタをリセットし、結果として
送信側と受信側のバイト単位の同期を取ることが可能で
ある。このようにスタートコンディションは、ノイズに
よる転送のビットずれを防ぐことを目的としている。こ
のスタートコンディションの機能を応用して本発明のデ
ータ転送方法を実現する手法に関して以下に述べる。

【００５４】図８は本発明のデータ転送方法におけるタ
ーゲットを、スタートコンディション付きのデータ転送
が可能なマイクロプロセッサで実現した場合の回路図で
ある。マイクロプロセッサ８８は上述したスタートコン
ディションを用いてのデータ転送が可能な１チップマイ
クロプロセッサである。データライン１はデータ入力ポ
ート８３に接続される。データ出力ポート８２は抵抗で
プルアップされるとともに、オープンコレクタ出力のバ
ッファ８６に入力される。このプルアップ抵抗はデータ
出力ポート８２がハイインピーダンス状態になったとき
にバッファ８６の入力をハイに保つために必要である。
また、バッファ８６の出力はデータライン１に接続され
る。クロックライン２はクロック入力ポート８４に接続
される。また、／ＢＳＹライン３は出力ポート８０と外
部割り込み入力ポート８１へ接続されている。これらの
回路でターゲット８９の機能を実現している。

【００５５】次に、マイクロプロセッサ８８がコントロ
ーラに対してトークンを要求する際の方法について説明
する。

【００５６】データフレームの転送要求があるとともに
／ＢＳＹライン３がハイであるときマイクロプロセッサ
８８は、シフトバッファに「００（１６進表示）」を書
き込む。このことにより、前述のスタートコンディショ
ン機能が作動してデータライン１はロウに駆動される。
／ＢＳＹライン３がハイであるとともにデータライン１
がロウである状態を検出したコントローラはバイトクロ
ックと共にトークンを送出する。コントローラの出力し
たバイトクロックに同期して、マイクロプロセッサ８８
がシフトバッファに書き込んだ「００（１６進表示）」
がデータ出力ポート８２に出力されるが、このデータは
ワイヤードアンド接続されたデータライン１に出力され
るのでトークンを破壊することはない。マイクロプロセ
ッサ８８はトークンを受信したシリアル転送割り込み処
理の中で、受信したトークンが自分宛のトークンかどう
かを識別する。

【００５７】次に、マイクロプロセッサ８８が行うデー
タ転送に関するソフトウェアに関して説明する。

【００５８】上述したように、／ＢＳＹライン３を用い
てデータフレームの転送が行われているかトークンが転
送されているかを識別することができる。従って、バス
に接続されたターゲットはシリアル転送の割り込み処理
ルーチンで／ＢＳＹライン３をモニタすればよい。とこ
ろがデータフレームの転送要求が発生していないマイク
ロプロセッサは、受信動作のみを行えばよいので、／Ｂ
ＳＹライン３がハイの場合はバスをモニタする必要はな
い。また、／ＢＳＹライン３がロウに遷移した場合で
も、自分自身がスレーブとして指定されなければ、次に
／ＢＳＹライン３がハイからロウに遷移するまでバスを
無視してよい。

【００５９】これを実現するために、図８のターゲット
ではマイクロプロセッサ８８が外部割り込み入力ポート
８１で／ＢＳＹライン３の状態をモニタしている。この
ようにすれば、マイクロプロセッサ８８にデータフレー
ムの転送要求が発生していない場合、／ＢＳＹライン３
の立ち下がりエッジで割込みがかかるように設定してお
き、外部割り込みがかかるまではシリアル転送割り込み
を禁止しておけばよい。このようにすることによって、
無駄なシリアル転送割り込みを禁止することができる。

【００６０】シリアル転送割り込みを禁止した状態で、
／ＢＳＹライン３の立ち下がり割込みが発生するとマイ
クロプロセッサ８８はシリアル割込みを許可し、次のバ
イトクロックでアドレスデータを受信する。この際のシ
リアル転送割り込み処理で、これから転送されようとし
ているデータフレームが自分自身への転送でないと判断
した場合、再びシリアル受信割込みを禁止すれば、さら
に無駄なシリアル転送割込みを禁止することができる。

【００６１】シリアル転送割込みを禁止している状態
で、データフレームの転送要求が発生した場合について
説明する。このとき／ＢＳＹライン３がハイであればシ
リアル転送割込みを許可し、前述のようにシフトバッフ
ァに「００（１６進表示）」を書き込めばよい。

【００６２】また、／ＢＳＹライン３がロウであれば、
シリアル転送割り込みは禁止したままで／ＢＳＹライン
３の立ち上がり割り込みを許可する。／ＢＳＹライン３
の立ち上がり割り込み処理でシリアル転送割り込みを許
可すれば無駄なシリアル割り込み処理を減らすことがで
きる。具体的には他のマイクロプロセッサ間で行われて
いるデータフレーム転送が終了するまでシリアル転送割
り込みを禁止できる。

【００６３】このように／ＢＳＹライン３のモニタに外
部割り込みを使用する場合には、種々の手法によってシ
リアル転送割り込みの回数を最小限に抑えることができ
る。

【００６４】現状のマイクロプロセッサは外部割り込み
入力端子に出力ポートとしての機能は備わっていないの
で、マスタとなり得るマイクロプロセッサは汎用の出力
ポートを／ＢＳＹ信号の出力用に確保する必要がある。
もちろん、外部割り込みを使用せず汎用の入出力ポート
を用いて／ＢＳＹ信号を入出力するマイクロプロセッサ
は、シリアル受信割り込みを常にイネーブルにして、シ
リアル転送割り込み処理ルーチンの中で／ＢＳＹライン
３をモニタするか、タイマー割り込みを用いて一定時間
毎に／ＢＳＹライン３をモニタする必要がある。

【００６５】以上のように本実施例によれば、データフ
レームの転送を行うマイクロプロセッサは、制御ライン
がハイのときにデータラインをロウに駆動し、トークン
の配布を行うコントローラは制御ラインがハイであると
ともにデータラインがロウであることを検出したときに
のみトークンを配布することにより、バス上の全てのマ
イクロプロセッサにデータフレームの転送要求が発生し
ていないときにはトークンの配布が行われなくなり、し
たがってコントローラの負担が小さなデータ転送方法を
実現できる。

【００６６】以下、本発明の第２の実施例について、図
面を参照しながら説明する。本発明の第２の実施例にお
いて、データ転送を行うシステムの構成，ターゲットで
あるマイクロプロセッサのハードウェア，トークンのフ
ォーマット，アドレスデータのフォーマット，受信応答
データのフォーマットは本発明の第１の実施例と同じで
あるので省略する。

【００６７】図９は本発明のデータ転送方法におけるコ
ントローラを、マイクロプロセッサで実現した場合のブ
ロック図である。データライン１はデータ入力ポート９
３に接続される。９６はオープンコレクタ出力のバッフ
ァである。データ出力ポート９２は抵抗でプルアップさ
れるとともにバッファ９６に入力される。このプルアッ
プ抵抗はデータ出力ポート９２がハイインピーダンス状
態になったときにバッファ９６の入力をハイに保つため
に必要である。バッファ９６の出力はデータライン１に
接続される。クロックライン２はクロック出力ポート９
４に接続される。また、／ＢＳＹライン３は出力ポート
９０に接続されている。クロック検出回路９５はクロッ
クライン２をモニタしており、クロックが出力されてい
る間はハイを出力し、クロックが出力されていない間は
ロウを出力する。すなわち、クロック検出回路９５は、
クロックライン２の立ち下がりエッジの数をカウントア
ップしており、カウンタの値が０の間はロウを出力し、
０以外のときはハイを出力し、カウンタの値が８である
ときに立ち上がりエッジを検出するとカウンタの値をク
リアする。アンドゲート２００は／ＢＳＹライン３と、
データライン１をインバートした結果と、クロック検出
回路９５の出力をインバートした結果とを入力し、これ
ら３つのアンドをとった結果を外部割り込み入力ポート
９１に出力する。また、アンドゲート２００とクロック
検出回路９５は割り込み発生手段９７を構成している。
これらの構成でコントローラ９９の機能を実現してい
る。

【００６８】図１０はマイクロプロセッサ９８およびそ
の周辺回路の信号のタイミング図であり、／ＢＳＹライ
ン３，クロックライン２，データライン１，クロック検
出回路９５の出力線，アンドゲート２００の出力線上を
流れる信号のタイミングを示している。

【００６９】アンドゲート２００の出力は、クロックラ
イン２にクロックが出力されていないとともに／ＢＳＹ
ライン３がハイであり、かつデータライン１がロウであ
るときにのみハイとなる。

【００７０】次に、マイクロプロセッサ９８が行うトー
クンの出力に関するソフトウェアに関して説明する。

【００７１】前述のようにコントローラは、クロックラ
イン２にクロックが出力されていないとともに／ＢＳＹ
ライン３がハイであり、かつ、データライン１がロウで
あることを検出するとトークンを出力する。

【００７２】これを実現するために図９のコントローラ
９９では、マイクロプロセッサ９８が外部割込み入力ポ
ート９１でアンドゲート２００の出力をモニタしてい
る。マイクロプロセッサ９８はアンドゲート２００の出
力の立ち上がりエッジで割込みがかかるように設定して
おき、割り込み処理の中でトークンを出力する。

【００７３】図１１はマイクロプロセッサ１２がマスタ
となって、スレーブであるマイクロプロセッサ１１との
間でデータフレームの転送を行う際のタイミング図であ
る。図１１において、１００は／ＢＳＹライン３の信号
レベルを示している。１０１はマイクロプロセッサ１０
が出力するバイトクロックを示している。１０２，１０
３，１０４，１０５はそれぞれマイクロプロセッサ１
０，マイクロプロセッサ１１，マイクロプロセッサ１
２，マイクロプロセッサ１３がデータライン上に出力す
る信号を示している。各マイクロプロセッサのデータ出
力はデータライン１に接続されているため、データライ
ン１上でワイヤードアンドされ、結果として１０６に示
す信号がデータライン１上を流れる。Ｔ１１，Ｔ１２は
マイクロプロセッサ１０が出力するトークンであり、そ
れぞれマイクロプロセッサ１１，マイクロプロセッサ１
２にデータフレームの転送許可を与えるために使用され
る。また、マイクロプロセッサ１０は、前述の割り込み
発生手段９７の出力を外部割り込み入力端子でモニタし
ており、その割り込み処理の中でトークンを出力する。
また、いったん割込みがかかると、それ以降／ＢＳＹラ
イン３がアサートされるまでの間は外部割込みを禁止し
て一定間隔Ｔｂでトークンの配布を行う。また、いった
ん／ＢＳＹライン３がアサートされたあとで／ＢＳＹラ
イン３がネゲートされたことを認識すると、再び外部割
込みを許可する。

【００７４】まず、時刻t1まではデータフレームの転送
は行われておらず、かつ、マイクロプロセッサ１０，１
１，１２，１３のいずれにもデータフレームの転送要求
は発生していない。データフレームの転送要求の発生し
たマイクロプロセッサ１２は／ＢＳＹラインがハイであ
ることを確認した後、時刻t1にデータライン１に低レベ
ルにを出力する。時刻t1において、割り込み発生手段９
７の発生する割込み信号によりデータラインがロウに遷
移したことを検出したマイクロプロセッサ１０は、バス
上のいずれかのデバイスにデータフレームの転送要求が
発生したことを認識し、マイクロプロセッサ１１に対し
てトークンＴ１１を送信する。このときマイクロプロセ
ッサ１０は、外部割込みを禁止しておく。Ｔ１１を受信
したマイクロプロセッサ１２は、Ｔ１１が自分に対する
トークンではないことを認識した後、再び／ＢＳＹライ
ン３を検査し、ハイであることを確認した後データライ
ン１をロウに駆動する（時刻t3）。マイクロプロセッサ
１０は、Ｔ１１を送信してからＴｂ経過した時刻t4に、
制御ラインがハイであるとともにデータラインがロウで
あることを検出してマイクロプロセッサ１２に対するト
ークンＴ１２を送信する。Ｔ１２を受信したマイクロプ
ロセッサ１２はＴ１２が自分自身に対するトークンであ
ることを認識して／ＢＳＹライン３をアサートする（時
刻t5）。マイクロプロセッサ１０は、Ｔ１２を送信して
からＴｂ経過した時刻t6に、／ＢＳＹライン３がロウで
あることを検出して、バイトクロックのみを出力する。
以降、／ＢＳＹライン３がハイであることを検出するま
での間、マイクロプロセッサ１０は一定間隔Ｔｂでクロ
ックのみを出力する。マイクロプロセッサ１０は、／Ｂ
ＳＹライン３がハイであることを検出すると外部割込み
を許可し、外部割込みが発生すると割り込み処理の中で
トークンを出力する。

【００７５】このように、コントローラであるマイクロ
プロセッサ１０は、／ＢＳＹライン３がハイであるとと
もにデータライン１がロウであるとき、すなわち、バス
につながれたマイクロプロセッサのうち、少なくとも１
つのマイクロプロセッサにデータフレームの転送要求が
あるときにのみトークンを送信する。

【００７６】以上のように本実施例によれば、クロック
ラインにクロックが出力されていないとともに制御ライ
ンがハイである状態のときにデータラインがハイからロ
ウに遷移することを検出して割込みを発生させる割り込
み発生手段９７を設けることにより、ターゲットにデー
タフレームの転送要求が発生していないときには、コン
トローラはタイマ割込み処理の中で制御ライン，データ
ライン，クロックラインの状態を検査する必要がなくな
り、したがってコントローラの負担の小さなデータ転送
方法を実現できる。

【００７７】以下、本発明の第３の実施例について、図
面を参照しながら説明する。本発明の第３の実施例にお
いて、データ転送を行うシステムの構成，マイクロプロ
セッサのハードウェア，トークンのフォーマット，アド
レスデータのフォーマット，受信応答データのフォーマ
ットは本発明の第１の実施例と同じであるので省略す
る。

【００７８】バス上につながれたマイクロプロセッサの
群分けを（表４）に示す。

【００７９】

【表４】

【００８０】（表４）において、第１群に属するマイク
ロプロセッサは予めどういうタイミングでデータフレー
ムの転送要求が発生するかがわかっているマイクロプロ
セッサであり、第２群に属するマイクロプロセッサはデ
ータフレームの転送要求がランダムに発生するマイクロ
プロセッサである。

【００８１】図１２はマイクロプロセッサ１３がマスタ
となって、スレーブであるマイクロプロセッサ１１との
間でデータフレームの転送を行う際のタイミング図であ
る。図１２において、１００は／ＢＳＹライン３の信号
レベルを示している。１０１はマイクロプロセッサ１０
が出力するバイトクロックを示している。１０２，１０
３，１０４，１０５はそれぞれマイクロプロセッサ１
０，マイクロプロセッサ１１，マイクロプロセッサ１
２，マイクロプロセッサ１３がデータライン１上に出力
する信号を示している。各マイクロプロセッサのデータ
出力はデータライン１に接続されているため、データラ
イン１上でワイヤードアンドされ、結果として１０６に
示す信号がデータライン１上を流れる。Ｔ１０はマイク
ロプロセッサ１０へのトークンであり、Ｔ１１はマイク
ロプロセッサ１１へのトークンであり、Ｔ１２はマイク
ロプロセッサ１２へのトークンであり、Ｔ１３はマイク
ロプロセッサ１３へのトークンであり、これらのトーク
ンの送信はマイクロプロセッサ１０が行う。

【００８２】次に、コントローラがトークンを配布し、
トークンを受信したマイクロプロセッサがデータフレー
ムの転送を行う場合の動作について、図１２を用いて説
明する。

【００８３】コントローラであるマイクロプロセッサ１
０は、一定時間Ｔｂ毎に制御ライン３を調べ、制御ライ
ン３がハイであればトークンを出力し、ロウであればク
ロックを出力する。また、トークンを出力する際にデー
タライン１を調べ、データライン１がハイであれば第１
群に属するマイクロプロセッサに順番にトークンを送信
し、ロウであれば第２群に属するマイクロプロセッサに
順番にトークンを送信する。時刻t1から時刻t2までの間
は、クロックが出力されている間を除いてデータライン
１はハイであるので、マイクロプロセッサ１０は第１群
に属するマイクロプロセッサに順番にトークンを配る。
このとき、マイクロプロセッサ１０，１１にはデータフ
レームの転送要求が発生していないので、／ＢＳＹライ
ン３はアサートされない。時刻t2以降にマイクロプロセ
ッサ１３にデータフレームの転送要求が発生し、時刻t3
においてマイクロプロセッサ１３はシフトバッファに
「００（１６進表示）」を書き込む。これにより、マイ
クロプロセッサ１３のスタートコンディション機能が動
作してデータライン１はハイからロウに遷移する。マイ
クロプロセッサ１０は次の検出タイミングにおいて／Ｂ
ＳＹライン３がハイであるとともにデータライン１がロ
ウであることを検出し、第２群に属するマイクロプロセ
ッサ１２にトークンＴ１２を送出する（時刻t4）。トー
クンＴ１２を受信したマイクロプロセッサ１３は、トー
クンＴ１２が自分に対するトークンでないことを認識
し、再度シフトバッファに「００（１６進表示）」を書
き込む（時刻t5）。マイクロプロセッサ１０は次の検出
タイミングにおいて／ＢＳＹライン３がハイであるとと
もにデータライン１がロウであることを検出し、第２群
に属するマイクロプロセッサ１３にトークンＴ１３を送
出する（時刻t6）。トークンＴ１３を受信したマイクロ
プロセッサ１３は、トークンＴ１３が自分に対するトー
クンであることを認識し、／ＢＳＹライン３をアサート
する（時刻t7）。これによってマイクロプロセッサ１３
にバスの使用権が与えられ、マイクロプロセッサ１３は
データフレームの転送を行う。データフレームの転送を
終えたマイクロプロセッサ１３は時刻t10において／Ｂ
ＳＹライン３をネゲートし、データフレームの転送が終
了したことを他のマイクロプロセッサに伝える。次の検
出タイミングにおいてマイクロプロセッサ１０は、／Ｂ
ＳＹライン３がハイであるとともにデータライン１もハ
イであることを検出して、第１群に属するマイクロプロ
セッサ１１にトークンＴ１１を送信する。

【００８４】以上のように本実施例によれば、コントロ
ーラは、制御ラインとデータラインの両方がハイである
ときには第１群に属するマイクロプロセッサにトークン
を送信し、また、制御ラインがハイであるとともにデー
タラインがロウであるときには第２群に属するマイクロ
プロセッサにトークンを送信することにより、トークン
送信の優先制御を行うことが可能になる。すなわち、第
２群に属するデバイスは制御ラインがハイであるときに
データラインをロウに駆動することにより、第１群に属
するデバイスよりも優先してトークンを受け取ることが
可能になり、柔軟なデータ転送方法を実現することが可
能となる。また、データフレームの転送要求が希にしか
発生しないデバイスには常時トークンを配布する必要が
なくなり、コントローラの負担の少ないデータ転送方法
を実現できる。

【００８５】なお、上記第１，第２，第３の実施例にお
いてはデバイスとして汎用のマイクロプロセッサを用い
ていたが、バスに接続されるデバイスはマイクロプロセ
ッサに限定されない。例えば、ＤＳＰ等のＬＳＩを接続
することも可能である。

【００８６】また、上記第１，第２，第３の実施例では
データフレームをマスタが送信してスレーブが受信して
いたが、マスタがスレーブにデータフレームを出力する
ように指示を行い、スレーブがデータフレームの出力を
行っても良い。この場合には、トークンのフォーマット
ナンバーを変えてデータフレームのフォーマットを変更
すれば良い。

【００８７】また、上記第１，第２，第３の実施例では
バスに接続された全てのマイクロプロセッサがトークン
を受信していたが、スレーブ専用のマイクロプロセッサ
やＬＳＩがバスに接続されていれば、これらのデバイス
にトークンを送る必要はない。

【００８８】また、上記第１，第２，第３の実施例では
スタートコンディションの機能を応用して、若干の外付
け回路を付加し、現状のマイクロプロセッサで本発明の
データ転送方法を実現する手法に関しても説明したが、
これらの回路をマイクロプロセッサ内に内蔵してもよ
い。もちろん、本発明における機能を実現するマイクロ
プロセッサであれば、その内部構成はいかなる形式であ
っても良い。

【００８９】また、上記第２の実施例では割り込み発生
手段を実現するために若干の外付け回路を付加し、現状
のマイクロプロセッサで本発明のデータ転送方法を実現
する手法に関しても説明したが、これらの回路をマイク
ロプロセッサ内に内蔵してもよい。もちろん、本発明に
おける機能を実現するマイクロプロセッサであれば、そ
の内部構成はいかなる形式であっても良い。

【００９０】

【発明の効果】以上のように本発明は、バス上につなが
れたデバイスは、データフレームの転送要求があるとと
もに制御ラインがハイであるときにはデータラインをロ
ウに駆動し、コントローラは、制御ラインがハイである
とともにデータラインがロウであるときにのみトークン
を出力することにより、コントローラの負担の少ないデ
ータ転送方法を実現できる。すなわち、バス上につなが
れたすべてのデバイスにデータフレームの転送要求がな
い場合でも、コントローラはトークンを出力しなければ
ならないという従来のデータ転送方法の課題が解決でき
るという利点が得られる。

【００９１】また、コントローラは、制御ラインが高レ
ベルであるとともにクロックライン上にクロックが出力
されていない状態でデータラインが高レベルから低レベ
ルに遷移するのを検出して割り込み信号を発生させる割
り込み発生手段を設けることにより、コントローラの負
担の少ないデータ転送方法を実現できる。すなわち、コ
ントローラがタイマ割込みを用いて一定間隔で制御ライ
ンとデータラインを調べるために、バス上の全てのデバ
イスにデータフレームの転送要求が発生していないとき
にもタイマ割り込み処理を行わなくてはならないという
従来のデータ転送方法の課題が解決できるという利点が
得られる。

【００９２】また、バス上につながれたデバイスを第１
群と第２群に群分けし、第２群に属するデバイスにデー
タフレームの転送要求があるとともに制御ラインがハイ
である場合には、そのデバイスがデータラインをロウに
駆動し、コントローラは、検出タイミングにおいて制御
ラインとデータラインの両方がハイであるときには第１
群に属するデバイスにトークンを送信し、また、検出タ
イミングにおいて制御ラインがハイであり、かつ、デー
タラインがロウであるときには第２群に属するデバイス
にトークンを送信することにより、柔軟なデータ転送方
法を実現できる。すなわち、第２群に属するデバイスは
第１群に属するデバイスよりも優先的にトークンを受け
取ることが可能になり、バスの使用権に関する優先制御
を実現することが可能になるという効果が得られる。ま
た、ランダムにデータフレームの転送要求が発生するデ
バイスを第２群に分類することによって、無駄なトーク
ンの出力回数が減り、コントローラに負担の少ないデー
タ転送方法を実現することが可能になるという効果が得
られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるデータ転送を用
いてデータ転送を行うシステムの構成を示すブロック図

【図２】同第１の実施例におけるデータライン１とクロ
ックライン２の信号の関係を示すタイミング図

【図３】同第１の実施例におけるトークンのフォーマッ
トを示す模式図

【図４】同第１の実施例においてマイクロプロセッサ１
０が行うトークンの配布の様子を示したタイミング図

【図５】同第１の実施例におけるデータフレームのフォ
ーマットを示す模式図

【図６】同第１の実施例においてマイクロプロセッサ１
２がマスタとなって、スレーブであるマイクロプロセッ
サ１１との間でデータフレームの転送を行う際のタイミ
ング図

【図７】同第１の実施例におけるマイクロプロセッサ８
８のスタートコンディション付きシリアル転送のタイミ
ング図

【図８】同第１の実施例におけるターゲットを、スター
トコンディション付きのデータ転送が可能なマイクロプ
ロセッサで実現した場合の回路図

【図９】本発明の第２の実施例におけるコントローラを
マイクロプロセッサで実現した場合の構成を示すブロッ
ク図

【図１０】同第２の実施例における、マイクロプロセッ
サ９８およびその周辺回路の信号のタイミング図

【図１１】同第２の実施例においてマイクロプロセッサ
１２がマスタとなって、スレーブであるマイクロプロセ
ッサ１１との間でデータフレームの転送を行う際のタイ
ミング図

【図１２】本発明の第３の実施例において、マイクロプ
ロセッサ１３がマスタとなって、スレーブであるマイク
ロプロセッサ１１との間でデータフレームの転送を行う
際のタイミング図

【符号の説明】

１ データライン ２ クロックライン ３ ／ＢＳＹライン １０，１１，１２，１３，８８，９８ マイクロプロセ
ッサ １４ ／ＢＳＹ信号入出力ポート １５ クロック入力ポート １６ データ入力ポート １７ データ出力ポート １８ クロック出力ポート ６０ アドレスデータ ６１ コントロールデータ ６３ 誤り検出コード ６４ 受信応答データ ８９ ターゲット ９９ コントローラ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 データラインとクロックラインと、制御
   ラインの少なくとも３本のラインで構成されるバスを使
   用してコントローラを含む複数のデバイス間でデータフ
   レームのシリアル転送を行うマルチマスタシステムにお
   いて、 前記コントローラ以外のデバイスはターゲットであり、 前記バスを用いて転送されるデータはトークンまたはデ
   ータフレームであり、 前記制御ラインが高レベルであるときに転送されるデー
   タはトークンであり、 前記制御ラインが低レベルであるときに転送されるデー
   タはデータフレームであって、 前記コントローラは、前記制御ラインのレベルが高レベ
   ルであり、かつ、前記データラインのレベルが低レベル
   である場合にのみトークンを、予め定められたルールに
   したがって、少なくともコントローラ以外のデバイスに
   送信し、 データフレームの転送を行うターゲットは、前記制御ラ
   インのレベルが高レベルである場合には前記データライ
   ンを低レベルに遷移させ、自分自身に対するトークンを
   受信すれば所定時間以内に前記制御ラインを低レベルに
   遷移させてデータフレームの転送を開始し、データフレ
   ームの転送が終了した後で前記制御ラインのレベルを高
   レベルに戻すことを特徴としたデータ転送方法。
2. 【請求項２】 コントローラは、制御ラインが高レベル
   であるとともにクロックライン上にクロックが出力され
   ていない状態でデータラインが高レベルから低レベルに
   遷移するのを検出して割り込み信号を発生させる割り込
   み発生手段を具備し、前記割り込み信号によって、デー
   タフレームの転送を行うターゲットがデータラインを低
   レベルに駆動したことを検出することを特徴とする請求
   項１に記載のデータ転送方法。
3. 【請求項３】 データラインとクロックラインと制御ラ
   インの少なくとも３本のラインで構成されるバスを使用
   してコントローラを含む複数のデバイス間でデータフレ
   ームのシリアル転送を行うマルチマスタシステムにおい
   て、 前記コントローラ以外のデバイスはターゲットであり、 前記バスを用いて転送されるデータはトークンまたはデ
   ータフレームであり、 前記制御ラインが高レベルであるときに転送されるデー
   タはトークンであり、 前記制御ラインが低レベルであるときに転送されるデー
   タはデータフレームであり、 第１群に属するターゲットがデータフレームの転送を行
   う場合には、自分自身に対するトークンを受信してから
   所定時間以内に前記制御ラインを低レベルに遷移させて
   データフレームの転送を開始し、データフレームの転送
   が終了してから所定時間以内に前記制御ラインを高レベ
   ルに遷移させ、 第２群に属するターゲットがデータフレームの転送を行
   う場合には、前記制御ラインが高レベルであれば前記デ
   ータラインを低レベルに遷移させ、自分自身に対するト
   ークンを受信すれば所定時間以内に前記制御ラインを低
   レベルに遷移させてデータフレームの転送を開始し、デ
   ータフレームの転送が終了してから所定時間以内に前記
   制御ラインを高レベルに遷移させ、 前記コントローラは、予め定められた検出タイミングに
   おいて、前記制御ラインが高レベルであって、かつ、前
   記データラインが高レベルであった場合は前記第１群に
   属するデバイスの１つにトークンを送信し、また、前記
   検出タイミングにおいて、前記制御ラインが高レベルで
   あって、かつ、前記データラインが低レベルであった場
   合には前記第２群に属するデバイスの１つにトークンを
   送信することを特徴とするデータ転送方法。
4. 【請求項４】 ターゲットはマイクロプロセッサであ
   り、ターゲットが行うトークンの受信とデータフレーム
   の転送はシリアル転送割り込み処理で行われることを特
   徴とする請求項１，２または３に記載のデータ転送方
   法。
5. 【請求項５】 ターゲットは制御ラインを外部割り込み
   入力端子でモニタし、データフレームの転送要求が発生
   していない場合で、かつ、制御ラインが高レベルの場合
   にはシリアル転送割込みを禁止し、前記制御ラインの立
   ち下がり割り込み処理でシリアル転送割込みを許可する
   ことを特徴とする請求項４に記載のデータ転送方法。
6. 【請求項６】 ターゲットは自分以外のマイクロプロセ
   ッサ間でデータフレームの転送が行われている場合、シ
   リアル転送割り込みを禁止することを特徴とする請求項
   ５に記載のデータ転送方法。
7. 【請求項７】 ターゲットは自分以外のマイクロプロセ
   ッサ間でデータフレームの転送が行われている状態でデ
   ータフレームの転送要求が発生した場合、制御ラインの
   立ち上がり割込みでシリアル転送割込みを許可すること
   を特徴とする請求項６に記載のデータ転送方法。
8. 【請求項８】 バスに接続されたマイクロプロセッサに
   は固有のアドレスが与えられ、データフレームの先頭に
   は前記データフレームを受信すべきマイクロプロセッサ
   のアドレスを示すアドレスデータが配置されており、前
   記アドレスデータを受信したマイクロプロセッサは、前
   記アドレスデータを用いて自分以外のマイクロプロセッ
   サ間でデータ転送が行われることを検出することを特徴
   とする請求項５または６または７に記載のデータ転送方
   法。