JPH10334039A - バースト転送装置 - Google Patents

バースト転送装置

Info

Publication number
JPH10334039A
JPH10334039A JP13721497A JP13721497A JPH10334039A JP H10334039 A JPH10334039 A JP H10334039A JP 13721497 A JP13721497 A JP 13721497A JP 13721497 A JP13721497 A JP 13721497A JP H10334039 A JPH10334039 A JP H10334039A
Authority
JP
Japan
Prior art keywords
signal
data
transaction
transfer
target device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13721497A
Other languages
English (en)
Inventor
Yoshihisa Omoto
能久 大本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Software Shikoku Ltd
Original Assignee
NEC Software Shikoku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Shikoku Ltd filed Critical NEC Software Shikoku Ltd
Priority to JP13721497A priority Critical patent/JPH10334039A/ja
Publication of JPH10334039A publication Critical patent/JPH10334039A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 マスタテ゛ハ゛イスが所定テ゛ータ転送を行う際に、トランサ゛
クションあたりの送受信可能なテ゛ータ量がターケ゛ットテ゛ハ゛イスによっ
て異なっても、トランサ゛クションあたりのテ゛ータ量を転送先とな
るターケ゛ットテ゛ハ゛イスの一回に送受信可能なテ゛ータ量に調節し、
テ゛ータを分割してトランサ゛クションを実行し、テ゛ィスコネクト発生を抑
止し、テ゛ータ転送の効率を向上させる。 【解決手段】 本発明のハ゛ースト転送方式では、まずターケ゛ッ
トテ゛ハ゛イスが転送可能なテ゛ータ量をテ゛ィスコネクトを発生させ求め
る。すなわち、ハ゛ースト転送のトランサ゛クションを実行するトランサ゛ク
ション制御部10と、テ゛ィスコネクトまでに転送されたテ゛ータ量を保
持する転送数レシ゛スタ15とを有する。次に、残りのテ゛ータ転
送を行うトランサ゛クションにおいて、トランサ゛クションあたりの転送す
るテ゛ータ量を制限する。すなわち、実行中のトランサ゛クションのテ
゛ータ量を計数する転送数カウンタ14、および転送されたテ゛ータ
量からトランサ゛クションの終了を判断する比較器16を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理装置間の
データ転送におけるバースト転送装置に関する。
【0002】
【従来の技術】ここで述べるPeripheral C
omponent Interconnect Loc
al Bus(PCIバス)の仕様は、PCI Spe
cial Interest Groupから1995
年6月1日に発行された「PCI LOCAL BUS
SPECIFICATION REVISION2.
1」に記載されている。
【0003】PCIバス仕様によれば、バースト転送の
トランザクションにおいて、マスタデバイスが要求する
データ量がターゲットデバイスの一回のトランザクショ
ンで受け取れるデータ量よりも多い場合、ターゲットデ
バイスはトランザクションの中断(ディスコネクト)を
要求できる。
【0004】マスタデバイスは、ターゲットデバイスの
中断要求によりトランザクションのディスコネクトを行
う。ディスコネクトがおこなわれると、トランザクショ
ンを再開するまでにPCIバスを使用しないアイドル状
態を1クロックサイクル以上設けなければならずデータ
転送効率は、ディスコネクトにより低下する。
【0005】このため、「特開平06−348647」
ではターゲットデバイス側に先入れ先出しバッファ(F
IFO)を設け、転送するデータをFIFOに蓄えなが
ら、トランザクションを行う。そして、「特開平06−
348647」ではデー夕の供給が間に合わない時には
データ転送の応答信号(TRDY#信号)の応答を遅ら
せる事によりトランザクションを継続して処理できるよ
うにしている。つまり、マスタデバイスはディスコネク
トを発生させずにデータ転送を完了できる。
【0006】
【発明が解決しようとする課題】ところで、従来の技術
において、ターゲットデバイスがデータ転送の連続した
トランザクションを受け付けられるようにするには、
「特開平06−348647」にあるようにFIFO等
のデータバッファが必要であり、データバッファの大き
さとLSIで実現する実装面積は比例している。つま
り、大きなデータバッファは論理実装面積の大きなLS
Iを必要とし、デバイスの価格を引き上げる要因とな
る。そのため、ターゲットデバイスでディスコネクトが
発生しない連続したデータ転送のトランザクションを送
受信すると、ターゲットデバイスの論理規模を大きく
し、デバイスの価格が高価になる欠点がある。
【0007】また、従来の技術において、ターゲットデ
バイスは内部の制御に都合の良い大きさ、またはLSI
の論理実装面積から制限される大きさのデータバッファ
を備える。さらに、ターゲットデバイスの構造によりデ
ータバッファの大きさは異なり、一回のトランザクショ
ンで受信可能なデータ量はデータバッファの大きさと等
しく設定されている。そのため、ターゲットデバイスに
よって一回のトランザクションで送受信可能なデータ量
が異なる欠点がある。
【0008】本発明はこのような背景の下になされたも
ので、マスタデバイスが所定データ転送を行う際に、ト
ランザクションあたりの送受信可能なデータ量がターゲ
ットデバイスによって異なる場合でも、トランザクショ
ンあたりのデータ量を転送先となるターゲットデバイス
の一回に送受信可能なデータ量に調節し、データを分割
してトランザクションを実行し、ディスコネクト発生を
抑止する事により、データ転送の効率を向上させるバー
スト転送装置を提供することを目的とする。
【0009】
【課題を解決するための手段】請求項1記載の発明は、
複数の情報処理装置間にデータ転送用のバスを接続し、
前記バスを介してのデータ転送操作であるトランザクシ
ョンを行うバースト転送方式において、一の情報処理装
置であるマスターデバイスから他の情報処理装置である
ターゲットデバイスへトランザクション中に転送された
データ量を計数し、計数値を出力する計数手段と、前記
ターゲットデバイスが出力するトランザクションの中断
要求であるディスコネクト信号を検出し、トランザクシ
ョンを中断させ、かつ前記計数手段の計数処理を停止さ
せる制御手段と、前記計数値を記憶する転送数レジスタ
とを具備し、ディスコネクト信号の検出以降のデータ転
送において、1トランザクションあたりのデータ量が前
記転送数レジスタに保持された値を超えないデータ量に
分割する分割手段とを具備することを特徴とするバース
ト転送装置。
【0010】請求項2記載の発明は、請求項1記載のバ
ースト転送装置において、ディスコネクト信号の検出以
降のデータ転送においても、前記計数手段は、トランザ
クションにおいて転送されるデータ量を計数することを
特徴とする。
【0011】請求項3記載の発明は、請求項1または請
求項2記載のバースト転送装置において、比較器を具備
し、前記転送数レジスタに記憶されているデータ量と前
記計数手段に計数されたデータ量とを比較することを特
徴とする。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図1は本発明の一実施形態に
よるバースト転送装置の構成を示すブロック図である。
この図において、マスタデバイス1はPCIバス2上に
トランザクションを生成するデバイスである。ターゲッ
トデバイス3およびターゲットデバイス4は、PCIバ
ス2上で実行されるトランザクションに応答するデバイ
スである。
【0013】ターゲットデバイス3は32バイトの大き
さのデータバッファ30を有し、一回のトランザクショ
ンで最大32バイトのデータを送受信可能である。ター
ゲットデバイス4は8バイトの大きさのデータバッファ
40を有し、一回のトランザクションで最大8バイトの
データを送受信可能である。
【0014】クロック生成回路5はPCIバス2に接続
されたマスタデバイス1、ターゲットデバイス3、ター
ゲットデバイス4、および調停回路6にPCIバス2の
操作の基準となるクロック信号を供給する。調停回路6
はPCIバス2に複数接続されたマスタデバイス1のP
CIバス2の使用権を調停する。
【0015】また、マスタデバイス1は、データ転送を
要求するデータ処理部11を有している。データ処理部
11はデータ転送中はデータをデータバッファ12に保
持させ、トランザクション制御部10を介してPCIバ
ス2に対してデータ転送を行う。また、トランザクショ
ン制御部l0はデータ処理部11よりデータ転送要求を
受け、PCIバス2にトランザクションを生成し、デー
タバッファ12に保持されている所定のデータをPCI
バス2に送信するか、PClバス2から受信した所定の
データをデータバッファ12に保持させて、データ処理
部11に応答する。
【0016】データバッファ12は32バイトの大きさ
があり、データ処理部11とトランザクション制御部1
0の間のデータ転送において一度に最大32バイトの転
送が可能である。セレクタ13は、転送数レジスタ15
で保持する転送制限値信号105を選択するためにあ
り、最初のトランザクションにおいて初期値32を要求
可能最大転送数として選択する。転送数カウンタ14は
開始信号103により値「0」に初期化され、トランザ
クション実行中のデータ転送の発生回数を加算指示信号
102により値「4」を加算することにより、実行中の
トランザクションで転送されたデータ量を計数する。転
送数レジスタ15は開始信号103により転送制限値1
05を保持する。
【0017】比較器16は転送数レジスタ15と転送数
カウンタ14を比較し、トランザクションあたりのデー
タ量の制限によるトランザクションの終了を終了判定信
号104により、トランザクション制御部10に通知す
る。加算器18は転送数カウンタ14の値に「4」を加
算する回路である。
【0018】セレクタ17は加算指示信号102と開始
信号103が同時に有効になった場合、転送数カウンタ
14に「4」を加えた値を転送制限値信号105に与え
る。
【0019】また、図2はPCIバス2の構造の詳細を
示すブロック図である。CLK信号500はPCIバス
2の操作の基準となる信号であり、クロック生成回路5
にて生成され、マスタデバイス1、ターゲットデバイス
3、ターゲットデバイス4、および調停回路6に分配さ
れる。
【0020】REQ#信号106はPCIバス2の使用
を要求する信号であり、マスタデバイス1から出力され
調停回路6に入力される。GNT#信号600はPCI
バス2の使用を許可する信号であり、調停回路6から出
力され、マスタデバイス1に入力され、PC1バス2の
使用権をマスタデバイス1に与えるために用いられる。
【0021】FRAME#信号107はトランザクショ
ンの開始、および実行を示す信号である。マスタデバイ
ス1はFRAME#信号107を有効にする事でトラン
ザクションを開始でき、ターゲットデバイス3、および
ターゲットデバイス4はFRAME#信号107が有効
である事によりトランザクションを検出する。
【0022】IRDY#信号108はトランザクション
実行中のマスタデバイス1がデータ転送可能であること
を示す信号である。TRDY#信号109はトランザク
ション実行のデータ転送先として選択されたターゲット
デバイス3、またはターゲットデバイス4のいずれか
が、データ転送可能であることを示す信号である。
【0023】STOP#信号110はトランザクション
実行のデータ転送先として選択されたターゲットデバイ
ス3、またはターゲットデバイス4のいずれかが、トラ
ンザクションのディスコネクトを要求し、データ転送の
中断を要求する信号である。
【0024】CBE信号111はトランザクションのデ
ータ転送方向と有効バイト位置を示す4本の信号から構
成されるバス信号である。AD信号:12はトランザク
ションのアドレスとデータ供給する32本の信号で構成
されるバス信号であり、一度に4バイトのデータ転送が
可能である。
【0025】なお、PCIバス2の状態の伝搬におい
て、REQ#信号106、CNT#信号600、FRA
ME#信号107、IRDY#信号108、TRDY#
信号109、およびSTOP#信号110は負論理の信
号であり、信号電圧が低電圧の場合が有効状態(アサー
ト)を示し、高電圧の場合が無効状態(ネゲート)を示
す。
【0026】また、AD信号112は正論理であり、C
BE信号111のトランザクションの種類を示す状態で
は正論理であり、有効バイトを示す状態では負論理であ
る。
【0027】次に、図1のデバイスの動作について図面
を参照しながら説明する,図3はマスタデバイス1がタ
ーゲットデバイス4にデータを書き込む方向のデータ転
送のタイムチャートである。まず、データ処理部11は
データバッファ12に32バイトのデ一夕を転送し、ト
ランザクション制御部10にデータ転送を要求する。
【0028】時刻T1において、トランザクション制御
部10はデータ処理部11の要求により、REQ#信号
106をアサートし、調停回路6に対しPCIバス2の
使用を要求する。
【0029】次に、時刻T2において、調停回路6はマ
スタデバイスlからのREQ#信号106による要求に
基づき、GNT#信号600をアサートしマスタデバイ
スIにPCIバス2の使用権を与える。
【0030】これにより、マスタデバイス1は接続され
ているGNT#信号600のアサートにより、PCIバ
ス2の使用権を得たことを認識する。使用権を与えられ
たマスタデバイス1のトランザクション制御部10は、
FRAME#信号107のネゲートの受信、かつIRD
Y#信号108のネゲートの受信によりPCIバス2の
未使用状態(アイドル状態)を判断する。
【0031】そして、使用権を与えられたマスタデバイ
ス1のトランザクション制御部10は、開始信号lO3
をアサートし、最大値選択信号101によりセレクタ1
3を操作し、転送制限値信号105を値「32」にす
る。
【0032】次に、時刻T3において、トランザクショ
ン制御部10はAD信号112にアドレス情報を出力
し、CBE#信号111に書き込み転送を示すコマンド
を出力し、FRA∨lE#信号107をアサートする事
によりトランザクションを開始する。また、転送数カウ
ンタ14は開始信号103により初期値「0」に初期化
する。
【0033】これにより、転送数レジスタ15は転送開
始信号103により転送制限値信号105の値である
「32」をセットする。
【0034】次に、時刻T4において、ターゲットデバ
イス4は、FRAME#信号107のアサートを検出
し、AD信号112および、CBE信号111の値より
マスタデバイス1により開始されたトランザクションの
転送相手である事を判断する。これにより、ターゲット
デバイス4は、データの受信が可能であることを示すT
RDY#信号109をアサートする。
【0035】また、この一方で、トランザクション制御
部10は4バイトの転送データをAD信号112に出力
し、CBE信号111に有効なバイトを示す情報を出力
し、データ転送の準備ができている事を示すためにIR
DY#信号108をアサートする。また、トランザクシ
ョン制御部10は、TRDY#信号106のアサートを
受け、加算信号103をアサートして、転送カウンタ1
4の加算を要求する。
【0036】次に、時刻T5において、ターゲットデバ
イス4はIRDY#信号108がアサートされている事
を検出し、AD信号112より転送データ4バイトを取
り込み、データバッファ40に格納する。また、ターゲ
ットデバイス4はFRAME#信号107がアサートさ
れていることより、次にデータを受け取るとデータバッ
ファ40が満杯になるので、STOP#信号110をア
サートし、トランザクションのディスコネクトをトラン
ザクション制御部10へ要求する。
【0037】これにより、トランザクション制御部10
は、TRDY#信号109がアサートされている事か
ら、4バイトのデータ転送を確認し、AD信号112に
次のデータを出力し、CBE#信号111に次の有効バ
イトの情報を出力する。そして、転送数カウンタ14
は、加算信号102により値「4」が加算される。
【0038】次に、時刻T6において、ターゲットデバ
イス4はIRDY#信号108がアサートされているこ
とを検出し、AD信号112より転送データ4バイトを
取り込み、データバッファ40に格納する。
【0039】また、ターゲットデバイス4はデータバッ
ファ40が満杯なので、TRDY#信号109をネゲー
トし、データ転送の中断を要求する。そして、トランザ
クション制御部10は、TRDY#信号109がアサー
トされていることより、4バイトのデータ転送を確認す
る。この結果、トランザクション制御部10は、AD信
号112に次のデータを出力し、CBE#信号111に
次の有効バイトの情報を出力する。
【0040】そして、転送数カウンタ14は加算信号1
02により値「4」が加算される。また、トランザクシ
ョン制御部10は、STOP#信号110のアサートの
検出により、ターゲットデバイス4が実行中のトランザ
クション以降のデータ転送が行えないことを検出する。
これにより、トランザクション制御部10は、ディスコ
ネクトを行うためにFRAME#信号107をネゲート
し、PCIバス2を解放するためにREQ#信号106
をネゲートする。
【0041】また、トランザクション制御部10は、T
RDY#信号109のネゲートに伴い、加算信号102
もネゲートする。
【0042】次に、時刻T7において、ターゲットデバ
イス4はFRMAE#信号107がネゲートされている
ことより、トランザクションの終了を検出し、STOP
#信号110をネゲートする。また、ターゲットデバイ
ス4は、データバッファ40のデータを処理し、データ
バッファ40を空にする。
【0043】そして、トランザクション制御部10は、
STOP#信号110のアサートを検出し、トランザク
ションを終了するため、IRDY#信号108をネゲー
トする。
【0044】次に、時刻T7において、TRDY#信号
109がすでにネゲートされているのでデータ転送は行
われず、TRDY#信号109に伴い加算信号102も
ネゲートされるため、転送数カウンタ14の値は変化し
ない。また、トランザクション制御部10は次のトラン
ザクションを起動するため、CNT#信号600のアサ
ートかつ、FRAME#信号lO7のネゲートかつ、I
RDY#信号108のネゲートによりPCIバス2の使
用権を獲たアイドル状態を判断する。
【0045】これにより、トランザクション制御部10
は、開始信号103をアサートし、最大値選択信号10
1によりセレクタ13を操作し、転送制限値信号105
により転送数カウンタ14の値を選択する。
【0046】次に、時刻T8において、トランザクショ
ン制御部10は、GNT#信号600のアサートを検出
し、PCIバス2の使用権を獲ている事を確認し、AD
信号112にアドレス情報を出力し、CBE#信号11
1に書き込み転送を示す‐マンドを出力し、FRAME
#信号107をアサートする事によりトランザクション
を開始する。
【0047】また、転送数カウンタ14は開始信号10
3により初期値0に初期化し、転送数レジスタ15は転
送開始信号103により、l直前のトランザクションで
転送されたデータ量である転送数カウンタ14の値
「8」をセットする。このとき、転送カウンタ14が値
「0」になり、転送レジスタ15が値「8」になるの
で、残り2回のデータ転送でトランザクションが終了す
る事を示すため、比較器16は終了判断信号104を値
「l」として出力する。
【0048】次に、時刻T9において、ターゲットデバ
イス4は、FRAME#信号107のアサートを受信
し、AD信号112および、CBE#信号111の値よ
り、マスタデバイス1により開始されたトランザクショ
ンの転送相手である事を判断する。そして、ターゲット
デバイス4はデータの受信が可能であることを示すTR
DY#信号109をアサートする。
【0049】この一方で、トランザクション制御部10
は、4バイトの転送データをAD信号112に出力し、
CBE#信号111に有効なバイトを示す情報を出力
し、データ転送の準備ができている事を示すためにIR
DY#信号108をアサートする。また、トランザクシ
ョン制御部10は、TRDY#信号106のアサートを
受けて、加算信号103をアサートし、転送カウンタ1
04の加算を要求する。
【0050】次に、時刻T10において、ターゲットデ
バイス4はIRDY#信号108のアサートを受信し、
AD信号112より転送データ4バイトを取り込み、デ
ータバッファ40に格納する。また、ターゲットデバイ
ス4はFRAME#信号107がアサートされているこ
とより、次にデータを受け取るとデータバッファ40が
満杯になるので、STOP#信号110をアサートし、
トランザクションのディスコネクトをトランザクション
制御部10へ要求する。
【0051】これにより、トランザクション制御部10
はTRDY#信号109がアサートされていることによ
り、4バイトのデータ転送を確認し、AD信号112に
次のデータを出力し、CBE#信号111に有効バイト
の情報を出力する。そして、転送数カウンタ14は加算
信号102により加算され、値が「4」となる。
【0052】これにより、トランザクション制御部10
は終了判断信号104の値が「1」であり、データ転送
が行われたことより、残りのデータ転送が後1回である
ため、FRAME#信号107をネゲートし、トランザ
クションを終了させようとする。また、転送カウンタ1
4の値が「4」を示しており、転送レジスタの値が
「8」を示しているので、残り1回のデータ転送でトラ
ンザクションが終了する事を示すために、比較器16は
終了判断信号104の値を「2」として出力する。
【0053】次に、時刻T11において、ターゲットデ
バイス4はIRDY#信号108のアサートを受信し、
AD信号112より転送データ4バイトを取り込み、デ
ータバッファ40に格納する。また、ターゲットデバイ
ス4は、データバッファ40が満杯なので、TRDY#
信号109をネゲートする。そして、トランザクション
制御部10は、TRDY#信号109がアサートされて
いることにより、4バイトのデータ転送を確認し、加算
信号102により転送数カウンタ14に対し加算を要求
する。
【0054】また、書き込み方向のトランザクションな
ので、AD信号112を駆動するデバイスが変化せず、
トランザクション間のアイドル状態を省略できるため
(PCIバスのFAST BACK TO BACKト
ランザクション)、トランザクション制御部10は、G
NT#信号600のアサートを確認する。そして、トラ
ンザクション制御部10は、AD信号112にアドレス
情報を出力し、CBE#信号111に書き込み転送を示
すコマンドを出力し、FRAME#信号107をアサー
トする事により次のトランザクションを開始する。
【0055】また、転送数カウンタ14は開始信号14
により計数値が「0」に初期化される。そして、転送数
レジスタ15は、転送数カウンタ14の値を加算回路1
8により加算させ、値を加算信号102によりセレクタ
17、および最大値選択信号101によりセレクタ13
で選択された転送最大値信号105による値「8」をセ
ットする。
【0056】このとき、STOP#信号110およびT
RDY#信号109がアサートされており、FRAME
#信号107がネゲートされてトランザクションが終了
するため、時刻T11ではディスコネクトを行わなくて
良いので、REQ#信号106をネゲートする必要はな
く、トランザクション制御部10は、トランザクション
のディスコネクトの必要はない。
【0057】次に、時刻T12において、ターゲットデ
バイスは、データバッファ40に保持されたデータを処
理し、データバッファ40を空にする。ターゲットデバ
イス4は、PCIバス2のFRAME#信号107のア
サートを検出し、AD信号112およびCBE#信号1
11の値により、マスタデバイス1がトランザクション
の転送相手である事を判断する。これにより、ターゲッ
トデバイス4はデータの受信が可能であることを示すT
RDY#信号109をアサートする。
【0058】この一方で、トランザクション制御部10
は、4バイトの転送データをAD信号112に出力し、
CBE#信号111に有効なバイトを示す情報を出力
し、データ転送の準備ができている事を示すためにIR
DY#信号108をアサートする。また、トランザクシ
ョン制御部10は、TRDY#信号109のアサートを
受けて、加算信号103をアサートして、転送カウンタ
14の加算を要求する.
【0059】そして、時刻T13におけるデータ転送の
動作は、時刻T10における動作と同様である。また、
時刻T14におけデータ転送のる動作は、時刻T11に
おける動作と同様である。さらに、時刻T15における
データ転送の動作は、時刻T12における動作と同様で
ある。また、時刻T16におけるデータ転送の動作は、
時刻T13における動作と同様である。
【0060】次に、時刻T17において、ターゲットデ
バイス4はIRDY#信号108のアサートを受信し、
AD信号112より転送データ4バイトを取り込み、取
り込んだデータをデータバッファ40に格納する。ま
た、ターゲットデバイス4は、データバッファ40が満
杯なので、TRDY#信号109をネゲートする。これ
により、トランザクション制御部10は、TRDY#信
号109がアサートされていることにより、4バイトの
データ転送を確認し、加算信号102により転送数カウ
ンタ14の加算を要求する。
【0061】また、時刻T17でデータ転送が完了する
ので、トランザクション制御部10は、REQ#信号1
06をネゲートし、AD信号112、CBE#信号11
1、およびFRAME#信号107の出力を止め、IR
DY#信号108をネゲートする。
【0062】次に、時刻T18において、ターゲットデ
バイス4は、データバッファ40に保持されたデータを
処理し、データバッファ40を空にする。そして、ター
ゲットデバイス4は、PCIバス2のFRAME#信号
107のネゲートを検出し、TRDY#信号109、お
よびSTOP#信号110の出力を止める。
【0063】前述の様に、ターゲットディバイス4への
32バイトのデータ書き込み方向のデータ転送は、PC
Iバス2において、調停を行う時刻T1から最後のデー
タ転送の時刻T17までの16クロック間で実行する事
が可能である。
【0064】次に、図4および図5は、マスタデバイス
1がターゲットデバイス4からデータを読み出す方向の
データ転送のタイムチャートである。まず、データ処理
部11は、トランザクション制御部10にデータ転送を
要求する。
【0065】次に、時刻T1において、トランザクショ
ン制御部10はデータ処理部11の要求により、REQ
#信号106をアサートし、調停回路6に対しPCIバ
ス2の使用を要求する。
【0066】次に、時刻T2において、調停回路6はマ
スタデバイス1からのREQ#信号106による要求に
基づき、GNT#信号600をアサートしマスタデバイ
ス1にPCIバス2の使用権を与える。そして、マスタ
デバイス1は、接続されているGNT#信号600のア
サートを受信し、PCIバス2の使用権を得たことを認
識する。
【0067】これにより、使用権を与えられたマスタデ
バイス1のトランザクション制御部10は、FRAME
#信号107のネゲートの受信し、かつIRDY#信号
108のネゲートの受信によりPClバス2のアイドル
状態を判断する。そして、トランザクション制御部10
は、開始信号103をアサートし、最大値選択信号10
1によりセレクタ13を操作し、転送制限値信号105
の値を「32」にする。
【0068】次に、時刻T3において、トランザクショ
ン制御部10は、AD信号112を駆動してアドレス情
報を出力し、CBE#信号111を駆動して読み出し転
送を示すコマンドを出力する。そして、トランザクショ
ン制御部10は、FRAME#信号107を駆動してア
サートする事によりトランザクションを開始する。ま
た、転送数カウンタ14は、開始信号103により初期
値「0」に初期化される。そして、転送数レジスタ15
は、転送開始信号103により転送制限値信号105の
値を「32」にセットする。
【0069】次に、時刻T4において、ターゲットデバ
イス4は、FRAME#信号107のアサートを受信
し、AD信号112および、CBE#信号111の値を
受信する。これにより、ターゲットデバイス4は、マス
タデバイス1が開始されたトランザクションの転送相手
である事を判断し、AD信号112より得られたアドレ
ス情報を用いてデータバッファ40にリードデータを保
持し、TRDY#信号109、およびSTOP#信号1
10の駆動をネゲートする。
【0070】この一方で、トランザクション制御部10
は、CBE#信号111に有効なバイトを示す情報を出
力し、データを受信するためにAD信号112の駆動を
止め、データ転送の準備ができている事を示すためにI
RDY#信号108をアサートする。
【0071】次に、時刻T5において、ターゲットデバ
イス4は、データバッファ40よりデータを取り出して
AD信号112に出力し、データの送信が可能であるこ
とを示すTRDY#信号109をアサートする。そし
て、トランザクション制御部10は、TRDY#信号1
06のアサートの受信に伴い、加算信号103をアサー
トして、転送カウンタ14の加算を要求する。
【0072】次に、時刻T6において、ターゲットデバ
イス4は、IRDY#信号108のアサートを受信し、
AD信号112に次のデータを出力し、次のクロックで
転送すべきデータがデータバッファ40に存在しないの
で、STOP#信号110をアサートしてディスコネク
トを要求する。
【0073】そして、トランザクション制御部10は、
TRDY#信号109のアサートを受信し、4バイトの
データをAD信号112より受信する。これにより、ト
ランザクション制御部10は、受信したデータをデータ
バッファ12に転送し、CBE#信号111に次のデー
タの有効バイトの情報を出力する。そして、転送数カウ
ンタ14は、加算信号102により値「4」を加算す
る。
【0074】次に、時刻T7において、ターゲットデバ
イス4は、IRDY#信号108のアサートを受信し、
転送すべきデータがデータバッファ40に存在しないの
で、TlRDY#信号109をネゲートし、トランザク
ションの中断を要求する。そして、トランザクション制
御部10は、TRDY#信号109のアサートを受信
し、AD信号112から受信した4バイトのデータをデ
ータバッファ12に転送し、CBE#信号111に次の
有効バイトの情報を出力する。
【0075】これにより、転送数カウンタ14は、加算
信号102により値「4」を加算される。また、トラン
ザクション制御部10はSTOP#信号110のアサー
トを受信し、ターゲットデバイス4が実行中のトランザ
クションで以降のデータ転送を行えない事を判断する。
そして、トランザクション制御部10は、ディスコネク
トを行うためにFRAME#信号107をネゲートし、
PCIバス2を解放するため、REQ#信号106をネ
ゲートする。
【0076】また、トランザクション制御部10は、T
RDY#信号109のネゲートを受信するに伴い、加算
信号102もネゲートする。時刻T8において、ターゲ
ットデバイス4は、FRMAE#信号107のネゲート
を受信し、トランザクションが終了する事を検出し、A
D信号112の駆動を止め、STOP#信号110をネ
ゲートする。
【0077】そして、トランザクション制御部10はS
TOP#信号110のアサートを受信し、トランザクシ
ョンを終了するため、CBE#信号111およびFRA
ME#信号107の駆動を止め、IRDY#信号108
をネゲートする。その結果、時刻T8ではすでにTRD
Y#信号109がネゲートされていてるので、データ転
送は行われず、TRDY#信号109のネゲートの受信
に伴い、加算信号102もネゲートするので、転送数カ
ウンタ14の値は変化しない。
【0078】また、トランザクション制御部10は、次
のトランザクションを起動するため、GNT#信号6O
0のアサートの受信、かつFRAME#信号107のネ
ゲートの受信、かつIRDY#信号108のネゲートの
受信によりPCIバス2の使用権を獲たアイドル状態を
判断する。
【0079】これにより、トランザクション制御部10
は、開始信号103をアサートし、最大値選択信号10
1によりセレクタ13を操作し、転送制限値信号105
として、転送数カウンタ14の値を選択する。
【0080】次に、時刻T9において、トランザクショ
ン制御部10は、IRDY#信号108の駆動を止め
る。そして、ターゲットデバイス4は、TRDY#信号
109、およびSTOP信号110の駆動を止める。ま
た、トランザクション制御部10は、GNT#信号60
0のアサートを受信し、PCIバス2の使用権を獲てい
ることを確認する。
【0081】これにより、トランザクション制御部10
は、AD信号112を駆動してアドレス情報を出力し、
CBE#信号111を駆動して読み出しを示すコマンド
を出力する。そして、トランザクション制御部10は、
FRAME#信号107を駆動してアサートする事によ
りトランザクションを開始する。また、転送数カウンタ
14は、開始信号103のアサートにより初期値「0」
に初期化する。そして、転送数レジスタ15は、転送開
始信号103のアサートにより、直前のトランザクショ
ンで転送されたデータ量である転送数カウンタ14の値
である値「8」をセットする。
【0082】このとき、転送カウンタ14の値が「0」
となり、転送レジスタの値が「8」になるので、残り2
回のデータ転送でトランザクションが終了する事が示さ
れ、比較器16による終了判断信号104の値は、
「1」となる。
【0083】次に、時刻T10において、ターゲットデ
バイス4は、FRAME#信号107のアサートを受信
し、AD信号112およびCBE信号111の値を受信
する。これにより、ターゲットデバイス4は、現在のト
ランザクションがマスタデバイス1により開始されたト
ランザクションである事を判断し、AD信号112より
得られたアドレス情報を用いてデータバッファ40にリ
ードデ一夕を保持し、TRDY#信号109、およびS
TOP#信号110を駆動してネゲートする。
【0084】この一方で、トランザクション制御部10
は、CBE#信号111に有効なバイトを示す情報を出
力し、データを受信するためにAD信号112の駆動を
止め、データ転送の準備ができている事を示すためにI
RDY#信号108をアサートする。
【0085】次に、時刻T11において、ターゲットデ
バイス4は、データバッファ40よりデータを取り出し
てAD信号112に出力し、データの送信が可能である
ことを示すTRDY#信号109をアサートする。そし
て、トランザクション制御部10は、TRDY#信号1
06のアサートの受信に伴い、加算信号103をアサー
トして、転送カウンタ14の加算を要求する。
【0086】次に、時刻12において、ターゲットデバ
イス4は、IRDY#信号108のアサートを受信し、
AD信号112に次のデータを出力し、次のクロックで
転送すべきデータがデータバッファ40に存在しないの
で、STOP#信号110をアサートしてディスコネク
トを要求する。そして、トランザクション制御部10
は、TRDY#信号109のアサートを受信し、4バイ
トのデータをAD信号112より受信し、、データバッ
ファ12に転送し、CBE#信号111に次のデータの
有効バイトの情報を出力する。転送数カウンタ14は、
加算信号102により値「4」を加算する。
【0087】これにより、トランザクション制御部10
は、終了判断信号104の値が「1」であり、かつデー
タ転送が行われたことにより、残りのデータ転送が後l
回であるためFRAME#信号107をネゲートし、ト
ランザクションが終了できるようにする。また、転送カ
ウンタ14の値が「4」を示しており、転送レジスタは
値が「8」を示しているので、残り1回のデータ転送で
トランザクションが終了する事を示すために、比較器1
6により終了判断信号104を値「2」にする。
【0088】次に、時刻T13において、ターゲットデ
バイス4は、データが転送されたことをIRDY#信号
108のアサートの受信で認識し、AD信号112の駆
動を止め、TRDY#信号109をネゲートし、FRA
ME#信号107のネゲートの受信により、STOP#
信号110もネゲートする。そして、トランザクション
制御部10は、TRDY#信号109がアサートされて
いることにより、AD信号112から受信した4バイト
のデータをデータバッファ12に転送し、加算信号10
2により転送数カウンタ14の加算を要求する。
【0089】そして、トランザクション制御部10は、
トランザクションの終了に伴いCBE信号111およ
び、FRAME#信号107の駆動を止め、IRDY#
信号108をネゲートする。これにより、トランサクシ
ョン制御部10は、次のトランザクションを起動するた
めに、GNT#信号600のアサートの受信、かつFR
AME#信号107のネゲートの受信、かつIRDY#
信号108のネゲートの受信する。
【0090】その結果、トランザクション制御部10
は、PCIバス2の使用権を獲たアイドル状態を判断
し、開始信号103をアサートし、最大値選択信号10
1によりセレクタ13を操作し、転送制限値信号105
として、転送数カウンタ14の値を選択する。
【0091】次に、時刻T13において、STOP#信
号110がアサートされているか、TRDY#信号10
9がアサートされており、FRAME#信号107がネ
ゲートされてトランザクションが通常操作で終了するの
でディスコネクトとはならない。
【0092】次に、時刻T14におけるデータの転送動
作は、時刻T9における転送動作と同様である。また、
時刻T15におけるデータの転送動作は、時刻T10に
おける転送動作と同様である。さらに、時刻T16にお
けるデータの転送動作は、時刻T11における転送動作
と同様である。また、時刻T17におけるデータの転送
動作は、時刻T12の転送動作と同様である。
【0093】さらに、時刻T18におけるデータの転送
動作は、時刻T13における転送動作と同様である。ま
た、時刻T19におけるデータの転送動作は、時刻T9
における転送動作と同様である。さらに、時刻T20に
おけるデータの転送動作は、時刻T10における転送動
作と同様である。また、時刻T21におけるデータ転送
動作は、時刻T11における転送動作と同様である。さ
らに、時刻T22におけるデータの転送動作は、時刻T
12における転送動作と同様である。
【0094】次に、時刻T23において、ターゲットデ
バイス4は、データが転送されたことをIRDY#信号
108のアサートで認識し、AD信号112の駆動を止
め、TRDY#信号109をネゲートする。そして、タ
ーゲットデバイス4は、FRAME#信号107のネゲ
ートの受信により、STOP#信号110もネゲートす
る。
【0095】これにより、トランザクション制御部10
は、TRDY#信号109のアサートされている事よ
り、AD信号112から受信した4バイトのデータをデ
ータバッファ12に転送し、加算信号102により転送
数カウンタ14の加算を要求する。そして、トランザク
ション制御部10は、トランザクションの終了に伴いC
BE#信号111および、FRAME#信号107の駆
動を止め、IRDY#信号108をネゲートする。その
結果、トランザクション制御部10は、データー処理部
11にデータ転送の完了を伝え、REQ#信号106を
ネゲートする。
【0096】次に、時刻T24において、ターゲットデ
ィバイス4は、トランザクションの終了により、TRD
Y#信号109、およびSTOP#信号110の駆動を
止める。そして、トランザクション制御部10は、IR
DY#信号108の駆動を止める。
【0097】上述の様に、ターゲットディバイス4への
32バイトのデータ読み出し方向のデータ転送は、PC
Iバス2において、調停を行う時刻Tlから最後のデー
タ転送の時刻T23までの22クロック間で実行する事
が可能である。
【0098】また、図6は、マスタデバイス1がターゲ
ットデバイス3ヘデータを書き込む方向のデータ転送で
ある。ターゲットデバイス3は、一回のトランザクショ
ンで32バイトのデータを受信可能のため、ディスコネ
クトが発生しない。このため、PCIバス2において
は、調停が行われる時刻T1から最後のデータ転送の時
刻T12までの11クロック間でデータ転送を実行する
事が可能である。
【0099】また、図7はマスタデバイス1がターゲッ
トデバイス3からデータを読み出す方向のデータ転送で
ある。ターゲットデバイス3は、一回のトランザクショ
ンで32バイトのデータを送信可能のため、ディスコネ
クトが発生しない。このため、PCIバス2において
は、調停が行われる時刻T1から最後のデータ転送の時
刻T13までの12クロック間でデータ転送を実行する
事が可能である。
【0100】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。図8に示すバー
スト転送方式は、トランザクションあたりのデータ転送
数を求める手段として、転送開始アドレスを記憶する転
送開始アドレスレジスタ19と減算器20を有する。デ
ータ転送数は、転送を行おうとするアドレスを転送アド
レス信号106に与え、転送開始アドレスレジスタ19
に保持されるトランザクションを開始したアドレスとの
差分を減算器20にて求める。つまり、図1の第一の実
施形態における転送数カウンタ14から得られる値を、
第二の実施形態では、アドレスを比較する事により求め
る事が可能である。
【0101】第一の実施形態および第二の実施形態のい
ずれにおいても、PCIバス2でのリトライ操作に備え
て、リトライ操作のトランザクションでの開始アドレス
が必要となる。そのため、転送中のデータに対するアド
レスを保持する必要があり、転送アドレス信号106の
作成は容易である。データバッファ12のサイズが大き
くなった場合を考慮すると、第一の実施形態では転送数
カウンタ14のビット数も大きくなる欠点がある。しか
し、第二の実施形態においては、データ転送を開始する
アドレスを2のべき乗の境界からしか転送しないとすれ
ば、転送開始アドレスの下位ビットは固定値となり、減
算器20により比較すべきビット数を節約でき、結果的
に論理規模を減らせる効果がある。
【0102】
【発明の効果】本発明によれば、所定のデータ転送を行
う際に、一度ディスコネクトが発生すると、以降のデー
タ転送においてディスコネクトを発生させないように一
回に転送するデータ量を制限するため、ディスコネクト
操作中のデータ転送できない期間を削減できるので、デ
ータ転送先のバッファの大きさを意識することが無く、
効率良くデータ転送を行える効果がある。
【0103】また、本発明によれば、ターゲットディバ
イスがディスコネクトによりトランザクションを中断す
る事により、データ転送元となるマスタディバイスがに
おいて以降のトランザクションにおいてターゲットディ
バイスが一度に転送可能なデータ量に制限するため、デ
ータ転送先となるターゲットディバイスにおいて、デー
タバッファの大きさを自由に選択できる効果がある。
【図面の簡単な説明】
【図1】 本発明のバースト転送装置の一実施形態によ
る構成を示すブロック図である。
【図2】 本発明のバースト転送装置の一応用例を示す
システム図である。
【図3】 本発明のバースト転送装置の一実施例の動作
を示すタイムチャートである。
【図4】 本発明のバースト転送装置の一実施形態の動
作を示すタイムチャートである。
【図5】 本発明のバースト転送装置の一実施形態の動
作を示すタイムチャートである。
【図6】 本発明のバースト転送装置の一実施形態の動
作を示すタイムチャートである。
【図7】 本発明のバースト転送装置の一実施形態の動
作を示すタイムチャートである。
【図8】 本発明のバースト転送装置の第二の実施形態
を示すブロック図である。
【符号の説明】
1 マスタデバイス 2 PCIバス 3 ターゲットデバイス 4 ターゲットデバイス 5 クロック生成回路 6 調停回路 l0 トランザクション制御部 11 データ処理部 12 データバッファ 13 セレクタ 14 転送数カウンタ 15 転送数レジスタ 16 比較器 17 セレクタ 18 加算器 19 転送開始レジスタ(転送開始アドレスレジスタ) 20 減算器 30 データバッファ(32バイト) 40 データバッファ(8バイト)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の情報処理装置間にデータ転送用の
    バスを接続し、前記バスを介してのデータ転送操作であ
    るトランザクションを行うバースト転送装置において、 一の情報処理装置であるマスターデバイスから他の情報
    処理装置であるターゲットデバイスへトランザクション
    中に転送されたデータ量を計数し、計数値を出力する計
    数手段と、 前記ターゲットデバイスが出力するトランザクションの
    中断要求であるディスコネクト信号を検出し、トランザ
    クションを中断させ、かつ前記計数手段の計数処理を停
    止させる制御手段と、 前記計数値を記憶する転送数レジスタと、 ディスコネクト信号の検出以降のデータ転送において、
    1トランザクションあたりのデータ量が前記転送数レジ
    スタに保持された値を超えないデータ量に分割する分割
    手段と、 を具備することを特徴とするバースト転送装置。
  2. 【請求項2】 ディスコネクト信号の検出以降のデータ
    転送においても、前記計数手段は、トランザクションに
    おいて転送されるデータ量を計数することを特徴とする
    請求項1記載のバースト転送装置。
  3. 【請求項3】 比較器を具備し、前記転送数レジスタに
    記憶されているデータ量と前記計数手段に計数されたデ
    ータ量とを比較することを特徴とする請求項1または請
    求項2記載のバースト転送装置。
JP13721497A 1997-05-27 1997-05-27 バースト転送装置 Pending JPH10334039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13721497A JPH10334039A (ja) 1997-05-27 1997-05-27 バースト転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13721497A JPH10334039A (ja) 1997-05-27 1997-05-27 バースト転送装置

Publications (1)

Publication Number Publication Date
JPH10334039A true JPH10334039A (ja) 1998-12-18

Family

ID=15193464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13721497A Pending JPH10334039A (ja) 1997-05-27 1997-05-27 バースト転送装置

Country Status (1)

Country Link
JP (1) JPH10334039A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209573A2 (en) * 2000-11-22 2002-05-29 Kabushiki Kaisha Toshiba Multiprocessor system and control method thereof
JP2008513886A (ja) * 2004-09-15 2008-05-01 クゥアルコム・インコーポレイテッド バスの送信チャネル上の帯域幅を割り振る方法および装置
KR100938338B1 (ko) * 2006-12-28 2010-01-22 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 버퍼 제어 회로
US8799528B2 (en) 2011-06-30 2014-08-05 Kabushiki Kaisha Toshiba Data transfer device and data transfer method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209573A2 (en) * 2000-11-22 2002-05-29 Kabushiki Kaisha Toshiba Multiprocessor system and control method thereof
EP1209573A3 (en) * 2000-11-22 2007-01-31 Kabushiki Kaisha Toshiba Multiprocessor system and control method thereof
JP2008513886A (ja) * 2004-09-15 2008-05-01 クゥアルコム・インコーポレイテッド バスの送信チャネル上の帯域幅を割り振る方法および装置
KR100938338B1 (ko) * 2006-12-28 2010-01-22 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 버퍼 제어 회로
US8799528B2 (en) 2011-06-30 2014-08-05 Kabushiki Kaisha Toshiba Data transfer device and data transfer method

Similar Documents

Publication Publication Date Title
EP0870239B1 (en) Burst-broadcasting on a peripheral component interconnect bus
JP4194274B2 (ja) クアド・ポンプ・バス・アーキテクチャおよびプロトコル
US5535341A (en) Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation
US5870567A (en) Delayed transaction protocol for computer system bus
US7752374B2 (en) Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices
US6289406B1 (en) Optimizing the performance of asynchronous bus bridges with dynamic transactions
KR100231897B1 (ko) 디엠에이 채널의 사이즈 데이터를 수신하는 디엠에이 제어회로
JP2004021613A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
KR19990067763A (ko) 유에스비 등시 데이타를 전송 및 수신하는 장치 및 방법
US6209053B1 (en) Method and apparatus for operating an adaptive multiplexed address and data bus within a computer system
US6598104B1 (en) Smart retry system that reduces wasted bus transactions associated with master retries
EP2250569B1 (en) Sharing bandwidth of a single port sram between at least one dma peripheral and a cpu operating with a quadrature clock
JP4313607B2 (ja) バス接続回路及びバス接続システム
JPH09160866A (ja) バス・インタフェース論理システム及び同期方法
US20020078282A1 (en) Target directed completion for bus transactions
US6721833B2 (en) Arbitration of control chipsets in bus transaction
JP2003316728A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JPH10334039A (ja) バースト転送装置
JP3602435B2 (ja) 制御チップセット間におけるデータトランザクション方法
JPH07175752A (ja) バスプロトコルおよび方法
US20040010644A1 (en) System and method for providing improved bus utilization via target directed completion
US20030084223A1 (en) Bus to system memory delayed read processing
US6446154B1 (en) Method and mechanism for virtualizing legacy sideband signals in a hub interface architecture
US6311248B1 (en) Method and system for optimized data transfers in a mixed 64-bit/32-bit PCI environment
US6085271A (en) System bus arbitrator for facilitating multiple transactions in a computer system

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011023