JPH05313944A - Program analyzing system for multiprocessor system - Google Patents
Program analyzing system for multiprocessor systemInfo
- Publication number
- JPH05313944A JPH05313944A JP3308632A JP30863291A JPH05313944A JP H05313944 A JPH05313944 A JP H05313944A JP 3308632 A JP3308632 A JP 3308632A JP 30863291 A JP30863291 A JP 30863291A JP H05313944 A JPH05313944 A JP H05313944A
- Authority
- JP
- Japan
- Prior art keywords
- program
- analysis
- processor
- point
- maintenance terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、プロセッサを複数有す
るマルチプロセッサシステムのプログラム解析方式に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program analysis method for a multiprocessor system having a plurality of processors.
【0002】[0002]
【従来の技術】従来のマルチプロセッサシステムのプロ
グラム解析方式は、一つのイベントに対する二つのプロ
グラム解析ポイントが異なる二つのプロセッサにある場
合、二つのプロセッサそれぞれにプロセッサの代りとな
るICE(インサーキットエミュレータ、以下模擬装
置)を接続する。2. Description of the Related Art In the conventional program analysis method of a multiprocessor system, when two processors have different program analysis points for one event, the two processors each have an ICE (In-Circuit Emulator; Connect the following simulated device).
【0003】これについて、図3を参照して説明する。
図3(A)は従来の一例を示すブロック接続図、また図
3(B)は図3(A)による主要動作手順の一例を示す
フローチャートである。This will be described with reference to FIG.
FIG. 3A is a block connection diagram showing an example of the related art, and FIG. 3B is a flowchart showing an example of the main operation procedure according to FIG. 3A.
【0004】図示するメインプロセッサ41およびロー
カルプロセッサ42はマルチプロセッサを構成する二つ
のプロセッサで、メインプロセッサ41の制御プログラ
ムに続いてローカルプロセッサ42の制御プログラムが
実行される。The illustrated main processor 41 and local processor 42 are two processors forming a multiprocessor, and the control program of the local processor 42 is executed subsequently to the control program of the main processor 41.
【0005】このイベントに対するプログラム解析用模
擬装置40は解析用プログラムを有し、まずメインプロ
セッサ41に接続(手順101)し、第1の解析ポイン
トを指定して、解析用プログラムを設定(102)す
る。The program analysis simulation device 40 for this event has an analysis program, which is first connected to the main processor 41 (procedure 101), the first analysis point is designated, and the analysis program is set (102). To do.
【0006】イベントを開始したときメインプロセッサ
41が起動(103)し、制御プログラムが実行(10
4)され第1の解析ポイントで解析用プログラムが実行
されたときこの処理の終了で実行は停止(105)す
る。When the event is started, the main processor 41 is activated (103) and the control program is executed (10).
4) When the analysis program is executed at the first analysis point, the execution is stopped (105) at the end of this process.
【0007】ここで模擬装置40はローカルプロセッサ
42に接続替えして第2の解析ポイントを指定して解析
用プログラムを設定する手順101,102に戻る。イ
ベントを再開したとき、ローカルプロセッサ42が起動
して制御プログラムが実行され、第2の解析ポイントで
解析用プログラムが実行され、プロセッサが停止する手
順103から手順105が実行される。Here, the simulation device 40 returns to the steps 101 and 102 for changing the connection to the local processor 42, designating the second analysis point and setting the analysis program. When the event is restarted, the local processor 42 is activated, the control program is executed, the analysis program is executed at the second analysis point, and steps 103 to 105 in which the processor is stopped are executed.
【0008】模擬装置40はプロセッサが停止した手順
105の状態で必要なプログラムの解析を実行する。The simulator 40 executes a necessary program analysis in the state of the procedure 105 in which the processor is stopped.
【0009】模擬装置とプロセッサとの接続は手数が多
く複雑なので、一般には高価な模擬装置を複数のプロセ
ッサそれぞれにプロセッサの動作を一時停止させて、あ
らかじめ接続する。Since the connection between the simulation device and the processor is complicated and complicated, generally, an expensive simulation device is connected to each of a plurality of processors by temporarily suspending the operation of the processor.
【0010】[0010]
【発明が解決しようとする課題】上述の従来のマルチプ
ロセッサシステムのプログラム解析方式は、複数のプロ
セッサそれぞれに対して模擬装置を接続するので不経済
であると共にシステムを一時停止させる必要があるう
え、設定した解析ポイントでの処理が実行されたときも
処理の一時停止によりプログラムの解析が実行されたの
ち次の解析ポイントを設定し、次いで停止した処理を再
開する複雑な操作を要するという問題点があった。The above-described conventional program analysis method for a multiprocessor system is uneconomical because a simulation device is connected to each of a plurality of processors, and it is necessary to suspend the system. Even when the process at the set analysis point is executed, a complicated operation is required to set the next analysis point after the program analysis is executed by the temporary stop of the process and then restart the stopped process. there were.
【0011】本発明の目的は、複数のプロセッサそれぞ
れに解析用サポートプログラムを内蔵し、一つのシステ
ムプロセッサから解析ポイントの指定を受けてイベント
が発生したとき、この解析ポイントで解析用サポートプ
ログラムを実行して、先のプログラムの実行へ進むこと
により、上記問題点を解決するマルチプロセッサシステ
ムのプログラム解析を提供することにある。An object of the present invention is to incorporate an analysis support program in each of a plurality of processors, and when an event occurs when an analysis point is designated by one system processor, the analysis support program is executed at this analysis point. Then, the program analysis of the multiprocessor system that solves the above problems is provided by proceeding to the execution of the preceding program.
【0012】[0012]
【課題を解決するための手段】本発明によるマルチプロ
セッサシステムのプログラム解析方式は、所定手順によ
りプログラム解析ポイントを前記プロセッサのそれぞれ
に指定する保守端末と、この保守端末に接続し、指定さ
れた前記プロセッサに、入力するプログラム解析ポイン
トを設定する一方、このプロセッサからプログラム解析
結果を受信して前記保守端末へ出力する一つのシステム
プロセッサとを有し、前記プロセッサが前記システムプ
ロセッサからプログラム解析ポイントの設定を受けたと
きこのポイントに内蔵する解析用サポートプログラムを
挿入し、一つのイベントに対する処理がこのポイントを
通過するときプログラムの解析処理を実行し、このプロ
グラムの指示でプログラム解析結果を前記システムプロ
セッサへ出力する手段を有する。According to a program analysis method of a multiprocessor system according to the present invention, a maintenance terminal for designating a program analysis point for each of the processors by a predetermined procedure and a designated maintenance terminal connected to the maintenance terminal. The processor has one system processor that sets a program analysis point to be input and outputs a program analysis result from the processor to the maintenance terminal, and the processor sets the program analysis point from the system processor. When this point is received, the analysis support program built in this point is inserted, and when the processing for one event passes this point, the analysis processing of the program is executed, and the program analysis result is sent to the system processor by the instruction of this program Output With a stage.
【0013】[0013]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0014】図1は本発明の一実施例を示すプロセッサ
でのプログラム解析のソフトウェア制御図、また図2は
図1を説明するプロセッサ構成図である。FIG. 1 is a software control diagram of program analysis in a processor showing an embodiment of the present invention, and FIG. 2 is a processor configuration diagram for explaining FIG.
【0015】まず、図2に示すように、交換機1がシス
テムプロセッサ10、メインプロセッサ20およびロー
カルプロセッサ30という複数のプロセッサを有し、こ
れらプロセッサはバス接続されている。また、システム
プロセッサ10は接続ケーブルで保守端末2と接続す
る。First, as shown in FIG. 2, the exchange 1 has a plurality of processors, namely, a system processor 10, a main processor 20 and a local processor 30, and these processors are bus-connected. Further, the system processor 10 is connected to the maintenance terminal 2 with a connection cable.
【0016】一方、図1に示すように、メインプロセッ
サ20およびローカルプロセッサ30のそれぞれは、交
換制御用の制御プログラム21,31および解析用サポ
ートプログラム22,32を有する。解析用サポートプ
ログラム22,32は共通な同一プログラムである。On the other hand, as shown in FIG. 1, each of the main processor 20 and the local processor 30 has a control program 21, 31 for exchange control and a support program 22, 32 for analysis. The analysis support programs 22 and 32 are the same common program.
【0017】次に、図1に図2を併せ参照してプログラ
ム解析の手順について説明する。Next, the program analysis procedure will be described with reference to FIG. 1 and FIG.
【0018】まず、保守端末2から第1の解析ポイント
23および第2の解析ポイント33をそれぞれプロセッ
サ20,30を指定して入力すると、システムプロセッ
サ10は第1の解析ポイント23をメインプロセッサ2
0の制御プログラム21に、また第2の解析ポイント3
3をローカルプロセッサ30の制御プログラム31に、
それぞれ転送して設定する。First, when the first analysis point 23 and the second analysis point 33 are input from the maintenance terminal 2 by designating the processors 20 and 30, respectively, the system processor 10 inputs the first analysis point 23 to the main processor 2.
0 control program 21 and second analysis point 3
3 in the control program 31 of the local processor 30,
Transfer and set each.
【0019】イベントが発生し、メインプロセッサ20
が制御プログラム21を実行して第1の解析ポイント2
3の処理を実行したとき、メインプロセッサ20は交換
制御を中継し、プログラムを解析する解析用サポートプ
ログラム22に処理を移す。When an event occurs, the main processor 20
Executes the control program 21 and the first analysis point 2
When the processing of No. 3 is executed, the main processor 20 relays the exchange control and shifts the processing to the analysis support program 22 for analyzing the program.
【0020】解析用サポートプログラム22は発生した
イベントをプログラム解析のイベントと確認してプログ
ラムの解析処理を実行し、結果を解析処理格納域24に
蓄積したのち交換制御用の制御プログラム21の中断さ
れた地点から交換制御を再開し、制御プログラム21に
従って処理が実行されたのちイベントの情報はローカル
プロセッサ30へ転送される。The analysis support program 22 confirms the generated event as a program analysis event, executes the analysis processing of the program, stores the result in the analysis processing storage area 24, and then interrupts the control program 21 for exchange control. The exchange control is restarted from a certain point, and after the processing is executed according to the control program 21, the event information is transferred to the local processor 30.
【0021】ローカルプロセッサ30は交換制御用の制
御プログラム31を実行して第2の解析ポイント32の
処理を実行すると、メインプロセッサ20と同様、交換
制御を中断し、解析用サポートプログラム32に処理を
移す。When the local processor 30 executes the control program 31 for exchange control and executes the processing at the second analysis point 32, the exchange control is interrupted and the analysis support program 32 is processed as in the case of the main processor 20. Transfer.
【0022】解析用サポートプログラム32は処理中の
イベントがプログラム解析のイベントと確認してプログ
ラムの解析処理を実行し、結果を解析処理格納域34に
蓄積する。The analysis support program 32 confirms that the event being processed is a program analysis event, executes the analysis processing of the program, and stores the result in the analysis processing storage area 34.
【0023】解析用サポートプログラム22,32は解
析結果を解析結果格納域24,34にそれぞれ蓄積する
が、保守端末2から解析ポイントを中継したシステムプ
ロセッサ10が最後の解析ポイント32の解析結果を解
析結果格納域34から受信して、保守端末2へ転送し、
保守端末2に表示される。勿論必要な情報があればシス
テムプロセッサ10に指示して、保守端末2が解析結果
格納域24から結果情報を得ることもできる。The analysis support programs 22 and 32 store the analysis results in the analysis result storage areas 24 and 34, respectively, but the system processor 10 relaying the analysis points from the maintenance terminal 2 analyzes the analysis results of the last analysis point 32. Received from the result storage area 34, transferred to the maintenance terminal 2,
It is displayed on the maintenance terminal 2. Of course, if there is necessary information, the maintenance terminal 2 can instruct the system processor 10 to obtain the result information from the analysis result storage area 24.
【0024】[0024]
【発明の効果】以上説明したように本発明は、複数プロ
セッサのそれぞれが解析用サポートプログラムを内蔵
し、保守端末からのプログラムの解析ポイントの設定お
よび解析結果の収集をシステムプロセッサが中継して実
行することにより、複数プロセッサにわたる複数点の解
析ポイントを保守端末から入力するだけでなく、模擬装
置を不要とする経済性の向上、および交換機の無停止に
よる運用面の改善をはかるこができる効果がある。As described above, according to the present invention, each of a plurality of processors has a built-in analysis support program, and the system processor relays and sets the analysis point of the program and the collection of the analysis result from the maintenance terminal. By doing so, it is possible not only to input multiple analysis points across multiple processors from the maintenance terminal, but also to improve the economic efficiency by eliminating the need for a simulation device and improve the operational aspects by not stopping the exchange. is there.
【図1】本発明の一実施例を示すプロセッサでのプログ
ラム解析のソフトウェア制御図である。FIG. 1 is a software control diagram of program analysis in a processor according to an embodiment of the present invention.
【図2】図1を説明するプロセッサの構成の一例を示す
ブロック接続図である。FIG. 2 is a block connection diagram showing an example of a configuration of a processor explaining FIG.
【図3】従来の一例を示すブロック図(A)およびフロ
ーチャート(B)である。FIG. 3 is a block diagram (A) and a flowchart (B) showing a conventional example.
10 システムプロセッサ 20,30 プロセッサ 21,31 制御プログラム 22,32 解析用サポートプログラム 23,33 解析ポイント 24,34 解析結果格納域 10 system processor 20,30 processor 21,31 control program 22,32 analysis support program 23,33 analysis point 24,34 analysis result storage area
Claims (1)
サシステムのプログラム解析方式において、所定手順に
よりプログラム解析ポイントを前記プロセッサのそれぞ
れに指定する保守端末と、この保守端末に接続し、指定
された前記プロセッサに、入力するプログラム解析ポイ
ントを設定する一方、このプロセッサからプログラム解
析結果を受信して前記保守端末へ出力する一つのシステ
ムプロセッサとを有し、前記プロセッサが前記システム
プロセッサからプログラム解析ポイントの設定を受けた
ときこのポイントに内蔵する解析用サポートプログラム
を挿入し、一つのイベントに対する処理がこのポイント
を通過するときプログラムの解析処理を実行し、このプ
ログラムの指示でプログラム解析結果を前記システムプ
ロセッサへ出力する手段を有することを特徴とするマル
チプロセッサシステムのプログラム解析方式。1. In a program analysis method of a multiprocessor system having a plurality of processors, a maintenance terminal for designating a program analysis point to each of the processors by a predetermined procedure, and a maintenance terminal connected to the maintenance terminal and designated to the processor, While setting a program analysis point to be input, it has one system processor which receives a program analysis result from this processor and outputs it to the maintenance terminal, and the processor receives the setting of the program analysis point from the system processor. At this time, the analysis support program built in this point is inserted, and when the processing for one event passes this point, the analysis processing of the program is executed, and the program analysis result is output to the system processor by the instruction of this program. A program analysis method for a multiprocessor system characterized by having means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3308632A JPH05313944A (en) | 1991-11-25 | 1991-11-25 | Program analyzing system for multiprocessor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3308632A JPH05313944A (en) | 1991-11-25 | 1991-11-25 | Program analyzing system for multiprocessor system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05313944A true JPH05313944A (en) | 1993-11-26 |
Family
ID=17983391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3308632A Withdrawn JPH05313944A (en) | 1991-11-25 | 1991-11-25 | Program analyzing system for multiprocessor system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05313944A (en) |
-
1991
- 1991-11-25 JP JP3308632A patent/JPH05313944A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6364144A (en) | Inter-memory data transfer system | |
JPH05313944A (en) | Program analyzing system for multiprocessor system | |
JP2861962B2 (en) | Computer program simulation apparatus and method | |
JPH0628319A (en) | Logical simulator | |
JPH0375832A (en) | Virtual machine control system | |
JPH07105045A (en) | Debugging system for information processor function test program | |
JPH05127945A (en) | Program execution situation analysis system | |
JPH02113363A (en) | Time slice controlling system for multiprocessor system | |
JPH10207741A (en) | Store trap system and program test method | |
JPS6020771B2 (en) | Micro diagnosis method | |
JPH09146794A (en) | Program simulator | |
JPS6143347A (en) | Simulation method of vector instruction | |
JP2000029850A (en) | Task controlling method using inter-processor communication of operating system | |
JPH08212085A (en) | Information processor and communication processor | |
JP2000010813A (en) | Simulation test system | |
JPH0356983A (en) | Plant simulation device and simulation code generating device used for the same | |
JPH07110773A (en) | Task switching device | |
JPS63216162A (en) | Debugging system | |
JPH0520786B2 (en) | ||
JPS5848154A (en) | One-step control system for program | |
JPH04276834A (en) | Program debugging method | |
JPH02181836A (en) | Program control system | |
JPS62243026A (en) | Picture displaying system | |
JPH0348938A (en) | Virtual computer system | |
JPH03136105A (en) | Ladder sequence controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |