JPH08212085A - Information processor and communication processor - Google Patents

Information processor and communication processor

Info

Publication number
JPH08212085A
JPH08212085A JP7017986A JP1798695A JPH08212085A JP H08212085 A JPH08212085 A JP H08212085A JP 7017986 A JP7017986 A JP 7017986A JP 1798695 A JP1798695 A JP 1798695A JP H08212085 A JPH08212085 A JP H08212085A
Authority
JP
Japan
Prior art keywords
processing
time
task
schedule
real
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7017986A
Other languages
Japanese (ja)
Inventor
Mitsuo Suzuki
光男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP7017986A priority Critical patent/JPH08212085A/en
Publication of JPH08212085A publication Critical patent/JPH08212085A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimiles In General (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE: To effectively reduce the task waiting time loss by detecting the processing requests that are selectively given to plural tasks to make them set each processing schedule and then control each execution procedure. CONSTITUTION: A task control means 23 of a control soft system 2 carries out plural tasks that should be performed by the same CPU 31 through the time slice processing or the real time processing in response to the operating state of the corresponding processor. This processing is temporarily stopped and another task is carried out by the time slice processing if the continuous processing time of the task that is carried out by the real time processing reaches a prescribed limit time. Then a schedule setting means 24 detects in time series the processing requests of tasks and sets the processing schedules in response to the contents of each request. These set processing schedules are written and registered into a schedule table 26. Then a schedule control means 25 controls the execution procedure of each task based on the contents of the table 26.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ファクシミリ装置など
の通信処理装置に適用して有効な情報処理装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus effectively applied to a communication processing apparatus such as a facsimile machine.

【0002】[0002]

【従来の技術】ファクシミリ装置などの通信装置は、通
信ボードや画像入出力装置などの複数のハード系を有
し、この複数のハード系の連携によって使って所定の通
信動作が行われるため、複数項目の制御処理を並行して
実行させる必要が生じる。
2. Description of the Related Art A communication device such as a facsimile device has a plurality of hardware systems such as a communication board and an image input / output device, and a predetermined communication operation is performed by the cooperation of the plurality of hardware systems. It becomes necessary to execute the item control processing in parallel.

【0003】そこで、従来のこの種の装置では、通信に
必要な複数項目の処理を並行して実行させるために、同
一コンピュータに複数のタスクを時分割で同時的に処理
させる、いわゆるタイムスライス処理が行われていた。
Therefore, in the conventional apparatus of this type, in order to execute the processing of a plurality of items required for communication in parallel, a so-called time slice processing in which the same computer simultaneously processes a plurality of tasks in a time division manner. Was being done.

【0004】このタイムスライス処理では、図9に示す
ように、複数のタスク処理(1〜n)を時間をずらしな
がら順次実行させる。これにより、各タスクの処理はそ
れぞれ他のタスクの処理が一巡するごとに実行される。
In this time slice process, as shown in FIG. 9, a plurality of task processes (1 to n) are sequentially executed while shifting the time. As a result, the processing of each task is executed each time the processing of another task completes.

【0005】[0005]

【発明が解決しようとする課題】しかし、かかる構成に
よれば、タスク数が多い場合に、実際に処理を必要とす
るタスクの処理待ち時間損失が大きくなってしまう、と
いう問題があった。
However, according to such a configuration, when there are many tasks, there is a problem that the processing waiting time loss of the tasks that actually need to be processed becomes large.

【0006】上述の問題は以下の理由で生じる。すなわ
ち、通信処理装置などの情報処理装置では、その装置に
必要な制御動作を行うために複数のタスクが用意される
が、その複数のタスクのすべてが常に処理要求状態にあ
るとは限らず、各タスクの処理は装置の動作状況に応じ
て選択的に実行される。
The above problem occurs for the following reasons. That is, in an information processing device such as a communication processing device, a plurality of tasks are prepared to perform the control operation required for the device, but all of the plurality of tasks are not always in the processing request state, The processing of each task is selectively executed according to the operating status of the device.

【0007】ところが、図9に示すように、上述した装
置では、処理要求状態にあるタスクの処理以外に、処理
要求状態にないタスクの処理も無差別に実行させてい
る。この処理要求状態にないタスクの処理は、そのとき
の装置の動作には不要なダミー処理であって、処理要求
状態にあるタスクの処理を遅らせるだけとなる。このた
め、たとえば、多くのタスクを選択的に処理することで
通信に必要な各種制御を行う通信処理装置では、不要な
ダミー処理が、必要な実処理の待ち時間損失が大きくし
てしまう、という問題を生じる。
However, as shown in FIG. 9, in the above-described device, in addition to the processing of the task in the processing request state, the processing of the task not in the processing request state is indiscriminately executed. The processing of the task that is not in the processing request state is a dummy processing that is unnecessary for the operation of the device at that time, and only delays the processing of the task that is in the processing request state. Therefore, for example, in a communication processing device that performs various controls necessary for communication by selectively processing a large number of tasks, unnecessary dummy processing causes a large waiting time loss of necessary actual processing. Cause problems.

【0008】本発明は、上述した課題に鑑みてなされた
もので、複数のタスク処理を実行する装置にあって、実
際に処理を必要とするタスクの処理待ち時間損失を実効
的に短縮して処理効率を向上させるようにした情報処理
装置および通信処理装置を提供することを目的とする。
The present invention has been made in view of the above-mentioned problems, and in an apparatus for executing a plurality of task processes, it is possible to effectively reduce a processing waiting time loss of a task which actually needs to be processed. An object is to provide an information processing device and a communication processing device that improve processing efficiency.

【0009】[0009]

【課題を解決するための手段】本発明は上述の課題を解
決するため、同一コンピュータによって処理が実行され
る複数のタスクに対し、装置の動作状況に応じて選択的
に発せられる処理要求を検出して、その要求内容に応じ
た処理スケジュールの設定を行わせ、この設定内容に基
づいて各タスクの実行手順を制御させる、という構成を
備えたものである。
In order to solve the above-mentioned problems, the present invention detects a processing request selectively issued for a plurality of tasks executed by the same computer according to the operating status of the apparatus. Then, the processing schedule is set according to the request contents, and the execution procedure of each task is controlled based on the set contents.

【0010】[0010]

【作用】本発明は、上述の構成によって、複数のタスク
処理を実行する装置にあって、装置の動作に必要なタス
クの処理だけを選択的に実行させることができるため、
実際に処理を必要とするタスクの処理待ち時間損失を実
効的に短縮して処理効率を向上させることが可能とな
る。
According to the present invention, with the above-described configuration, in a device that executes a plurality of task processes, it is possible to selectively execute only the process of the task necessary for the operation of the device.
It is possible to improve the processing efficiency by effectively reducing the processing waiting time loss of the task that actually needs the processing.

【0011】[0011]

【実施例】以下、本発明の実施例を図を参照しながら説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0012】なお、図において、同一符号は同一または
相当部分を示すものとする。図1は本発明の一実施例に
よる情報処理装置の概略構成を示す。同図に示す情報処
理装置は通信処理装置として構成されたものであって、
1は被制御ハード系、2はその被制御ハード系を制御処
理する制御ソフト系、31はCPU(マイクロ回路化さ
れたコンピュータ)である。
In the drawings, the same reference numerals indicate the same or corresponding parts. FIG. 1 shows a schematic configuration of an information processing apparatus according to an embodiment of the present invention. The information processing apparatus shown in the figure is configured as a communication processing apparatus,
Reference numeral 1 is a controlled hardware system, 2 is a control software system for controlling the controlled hardware system, and 31 is a CPU (computer having a microcircuit).

【0013】被制御ハード系1は、複数の通信ボード
(1〜n)11および複数の入出力制御ボード(1〜
k)がCPU31の管理下に設けられている。
The controlled hardware system 1 includes a plurality of communication boards (1 to n) 11 and a plurality of input / output control boards (1 to n).
k) is provided under the control of the CPU 31.

【0014】制御ソフト系2は、上記ハード系1を制御
するための各種制御タスク21,22、各タスク21,
22の処理実行を個別に制御するタスク制御手段23、
各タスクへの処理要求を時系列的に検出してその要求内
容に応じた処理スケジュールの設定を行うスケジュール
設定手段24、このスケジュール設定手段24の設定内
容に基づいて各タスクの実行手順を制御するスケジュー
ル制御手段25、スケジュール設定の書込登録が行われ
るスケジュール・テーブル26などを含む。各タスク2
1,22および制御手段23,24,25はいずれもC
PU31により実行されるようになっている。
The control software system 2 includes various control tasks 21 and 22 for controlling the hardware system 1, task 21, and
Task control means 23 for individually controlling the processing execution of 22;
A schedule setting unit 24 that detects a processing request to each task in time series and sets a processing schedule according to the request content, and controls an execution procedure of each task based on the setting content of the schedule setting unit 24. It includes a schedule control means 25, a schedule table 26 in which the writing of schedule settings is registered. Each task 2
1, 22 and control means 23, 24, 25 are all C
It is designed to be executed by the PU 31.

【0015】ここで、タスク制御手段23は、同一CP
U31によって処理が実行される複数のタスクを、装置
の動作状況に応じてタイムスライス処理またはリアルタ
イム処理で実行させるとともに、リアルタイム処理で実
行されているタスクの連続処理時間が所定の制限時間に
達した場合に、そのリアルタイム処理を一時中断させて
タイムスライスによる他のタスクの処理を実行させるよ
うに構成されている。
Here, the task control means 23 uses the same CP.
A plurality of tasks to be processed by U31 are executed in time slice processing or real-time processing according to the operating status of the device, and the continuous processing time of the tasks executed in real-time processing has reached a predetermined time limit. In this case, the real-time processing is temporarily suspended to execute the processing of another task by the time slice.

【0016】スケジュール設定手段24は、各タスクの
処理要求を時系列的に検出して、その要求内容に応じた
処理スケジュールの設定を行う。スケジュールの設定は
スケジュール・テーブル26への書込登録によって行わ
れる。スケジュール制御手段25は、スケジュール・テ
ーブル26の内容に基づいて各タスクの実行手順を制御
する。
The schedule setting means 24 detects the processing request of each task in time series and sets the processing schedule according to the content of the request. The schedule is set by writing and registering it in the schedule table 26. The schedule control means 25 controls the execution procedure of each task based on the contents of the schedule table 26.

【0017】図2は、タスクごとに処理実行の必要があ
るか否かの設定書込が行われるスケジュール・テーブル
26の内容を示す。
FIG. 2 shows the contents of the schedule table 26 in which the setting and writing whether or not it is necessary to execute the process for each task is performed.

【0018】図3は、上記スケジュール設定手段24の
動作フローを示す。この設定手段24は、処理要求(イ
ベント)が発生すると、イベント処理マクロにより、実
行を必要とするタスクがあるか否かの判定を行い、実行
を必要とするタスクがあった場合は、そのタスクの実行
が必要である旨の設定書込をスケジュール・テーブル2
6に対して行う。
FIG. 3 shows an operation flow of the schedule setting means 24. When a processing request (event) occurs, the setting means 24 uses an event processing macro to determine whether there is a task that needs to be executed, and if there is a task that needs to be executed, that task is executed. Schedule table 2 to write the setting to the effect that execution of
Do for 6.

【0019】図4は、上記スケジュール制御手段25の
動作フローを示す。この制御手段25は、スケジュール
・テーブル26にて実行の必要有りと設定されているタ
スクだけを選択的に順次実行させる。CPUは、上記ス
ケジュール制御手段25により、実行の必要があるタス
クの処理だけを選択的に実行し、実行を必要としないタ
スクへの処理は省略する。
FIG. 4 shows an operation flow of the schedule control means 25. The control means 25 selectively and sequentially executes only the tasks set in the schedule table 26 that need to be executed. The schedule control means 25 causes the CPU to selectively execute only the processing of tasks that need to be executed, and omit processing for tasks that do not need to be executed.

【0020】図5は、図1に示した装置を実現するため
のハードシステムの概略構成を示したものであって、1
1は通信ボード(1〜n)、L1〜Lnは通信回線、1
2は入出力制御ボード(1〜k)、31はCPU、32
は上述した制御ソフト系がOS(オペレーション・シス
テム)などとともに格納されるROM、33は作業領域
およびデータの一時格納等に使用されるRAM、34は
タイムスライス時間TSおよびリアルタイム制限時間T
Rなどを計時するためのタイマーである。
FIG. 5 shows a schematic configuration of a hardware system for realizing the apparatus shown in FIG.
1 is a communication board (1 to n), L1 to Ln are communication lines, 1
2 is an input / output control board (1 to k), 31 is a CPU, 32
Is a ROM in which the control software system described above is stored together with an OS (operation system), 33 is a RAM used for temporary storage of work areas and data, and 34 is a time slice time TS and a real-time time limit T.
It is a timer for measuring R and the like.

【0021】以上のように構成された装置について、以
下その動作を説明する。図6は、本発明装置の要部にお
ける動作例をタイミングチャート化して示す。同図に示
す動作は、上述したスケジュール設定手段24とスケジ
ュール制御手段25によって実行される動作であって、
装置の動作状況に基づいてスケジュール設定されたタス
クの処理だけが選択的に実行され、スケジュール設定が
行われていない他のタスクの処理は省略される。これに
より、タスク処理の実行周期TEが大幅に短縮されて、
タスクの数あるいは種類が多い場合でも、実際に処理を
必要とするタスクの処理待ち時間損失が実効的に短縮さ
れて処理効率が向上させられる。
The operation of the apparatus configured as described above will be described below. FIG. 6 is a timing chart showing an operation example of the main part of the device of the present invention. The operation shown in the figure is an operation executed by the schedule setting means 24 and the schedule control means 25 described above,
Only the processing of tasks scheduled based on the operating status of the device is selectively executed, and the processing of other tasks not scheduled is omitted. As a result, the execution cycle TE of task processing is significantly shortened,
Even if the number or types of tasks is large, the processing waiting time loss of the tasks that actually need to be processed is effectively shortened and the processing efficiency is improved.

【0022】図7は、上述したタスク制御手段23の第
1の動作例をタイミングチャート化して示したものであ
って、TSはタイムスライス処理が実行される場合の1
タスクあたりの最長処理時間、TRはリアルタイム処理
が実行される場合の1タスクあたりの最長処理時間すな
わちリアルタイム制限時間、TWはリアルタイム処理が
上記制限時間TRに達したことにより中断した場合のリ
アルタイム処理再開待ち時間、MSはタイムスライス処
理が行われている区間、MRはリアルタイム処理が行わ
れている区間、EVはリアルタイム処理要求(イベン
ト)をそれぞれ示す。リアルタイム最長処理時間TR
は、リアルタイム処理を行うために、タイムスライス最
長処理時間TSよりも十分に長い時間に設定されてい
る。
FIG. 7 is a timing chart showing the first operation example of the above-mentioned task control means 23, where TS is 1 when the time slice processing is executed.
The maximum processing time per task, TR is the maximum processing time per task when the real-time processing is executed, that is, the real-time limit time, and TW is the real-time processing restart when the real-time processing is interrupted due to reaching the above limit time TR. The waiting time, MS represents a section in which the time slice processing is performed, MR represents a section in which the real-time processing is performed, and EV represents a real-time processing request (event). Real-time maximum processing time TR
Is set to a time sufficiently longer than the maximum time slice processing time TS for performing real-time processing.

【0023】リアルタイム処理要求(イベント)EVが
発生しない状況では、上述したスケジュール設定手段2
4により設定されたスケジュールにしたがってタイムス
ライス処理が実行される。このとき、各タスクの最長処
理時間はそれぞれTSに制限される。
In a situation where the real-time processing request (event) EV does not occur, the above-mentioned schedule setting means 2
The time slice processing is executed according to the schedule set by 4. At this time, the maximum processing time of each task is limited to TS.

【0024】ここで、リアルタイム・タスクに対する処
理要求EVが発生すると、上述したタイムスライス処理
が中断されて、その処理要求EVに対応するリアルタイ
ム・タスクの処理がCPUを専有する状態で連続的に実
行されるようになる。しかし、その連続実行時間が所定
の制限時間TRに達すると、リアルタイム処理は中断さ
れてタイムスライス処理にいったん移行する。このタイ
ムスライス処理が所定の処理再開待ち時間TWを経過す
ると、中断したリアルタイム処理が再開される。処理要
求EVに対応するリアルタイム処理が完了した後は、た
だちにタイムスライス処理に移行する。移行後のタイム
スライス処理は、次のリアルタイム処理要求EVが発生
するまで継続される。
Here, when a processing request EV for a real-time task is generated, the above-mentioned time slice processing is interrupted, and the processing of the real-time task corresponding to the processing request EV is continuously executed in a state in which it has a CPU exclusively. Will be done. However, when the continuous execution time reaches a predetermined time limit TR, the real-time processing is interrupted and the time slice processing is temporarily performed. When the time slice processing has passed the predetermined processing restart waiting time TW, the interrupted real-time processing is restarted. After the real-time processing corresponding to the processing request EV is completed, the process immediately shifts to the time slice processing. The time slice processing after the transition is continued until the next real-time processing request EV is generated.

【0025】以上のようにして、複数のタスク処理を装
置の動作状況に応じてタイムスライス処理またはリアル
タイム処理で実行させるとともに、リアルタイム処理で
実行されているタスクの連続処理時間が所定の制限時間
TRに達した場合に、そのリアルタイム処理を一時中断
させてタイムスライスによる他のタスクの処理を実行さ
せることにより、同一CPUでもってタイムスライスと
リアルタイムの両処理を効率よく実行させることができ
る。これにより、構成を複雑にすることなく、かつコス
トを増大させることなく、CPUの利用効率を高めて、
処理機能をさらに拡大させることができる。
As described above, a plurality of task processes are executed by the time slice process or the real time process according to the operating condition of the apparatus, and the continuous process time of the tasks executed in the real time process is a predetermined time limit TR. When the time reaches, the real-time processing is temporarily suspended and the processing of another task is executed by the time slice, so that both the time slice and the real-time processing can be efficiently executed by the same CPU. This increases the CPU utilization efficiency without complicating the configuration and without increasing the cost,
The processing function can be further expanded.

【0026】図8は、上述したタスク制御手段23の第
2の動作例をタイミングチャート化して示す。同図に示
す動作は、リアルタイム処理のモードを第1,第2のモ
ードに分け、第1のモードのリアルタイム処理では連続
処理時間が所定の制限時間TRに達した場合にそのリア
ルタイム処理を一時中断させてタイムスライスによる他
のタスクの処理を実行させ、第2のモードのリアルタイ
ム処理では処理が終了するまで実行を継続させることに
より行われる。第1のモードと第2のモードはそれぞれ
処理要求(イベント)EV1,EV2の内容に応じて設
定される。MR2は第2のモードのリアルタイム処理時
間であって、この処理時間MR2は上記制限時間TRに
拘束されない。これにより、途中で処理を中断できない
内容の処理を行うリアルタイム・タスクも同一CPU下
で実行させることができる。
FIG. 8 is a timing chart showing a second operation example of the task control means 23 described above. In the operation shown in the figure, the real-time processing mode is divided into first and second modes, and in the real-time processing of the first mode, when the continuous processing time reaches a predetermined time limit TR, the real-time processing is temporarily suspended. Then, the processing of the other task is executed by the time slice, and the real-time processing in the second mode is performed by continuing the execution until the processing is completed. The first mode and the second mode are set according to the contents of the processing requests (events) EV1 and EV2, respectively. MR2 is the real-time processing time of the second mode, and this processing time MR2 is not restricted by the time limit TR. As a result, it is possible to execute a real-time task under the same CPU that performs a process whose contents cannot be interrupted midway.

【0027】[0027]

【発明の効果】以上の説明から明らかなように、本発明
は、同一コンピュータによって処理が実行される複数の
タスクに対し、装置の動作状況に応じて選択的に発せら
れる処理要求を検出して、その要求内容に応じた処理ス
ケジュールの設定を行わせ、この設定内容に基づいて各
タスクの実行手順を制御させることにより、装置の動作
に必要なタスクの処理だけを選択的に実行させることが
できるため、実際に処理を必要とするタスクの処理待ち
時間損失を実効的に短縮して処理効率を向上させること
ができる、という効果を有するものである。
As is apparent from the above description, the present invention detects a processing request selectively issued for a plurality of tasks executed by the same computer according to the operating status of the apparatus. , By setting the processing schedule according to the request content and controlling the execution procedure of each task based on the setting content, it is possible to selectively execute only the processing of the task necessary for the operation of the device. Therefore, there is an effect that the processing waiting time loss of the task that actually needs to be processed can be effectively shortened and the processing efficiency can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による情報処理装置のソフト
構成に着目した概略構成図
FIG. 1 is a schematic configuration diagram focusing on a software configuration of an information processing device according to an embodiment of the present invention.

【図2】スケジュール・テーブルの内容を示す図FIG. 2 is a diagram showing the contents of a schedule table

【図3】スケジュール設定手段の動作フローを示す図FIG. 3 is a diagram showing an operation flow of a schedule setting means.

【図4】スケジュール制御手段の動作フローを示す図FIG. 4 is a diagram showing an operation flow of a schedule control means.

【図5】本発明の一実施例による情報処理装置のハード
構成に着目した概略構成図
FIG. 5 is a schematic configuration diagram focusing on a hardware configuration of an information processing device according to an embodiment of the present invention.

【図6】スケジュール制御手段の動作例をタイミングチ
ャート化して示す図
FIG. 6 is a diagram showing an operation example of a schedule control unit in the form of a timing chart.

【図7】タスク制御手段の第1の動作例をタイミングチ
ャート化して示す図
FIG. 7 is a timing chart showing a first operation example of the task control means.

【図8】タスク制御手段の第2の動作例をタイミングチ
ャート化して示す図
FIG. 8 is a timing chart showing a second operation example of the task control means.

【図9】従来の装置によるタスク制御の状態をタイミン
グチャート化して示す図
FIG. 9 is a timing chart showing the state of task control by a conventional device.

【符号の説明】[Explanation of symbols]

1 被制御ハード系 2 制御ソフト系 11 通信ボード(1〜n) 12 入出力制御ボード(1〜k) 21,22 制御タスク 23 タスク制御手段 24 スケジュール設定手段 25 スケジュール制御手段 26 スケジュール・テーブル 31 CPU(マイクロ回路化されたコンピュータ) 32 ROM 33 RAM L1〜Ln 通信回線 TE タスク処理実行周期 TS タイムスライス時間 TR リアルタイム制限時間 1 Controlled Hardware System 2 Control Software System 11 Communication Board (1 to n) 12 Input / Output Control Board (1 to k) 21, 22 Control Task 23 Task Control Means 24 Schedule Setting Means 25 Schedule Control Means 26 Schedule Table 31 CPU (Computer made into a micro circuit) 32 ROM 33 RAM L1 to Ln communication line TE task processing execution cycle TS time slice time TR real time limit time

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 同一コンピュータによって処理が実行さ
れる複数のタスクと、この複数のタスクに対して選択的
に発せられる処理要求を検出してその要求内容に応じた
処理スケジュールの設定を行うスケジュール設定手段
と、このスケジュール設定手段の設定内容に基づいて各
タスクの実行手順を制御するスケジュール制御手段とを
備えたことを特徴とする情報処理装置。
1. A schedule setting for detecting a plurality of tasks executed by the same computer and a processing request selectively issued to the plurality of tasks, and setting a processing schedule according to the content of the request. An information processing apparatus comprising: means and a schedule control means for controlling an execution procedure of each task based on the setting contents of the schedule setting means.
【請求項2】 スケジュール制御手段は、スケジュール
設定手段の設定内容にしたがってタスクごとにその処理
を実行するか否かを決定することを特徴とする請求項1
に記載の情報処理装置。
2. The schedule control means determines whether or not to execute the processing for each task according to the setting contents of the schedule setting means.
The information processing device according to 1.
【請求項3】 複数のタスクの処理を装置の動作状況に
応じてタイムスライス処理またはリアルタイム処理で実
行させるとともに、リアルタイム処理で実行されている
タスクの連続処理時間が所定の制限時間に達した場合に
そのリアルタイム処理を一時中断させてタイムスライス
による他のタスクの処理を実行させるタスク制御手段を
備えたことを特徴とする請求項1または2に記載の情報
処理装置。
3. When the processing of a plurality of tasks is executed by time slice processing or real-time processing according to the operating status of the device, and the continuous processing time of the tasks executed in real-time processing reaches a predetermined time limit. 3. The information processing apparatus according to claim 1, further comprising task control means for temporarily suspending the real-time processing to execute processing of another task by time slice.
【請求項4】 複数のタスクの処理を装置の動作状況に
応じてタイムスライス処理またはリアルタイム処理で実
行させるとともに、リアルタイム処理のモードを第1,
第2のモードに分け、第1のモードのリアルタイム処理
では連続処理時間が所定の制限時間に達した場合にその
リアルタイム処理を一時中断させてタイムスライスによ
る他のタスクの処理を実行させ、第2のモードのリアル
タイム処理では処理が終了するまで実行を継続させるタ
スク制御手段を備えたことを特徴とする請求項1から3
のいずれかに記載の情報処理装置。
4. The processing of a plurality of tasks is executed by time slice processing or real-time processing according to the operating status of the apparatus, and the real-time processing mode is set to
In the second mode, in the real-time processing of the first mode, when the continuous processing time reaches a predetermined time limit, the real-time processing is temporarily suspended to execute the processing of other tasks by the time slice. 4. The real-time processing in the mode 1 includes a task control means for continuing execution until the processing is completed.
The information processing device according to any one of 1.
【請求項5】 通信動作に必要な複数項目の制御処理を
同一コンピュータに実行させる複数のタスクと、この複
数のタスクに対して選択的に発せられる処理要求を検出
してその要求内容に応じた処理スケジュールの設定を行
うスケジュール設定手段と、このスケジュール設定手段
の設定内容に基づいて各タスクの実行手順を制御するス
ケジュール制御手段とを備えたことを特徴とする通信処
理装置。
5. A plurality of tasks for causing the same computer to execute control processing of a plurality of items required for communication operation, and a processing request selectively issued to the plurality of tasks are detected and the requested contents are responded to. A communication processing apparatus comprising: a schedule setting means for setting a processing schedule; and a schedule control means for controlling an execution procedure of each task based on the setting contents of the schedule setting means.
JP7017986A 1995-02-06 1995-02-06 Information processor and communication processor Pending JPH08212085A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7017986A JPH08212085A (en) 1995-02-06 1995-02-06 Information processor and communication processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7017986A JPH08212085A (en) 1995-02-06 1995-02-06 Information processor and communication processor

Publications (1)

Publication Number Publication Date
JPH08212085A true JPH08212085A (en) 1996-08-20

Family

ID=11959054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7017986A Pending JPH08212085A (en) 1995-02-06 1995-02-06 Information processor and communication processor

Country Status (1)

Country Link
JP (1) JPH08212085A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020059248A (en) * 2018-10-12 2020-04-16 東芝テック株式会社 Printer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020059248A (en) * 2018-10-12 2020-04-16 東芝テック株式会社 Printer

Similar Documents

Publication Publication Date Title
KR970016979A (en) Queuing system and method of tasks in a multiprocessing system
JPS63238630A (en) Interruption controller for microprocessor
EP0335990B1 (en) Processor-processor synchronization
JPH08212085A (en) Information processor and communication processor
JPS6368934A (en) Task scheduing system
JPH11184828A (en) Test system for multiprocessor system
JPH08212088A (en) Information processor and communication processor
JP2947195B2 (en) Interrupt mask control method
JPH02113363A (en) Time slice controlling system for multiprocessor system
JPH10260850A (en) Virtual computer system
JPH08137703A (en) Task switching device
JPH064318A (en) Error detecting system
JPH0433130A (en) Multi-chip constituting method
JPS59146387A (en) Stack control system of multiprocessing
JPH03244040A (en) Parallel run type debug system
JPH02311903A (en) Programmable controller
JPH06236349A (en) Command script interpretation processor
JPH05241986A (en) Input/output instruction retrying system
JPS6327942A (en) Message input device
JPH01133141A (en) Multiprogram process system
JPH05342021A (en) Multitask computer
JPH0670768B2 (en) Power-on control method
JPH0756863A (en) Parallel control system for divided sequence description
JPH01193948A (en) System for controlling data transfer
JPH01154236A (en) Executing device for time-division task