JPH05313214A - Optical matrix switch unit - Google Patents

Optical matrix switch unit

Info

Publication number
JPH05313214A
JPH05313214A JP4115573A JP11557392A JPH05313214A JP H05313214 A JPH05313214 A JP H05313214A JP 4115573 A JP4115573 A JP 4115573A JP 11557392 A JP11557392 A JP 11557392A JP H05313214 A JPH05313214 A JP H05313214A
Authority
JP
Japan
Prior art keywords
matrix switch
optical matrix
control circuit
control
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4115573A
Other languages
Japanese (ja)
Inventor
Kazuhiko Matsuda
和彦 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4115573A priority Critical patent/JPH05313214A/en
Publication of JPH05313214A publication Critical patent/JPH05313214A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To enable the execution of the control of an optical matrix switch with a logic interface. CONSTITUTION:Pads 14 to 21 of a control interface board 30 are connected by bumps to electrodes 6 to 13 of the optical matrix switch 1 and a control circuit 40 of the optical matrix switch 1 is packaged to the control interface board 30, by which the optical matrix switch 1 and the control circuit 40 are integrated and the optical matrix switch 1 is controlled by the interface of the control circuit 40 having the logic input interface. As a result, the adverse influence on other circuits is eliminated and the control is facilitated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は光マトリクススイッチユ
ニットに関し、特に制御系に論理インタフェースを有す
る光マトリクススイッチユニットに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical matrix switch unit, and more particularly to an optical matrix switch unit having a logic interface in a control system.

【0002】[0002]

【従来の技術】従来、この種の光マトリクススイッチユ
ニットは、制御電圧に数10Vの電圧を必要としてお
り、光マトリクススイッチと制御回路とは別々に基板に
実装されていた。
2. Description of the Related Art Conventionally, this type of optical matrix switch unit requires a control voltage of several tens of volts, and the optical matrix switch and the control circuit are separately mounted on a substrate.

【0003】[0003]

【発明が解決しようとする課題】この従来の光マトリク
ススイッチユニットは、クロスポイントの制御回路を光
マトリクススイッチとは別個に基板に実装するため、光
マトリクススイッチを実装する基板上に大電圧のパター
ンがクロスポイントの数だけ走り、他の論理回路等との
混在回路を組もうとしたときには、リーク電圧が発生し
他の回路が誤動作したり破壊されたりすることがあると
いう問題点があった。
In this conventional optical matrix switch unit, since the crosspoint control circuit is mounted on the substrate separately from the optical matrix switch, a large voltage pattern is mounted on the substrate on which the optical matrix switch is mounted. However, there is a problem in that when a circuit runs as many as the number of cross points and an attempt is made to form a mixed circuit with another logic circuit or the like, a leak voltage may be generated and the other circuit may malfunction or be destroyed.

【0004】[0004]

【課題を解決するための手段】本発明の光マトリクスス
イッチユニットは、n個のクロスポイントを有する光マ
トリクススイッチと、光路を切り替えるために前記各ク
ロスポイントを個別に制御可能な電圧を印加する制御回
路とを備え、前記光マトリクススイッチと前記制御回路
とを一体化構造にしたことを特徴とする。
An optical matrix switch unit according to the present invention comprises an optical matrix switch having n cross points and a control for applying a voltage capable of individually controlling each cross point for switching an optical path. A circuit, and the optical matrix switch and the control circuit have an integrated structure.

【0005】そして、前記各クロスポイントは前記制御
回路から前記電圧を印加する電極を有し、片面に前記各
電極とバンプ接続が可能で前記光マトリクススイッチ上
の前記各電極と位置合わせされたパッドを有し且つこの
パッドと反対の面にスルーホールを介して信号線を引き
出して前記制御回路を実装可能なパターンを有する制御
インタフェースボードを前記光マトリクススイッチの前
記電極の配置面に載せて前記各電極と前記各パッドとを
バンプ接続させたのち前記制御インタフェースボードに
前記制御回路を実装するものであってもよい。
Each of the cross points has an electrode to which the voltage is applied from the control circuit, and bumps can be connected to each of the electrodes on one side thereof and a pad aligned with each of the electrodes on the optical matrix switch. A control interface board having a pattern capable of mounting the control circuit by pulling out a signal line through a through hole on the surface opposite to the pad, and mounting the control interface board on the electrode arrangement surface of the optical matrix switch. The control circuit may be mounted on the control interface board after bump-connecting the electrodes to the pads.

【0006】[0006]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の光マトリクススイッチユニットの一
実施例の分解斜視図で、クロスポイント数n=4の場合
を例示している。本実施例の光マトリクススイッチユニ
ットは光マトリクススイッチ1と、インタフェース30
と、制御回路40とから構成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is an exploded perspective view of an embodiment of the optical matrix switch unit of the present invention, and illustrates a case where the number of cross points is n = 4. The optical matrix switch unit of the present embodiment includes an optical matrix switch 1 and an interface 30.
And a control circuit 40.

【0007】光マトリクススイッチ1は電圧により各ク
ロスポイント2,3,4,5を制御して光路を切り替え
る。各クロスポイント2,3,4,5にそれぞれ電極
6,7,8,9,10,11,12,13を配してあ
り、それぞれ電極6,7間、電極8,9間、電極10,
11間、電極12,13間に電圧を印加することによっ
て、各クロスポイント2,3,4,5の制御ができる。
制御回路40は入力に論理インタフェースを有し、また
各クロスポイント2,3,4,5をそれぞれ別個に制御
可能な電圧を出力する出力インタフェースを有する。制
御インタフェースボード30は片面に光マトリクススイ
ッチ1の各電極6,7,8,9,10,11,12,1
3と位置合わせされたパッド14,15,16,17,
18,19,20,21を有し、パッド14,15,1
6,17,18,19,20,21と反対の面にスルー
ホール22,23,24,25,26,27,28,2
9を介して信号線を引き出している。制御回路40を実
装して光マトリクススイッチ1の電極6,7,8,9,
10,11,12,13と制御インタフェースボード3
0のパッド14,15,16,17,18,19,2
0,21をバンプ接続することによって光マトリクスス
イッチ1と制御回路40を一体化することができ、且つ
制御回路40の論理入力インタフェースで光マトリクス
スイッチ1を制御できる。
The optical matrix switch 1 controls each cross point 2, 3, 4, 5 by a voltage to switch the optical path. Electrodes 6, 7, 8, 9, 10, 11, 12, 13 are arranged at the cross points 2, 3, 4, 5, respectively, and the electrodes 6, 7, 8, 9, 8 and 10, 10, respectively.
The cross points 2, 3, 4, 5 can be controlled by applying a voltage between the electrodes 11 and between the electrodes 12 and 13.
The control circuit 40 has a logical interface at its input and an output interface for outputting a voltage capable of controlling each cross point 2, 3, 4, 5 separately. The control interface board 30 has the electrodes 6, 7, 8, 9, 10, 11, 12, 1 of the optical matrix switch 1 on one side.
Pads 14, 15, 16, 17, aligned with
18, 19, 20, 21 having pads 14, 15, 1
Through holes 22, 23, 24, 25, 26, 27, 28, 2 on the surface opposite to 6, 17, 18, 19, 20, 21
The signal line is led out via 9. By mounting the control circuit 40, the electrodes 6, 7, 8, 9 of the optical matrix switch 1
10, 11, 12, 13 and control interface board 3
0 pads 14, 15, 16, 17, 18, 19, 2
The optical matrix switch 1 and the control circuit 40 can be integrated by bump-connecting 0 and 21, and the optical matrix switch 1 can be controlled by the logic input interface of the control circuit 40.

【0008】図2は図1における光マトリクススイッチ
ユニットの組立側面図である。光マトリクススイッチ1
の各クロスポイント3,4に配置された電極8,9,1
2,13と制御インタフェースボード30の各パッド1
6,17,28,29はバンプ接続される。これにより
制御インタフェースボード30に実装された制御回路4
0はスルーホール24,25,26,27を介して光マ
トリクススイッチ1と一体化される。
FIG. 2 is an assembled side view of the optical matrix switch unit shown in FIG. Optical matrix switch 1
Electrodes 8, 9, 1 arranged at each cross point 3, 4 of
2, 13 and each pad 1 of the control interface board 30
6, 17, 28 and 29 are bump-connected. As a result, the control circuit 4 mounted on the control interface board 30
0 is integrated with the optical matrix switch 1 through the through holes 24, 25, 26 and 27.

【0009】[0009]

【発明の効果】以上説明したように本発明は、光マトリ
クススイッチを制御回路と一体化することにより、光マ
トリクススイッチの制御インタフェースが論理インタフ
ェースとなるので、他の回路への悪影響が無くなり、且
つ制御が簡単になるという効果を有する。
As described above, according to the present invention, by integrating the optical matrix switch with the control circuit, the control interface of the optical matrix switch becomes a logical interface, so that the other circuits are not adversely affected. This has the effect of simplifying control.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の光マトリクススイッチユニットの一実
施例を示す分解斜視図である。
FIG. 1 is an exploded perspective view showing an embodiment of an optical matrix switch unit of the present invention.

【図2】図1における光マトリクススイッチユニットの
組立側面図である。
2 is an assembled side view of the optical matrix switch unit in FIG.

【符号の説明】[Explanation of symbols]

1 光マトリクススイッチ 2,〜5 クロスポイント 6,〜13 電極 14,〜21 パッド 22,〜29 スルーホール 30 制御インタフェースボード 40 制御回路 1 Optical Matrix Switch 2, ~ 5 Cross Point 6, ~ 13 Electrode 14, ~ 21 Pad 22, ~ 29 Through Hole 30 Control Interface Board 40 Control Circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 n個のクロスポイントを有する光マトリ
クススイッチと、光路を切り替えるために前記各クロス
ポイントを個別に制御可能な電圧を印加する制御回路と
を備え、前記光マトリクススイッチと前記制御回路とを
一体化構造にしたことを特徴とする光マトリクススイッ
チユニット。
1. An optical matrix switch having n cross points, and a control circuit for applying a voltage capable of individually controlling each cross point for switching an optical path, the optical matrix switch and the control circuit. An optical matrix switch unit characterized by the integrated structure of and.
【請求項2】 前記各クロスポイントは前記制御回路か
ら前記電圧を印加する電極を有し、片面に前記各電極と
バンプ接続が可能で前記光マトリクススイッチ上の前記
各電極と位置合わせされたパッドを有し且つこのパッド
と反対の面にスルーホールを介して信号線を引き出して
前記制御回路を実装可能なパターンを有する制御インタ
フェースボードを前記光マトリクススイッチの前記電極
の配置面に載せて前記各電極と前記各パッドとをバンプ
接続させたのち前記制御インタフェースボードに前記制
御回路を実装することを特徴とする請求項1記載の光マ
トリクススイッチユニット。
2. Each of the cross points has an electrode to which the voltage is applied from the control circuit, a pad that can be bump-connected to each of the electrodes on one side and is aligned with each of the electrodes on the optical matrix switch. A control interface board having a pattern capable of mounting the control circuit by pulling out a signal line through a through hole on the surface opposite to the pad, and mounting the control interface board on the electrode arrangement surface of the optical matrix switch. 2. The optical matrix switch unit according to claim 1, wherein the control circuit is mounted on the control interface board after the electrodes and the pads are bump-connected.
JP4115573A 1992-05-08 1992-05-08 Optical matrix switch unit Withdrawn JPH05313214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4115573A JPH05313214A (en) 1992-05-08 1992-05-08 Optical matrix switch unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4115573A JPH05313214A (en) 1992-05-08 1992-05-08 Optical matrix switch unit

Publications (1)

Publication Number Publication Date
JPH05313214A true JPH05313214A (en) 1993-11-26

Family

ID=14665918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4115573A Withdrawn JPH05313214A (en) 1992-05-08 1992-05-08 Optical matrix switch unit

Country Status (1)

Country Link
JP (1) JPH05313214A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892864A (en) * 1994-09-14 1999-04-06 Siemens Aktiengesellschaft Optical 1×N and N×N switching matrix having a tree structure
US7149372B2 (en) 2001-12-26 2006-12-12 Fujitsu Limited Optical device
JP2011069946A (en) * 2009-09-25 2011-04-07 Dainippon Screen Mfg Co Ltd Spatial optical modulator and exposure device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892864A (en) * 1994-09-14 1999-04-06 Siemens Aktiengesellschaft Optical 1×N and N×N switching matrix having a tree structure
US7149372B2 (en) 2001-12-26 2006-12-12 Fujitsu Limited Optical device
JP2011069946A (en) * 2009-09-25 2011-04-07 Dainippon Screen Mfg Co Ltd Spatial optical modulator and exposure device

Similar Documents

Publication Publication Date Title
US5796267A (en) Tri-Statable input/output circuitry for programmable logic
US5303181A (en) Programmable chip enable logic function
JPH05313214A (en) Optical matrix switch unit
KR840001778A (en) Semiconductor integrated circuit device
EP1029395B1 (en) Circuit for time-sharing of configurable i/o pins
JPH0211179B2 (en)
JP2566005B2 (en) Input switching device
JPH02188961A (en) Integrated circuit device
JPH07226439A (en) Semiconductor integrated circuit
JPH06252726A (en) Logic mask circuit for transistor array
JPS60116223A (en) Protection circuit of tri-state gate
JP3354317B2 (en) Display device
KR0145874B1 (en) Key number expanding circuit for control panel
JPH06138191A (en) Semiconductor integrated circuit
JPH0748580B2 (en) Printed circuit board circuit
JPH05175274A (en) Chip component
JP2655609B2 (en) I / O circuit
JPH04171843A (en) Gate array system lsi
JPH02131018A (en) Semiconductor integrated circuit
KR840004334A (en) Apparatus for applying 2-stage logic testing signal to one input terminal of logic circuit
JPH0350613A (en) Power-on reset circuit
JPH01259410A (en) Interlock circuit
JPH0518463B2 (en)
JPH0242755A (en) Package of semiconductor integrated circuit
JPH02301219A (en) Output buffer circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803