JPH05308267A - Analog switching circuit device - Google Patents
Analog switching circuit deviceInfo
- Publication number
- JPH05308267A JPH05308267A JP11022992A JP11022992A JPH05308267A JP H05308267 A JPH05308267 A JP H05308267A JP 11022992 A JP11022992 A JP 11022992A JP 11022992 A JP11022992 A JP 11022992A JP H05308267 A JPH05308267 A JP H05308267A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- transistor
- circuit device
- switching circuit
- analog switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、バイポーラトランジス
タによって構成されるダイオードブリッジを用いたアナ
ログスイッチング回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog switching circuit device using a diode bridge composed of bipolar transistors.
【０００２】[0002]
【従来の技術】従来のダイオードブリッジを用いたアナ
ログスイッチング回路装置の構成を図３に示す。2. Description of the Related Art A conventional analog switching circuit device using a diode bridge is shown in FIG.
【０００３】図３において、ダイオード３，４，５，６
によりブリッジ回路ａが構成され、前記ダイオード３の
カソードと前記ダイオード５のアノードとの間に入力端
子１、前記ダイオード４のカソードと前記ダイオード６
のアノードとの間に出力端子２が設けられている。In FIG. 3, diodes 3, 4, 5, 6 are shown.
A bridge circuit a is constituted by the input terminal 1 between the cathode of the diode 3 and the anode of the diode 5, the cathode of the diode 4 and the diode 6
The output terminal 2 is provided between the anode and the anode.
【０００４】そしてＰＮＰトランジスタ７，８及び抵抗
９，１０によりカレントミラー回路ｂが構成され、電流
源１１により電流が供給される。またＮＰＮトランジス
タ１２，１３及び抵抗１４，１５によりカレントミラー
回路ｃが構成され、電流源１６により電流が供給され
る。前記ＰＮＰトランジスタ７のコレクタに前記ダイオ
ード３と前記ダイオード４の各アノードが接続され、前
記ＮＰＮトランジスタ１２のコレクタには前記ダイオー
ド５と前記ダイオード６の各カソードが接続される。The PNP transistors 7 and 8 and the resistors 9 and 10 form a current mirror circuit b, and a current source 11 supplies a current. The NPN transistors 12 and 13 and the resistors 14 and 15 form a current mirror circuit c, and a current source 16 supplies a current. The anodes of the diodes 3 and 4 are connected to the collector of the PNP transistor 7, and the cathodes of the diodes 5 and 6 are connected to the collector of the NPN transistor 12.
【０００５】また、コントロール端子１７がコンパレー
タ１８，１９の各入力端の一方に接続され、その他方に
は電圧源２０が接続される。前記コンパレータ１８の出
力端は、エミッタが電源Ｖｃｃに接続されたＰＮＰトラ
ンジスタ２１のベースに接続されており、そのコレクタ
は前記ＮＰＮトランジスタ１２のエミッタ及び抵抗１４
に接続されている。また、前記コンパレータ１９の出力
端は、エミッタがＧＮＤに接続されたＮＰＮトランジス
タ２２のベースに接続されており、そのコレクタは前記
ＰＮＰトランジスタ７のエミッタ及び抵抗９に接続され
る。次に、このように構成されたアナログスイッチング
回路装置の動作について説明する。The control terminal 17 is connected to one of the input ends of the comparators 18 and 19, and the voltage source 20 is connected to the other end. The output terminal of the comparator 18 is connected to the base of a PNP transistor 21 whose emitter is connected to the power supply Vcc, and its collector is the emitter of the NPN transistor 12 and the resistor 14.
It is connected to the. The output terminal of the comparator 19 is connected to the base of an NPN transistor 22 whose emitter is connected to GND, and its collector is connected to the emitter of the PNP transistor 7 and the resistor 9. Next, the operation of the analog switching circuit device thus configured will be described.
【０００６】このアナログスイッチング回路装置におい
て、コントロール端子１７の入力電圧が電圧源２０の電
圧より低い場合、コンパレータ１８の出力がハイ（Ｈ）
レベルになり、コンパレータ１９の出力がロー（Ｌ）レ
ベルとなり、前記ＰＮＰトランジスタ２１及びＮＰＮト
ランジスタ２２がオフする。これにより、前記ブリッジ
回路ａがオンして、入力端子１に加えられた信号が、出
力端子２に伝達される。即ち本アナログスイッチング回
路装置がオンする。In this analog switching circuit device, when the input voltage of the control terminal 17 is lower than the voltage of the voltage source 20, the output of the comparator 18 is high (H).
Then, the output of the comparator 19 becomes low (L) level, and the PNP transistor 21 and the NPN transistor 22 are turned off. As a result, the bridge circuit a is turned on, and the signal applied to the input terminal 1 is transmitted to the output terminal 2. That is, the analog switching circuit device is turned on.
【０００７】一方、前記コントロール端子３の電圧が電
圧源４の電圧より高くなると、前記コンパレータ１８の
出力がロー（Ｌ）レベルとなり、前記コンパレータ１９
の出力は、ハイ（Ｈ）レベルになり、前記ＰＮＰトラン
ジスタ２１及び２２がオンする。これにより、前記ＰＮ
Ｐトランジスタ７のエミッタがＧＮＤレベルになり、該
ＰＮＰトランジスタ７はオフし、それと共に、前記ＮＰ
Ｎトランジスタ１２のエミッタがＶｃｃレベルになり、
該ＮＰＮトランジスタ１２はオフする。これに従って、
前記ブリッジ回路ａはオフし、入力端子１から出力端子
２への信号の伝達が阻止される。即ち本アナログスイッ
チング回路装置がオフする。On the other hand, when the voltage of the control terminal 3 becomes higher than the voltage of the voltage source 4, the output of the comparator 18 becomes low (L) level and the comparator 19
Output becomes high (H) level, and the PNP transistors 21 and 22 are turned on. As a result, the PN
The emitter of the P-transistor 7 becomes the GND level, the PNP transistor 7 turns off, and at the same time, the NP
The emitter of the N-transistor 12 becomes Vcc level,
The NPN transistor 12 turns off. According to this
The bridge circuit a is turned off, and transmission of a signal from the input terminal 1 to the output terminal 2 is blocked. That is, the analog switching circuit device is turned off.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、従来の
アナログスイッチング回路装置は、スイッチオフ時には
ＰＮＰトランジスタ２１及びＮＰＮトランジスタ２２が
飽和状態で使用されるため、スイッチングのオン／オフ
時の応答時間が遅い。このアナログスイッチング回路装
置を例えば、サンプルホールド回路に応用した場合に
は、ホールドされる電圧値に誤差が生じる。そこで本発
明は、スイッチングのオン／オフ時の応答時間が改善さ
れたアナログスイッチング回路装置を提供することを目
的とする。However, in the conventional analog switching circuit device, since the PNP transistor 21 and the NPN transistor 22 are used in a saturated state when the switch is turned off, the response time when the switching is turned on / off is slow. When this analog switching circuit device is applied to, for example, a sample hold circuit, an error occurs in the voltage value to be held. Therefore, it is an object of the present invention to provide an analog switching circuit device having an improved response time when switching on / off.
【０００９】[0009]
【課題を解決するための手段】本発明は上記目的を達成
するために、第１形トランジスタからなる第１のカレン
トミラー手段と、第２形トランジスタからなる第２のカ
レントミラー手段と、前記第１のカレントミラー手段の
出力端と第２のカレントミラー手段の出力端に接続され
るダイオードからなるブリッジ手段と、前記ダイオード
ブリッジ手段に設けられた入力端子及び出力端子と、前
記第１のカレントミラー手段の出力端に接続され、該第
１のカレントミラー手段の駆動を制御する第１の差動手
段と、前記第２のカレントミラー手段の出力端に接続さ
れ、該第２のカレントミラー手段の駆動を制御し、前記
第１の差動手段に応動する第２の差動手段と、前記第
１，第２の差動手段を外部からの制御信号の電圧と、所
定の基準電圧の比較に基づき動作させる制御手段と、前
記各手段に所定電圧を供給する電源手段とで構成される
アナログスイッチング回路装置を提供する。In order to achieve the above object, the present invention provides a first current mirror means composed of a first type transistor, a second current mirror means composed of a second type transistor, and the first current mirror means. Bridge means composed of a diode connected to the output end of the first current mirror means and the output end of the second current mirror means, an input terminal and an output terminal provided in the diode bridge means, and the first current mirror First differential means connected to the output terminal of the second current mirror means for controlling the driving of the first current mirror means, and connected to the output terminal of the second current mirror means for the second current mirror means. Comparing a second differential means that controls driving and responds to the first differential means and the voltage of a control signal from the outside to the first and second differential means with a predetermined reference voltage And control means for, based operating said providing comprised analog switching circuit device in a power supply means for supplying a predetermined voltage to each unit.
【００１０】[0010]
【作用】以上のような構成のアナログスイッチング回路
装置は、外部から与えられた制御信号の電圧が基準電圧
より低い場合には、制御部の非反転出力が“Ｌレベ
ル”、反転出力は“Ｈレベル”となり、第１の差動部及
び第２差動部を駆動して、電源から所定電流を第１，第
２のカレントミラー部に供給され、ブリッジ部が駆動さ
れ、入力端子に入力した信号が出力端子に伝達される。In the analog switching circuit device having the above structure, when the voltage of the control signal given from the outside is lower than the reference voltage, the non-inverted output of the control unit is "L level" and the inverted output is "H". Level ", driving the first differential section and the second differential section, supplying a predetermined current from the power supply to the first and second current mirror sections, driving the bridge section, and inputting to the input terminal. The signal is transmitted to the output terminal.
【００１１】また、前記制御信号の電圧が基準電圧より
高い場合には、制御部の反転出力が“Ｌレベル”、非反
転出力は“Ｈレベル”となり、第１の差動部及び第２の
差動部が反転駆動され、ブリッジ部がオフされ、入力端
子に入力した信号は出力端子に伝達されない。Further, when the voltage of the control signal is higher than the reference voltage, the inverted output of the control section becomes "L level" and the non-inverted output becomes "H level", and the first differential section and the second differential section. The differential unit is driven in reverse, the bridge unit is turned off, and the signal input to the input terminal is not transmitted to the output terminal.
【００１２】[0012]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１に本発明の第１実施例としてのアナロ
グスイッチング回路装置の構成を示し、説明する。Embodiments of the present invention will now be described in detail with reference to the drawings. A configuration of an analog switching circuit device as a first embodiment of the present invention is shown in FIG. 1 and will be described.
【００１３】このアナログスイッチング回路装置におい
ては、ダイオード３１，３２，３３，３４によりブリッ
ジ部ｄが構成され、前記ダイオード３１のカソードと前
記ダイオード３３のアノードとの間に入力端子３５、前
記ダイオード３２のカソードと前記ダイオード３４のア
ノードとの間に出力端子３６が設けられている。In this analog switching circuit device, the bridge portion d is constituted by the diodes 31, 32, 33 and 34, and the input terminal 35 and the diode 32 are connected between the cathode of the diode 31 and the anode of the diode 33. An output terminal 36 is provided between the cathode and the anode of the diode 34.
【００１４】そしてＰＮＰトランジスタ３７，３８及び
抵抗３９，４０によりカレントミラー部ｅが構成され、
電流源４１により電流が供給される。またＮＰＮトラン
ジスタ４２，４３及び抵抗４４，４５によりカレントミ
ラー部ｆが構成され、電流源４６により電流が供給され
る。前記ＮＰＮトランジスタ３７のコレクタに前記ダイ
オード３１と前記ダイオード３２の各アノードが接続さ
れ、前記ＮＰＮトランジスタ３７のコレクタには前記ダ
イオード３３と前記ダイオード３４の各カソードが接続
される。The PNP transistors 37 and 38 and the resistors 39 and 40 form a current mirror section e.
Current is supplied by the current source 41. The NPN transistors 42 and 43 and the resistors 44 and 45 form a current mirror section f, and a current source 46 supplies a current. The anodes of the diode 31 and the diode 32 are connected to the collector of the NPN transistor 37, and the cathodes of the diode 33 and the diode 34 are connected to the collector of the NPN transistor 37.
【００１５】そして、各エミッタが共通接続されて電流
源４７が設けられたＮＰＮトランジスタ４８，４９から
なる第１の差動部（差動段）ｇと、同様にエミッタが共
通接続されて電流源５０が設けられたＰＮＰトランジス
タ５１，５２からなる第２の差動部ｈが設けられる。A first differential section (differential stage) g composed of NPN transistors 48 and 49 having respective emitters commonly connected and a current source 47 is provided, and similarly the emitters are commonly connected to provide a current source. A second differential section h including PNP transistors 51 and 52 provided with 50 is provided.
【００１６】前記第１の差動部ｇのＮＰＮトランジスタ
４８のコレクタは、電源Ｖｃｃに接続され、前記ＮＰＮ
トランジスタ４９のコレクタは、前記ＰＮＰトランジス
タ３７のエミッタに接続する。また前記第２の差動部ｈ
のＰＮＰトランジスタ５１のコレクタは、ＧＮＤに接続
され、前記ＰＮＰトランジスタ５２のコレクタは、前記
ＮＰＮトランジスタ４２のエミッタに接続される。The collector of the NPN transistor 48 of the first differential section g is connected to the power source Vcc, and the NPN transistor 48 is connected to the power source Vcc.
The collector of the transistor 49 is connected to the emitter of the PNP transistor 37. Also, the second differential portion h
The collector of the PNP transistor 51 is connected to GND, and the collector of the PNP transistor 52 is connected to the emitter of the NPN transistor 42.
【００１７】前記ＮＰＮトランジスタ４９のベースとＰ
ＮＰトランジスタ５１のベースが共通接続され、前記Ｎ
ＰＮトランジスタ４８のベースとＰＮＰトランジスタ５
２のベースが共通接続され、前記コンパレータ５３の出
力端Ｑ１，Ｑ２にそれぞれ接続される。前記出力端Ｑ
１，Ｑ２は互いに反転する信号を出力する。前記コンパ
レータ５３の入力端の一方にコントロール端子５４が接
続され、その他方には基準電圧源５５が接続される。次
に図１を参照して、このように構成されたアナログスイ
ッチング回路装置の動作について説明する。The base of the NPN transistor 49 and P
The bases of the NP transistors 51 are commonly connected, and the N
Base of PN transistor 48 and PNP transistor 5
The two bases are commonly connected and connected to the output terminals Q1 and Q2 of the comparator 53, respectively. The output terminal Q
1 and Q2 output signals which are mutually inverted. A control terminal 54 is connected to one input terminal of the comparator 53, and a reference voltage source 55 is connected to the other terminal. Next, with reference to FIG. 1, the operation of the analog switching circuit device thus configured will be described.
【００１８】前記アナログスイッチング回路装置におい
て、コントロール端子５４の入力電圧が基準電圧源５５
の電圧より低い場合には、コンパレータ５３の非反転出
力Ｑ１は“Ｌレベル”、反転出力Ｑ２は“Ｈレベル”と
なり、第１の差動部ｇではトランジスタ４８がオンし、
トランジスタ４９はオフする。In the analog switching circuit device, the input voltage of the control terminal 54 is the reference voltage source 55.
When the voltage is lower than the voltage of, the non-inverting output Q1 of the comparator 53 becomes “L level”, the inverting output Q2 becomes “H level”, and the transistor 48 is turned on in the first differential section g.
The transistor 49 is turned off.
【００１９】また第２の差動部ｈでは、トランジスタ５
１がオンし、トランジスタ５２はオフする。この状態で
は電流源４７の電流は電源Ｖｃｃから流れ、電流源５０
の電流はＧＮＤへ流れる。また電流源４１，４６の電流
値を“Ｉ”として、抵抗３９を“Ｒ１”、抵抗１２を
“Ｒ２”とし、抵抗４４を“Ｒ３”、抵抗４５を“Ｒ
４”とした場合、 Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝ＲIn the second differential section h, the transistor 5
1 is turned on and the transistor 52 is turned off. In this state, the current of the current source 47 flows from the power source Vcc and the current source 50
Current flows to GND. Further, the current value of the current sources 41 and 46 is "I", the resistor 39 is "R1", the resistor 12 is "R2", the resistor 44 is "R3", and the resistor 45 is "R".
4 ", R1 = R2 = R3 = R4 = R
【００２０】とすると、前記トランジスタ３７のコレク
タ電流に“Ｉ”が流れ、前記トランジスタ４２のコレク
タ電流にも“Ｉ”が流れる。これにより、ブリッジ部ｄ
がオンし、本アナログスイッチング回路装置がオンし
て、入力端子３５に入力した信号が出力端子３６に伝達
される。Then, "I" flows in the collector current of the transistor 37, and "I" also flows in the collector current of the transistor 42. As a result, the bridge portion d
Is turned on, the analog switching circuit device is turned on, and the signal input to the input terminal 35 is transmitted to the output terminal 36.
【００２１】しかし、前記コントロール端子５４の入力
電圧が基準電圧源５５の電圧より高くなると、前記コン
パレータ５３の各出力Ｑ１，Ｑ２が反転し、前記トラン
ジスタ４８はオフし、前記トランジスタ４９はオンす
る。これと共に前記トランジスタ５１はオフし、前記ト
ランジスタ５２はオンする。前記電流源４７，５０の電
流値を“２Ｉ”とした場合に、前記トランジスタ３７の
エミッタ電圧は次式のようになる。 ＶE37 ＝Ｖcc−Ｒ×２Ｉ （１） そして、ベース電圧は ＶB37 ＝Ｖcc−（ＶBE38＋Ｒ×Ｉ） （２） ここで ＶBE38＋Ｒ×Ｉ＜Ｒ×２Ｉ （３）However, when the input voltage of the control terminal 54 becomes higher than the voltage of the reference voltage source 55, the outputs Q1 and Q2 of the comparator 53 are inverted, the transistor 48 is turned off, and the transistor 49 is turned on. At the same time, the transistor 51 is turned off and the transistor 52 is turned on. When the current value of the current sources 47 and 50 is "2I", the emitter voltage of the transistor 37 is as follows. V E37 = V cc −R × 2I (1) And the base voltage is V B37 = V cc − (V BE38 + R × I) (2) where V BE38 + R × I <R × 2I (3)
【００２２】の条件を満足するようにＲとＩの値を設定
すれば、前記トランジスタ３７はカットオフする。同様
に、前記トランジスタ４２のエミッタ電圧は次式に示す
ようになる。 ＶE42 ＝Ｒ×２Ｉ （４） そして、ベース電圧は ＶB42 ＝ＶBE43＋Ｒ×Ｉ （５）When the values of R and I are set so as to satisfy the condition (1), the transistor 37 is cut off. Similarly, the emitter voltage of the transistor 42 is given by the following equation. V E42 = R × 2I (4) And the base voltage is V B42 = V BE43 + R × I (5)
【００２３】前記エミッタ電圧ＶBE38とエミッタ電圧Ｖ
BE43がほぼ等しいものとした場合には、（３）式の条件
により、前記トランジスタ４２がカットオフする。これ
により、前記ブリッジ部ｄはオフし、本アナログスイッ
チング回路装置はオフして、入力端子３５から入力する
信号を出力端子３６に伝達されない。The emitter voltage V BE38 and the emitter voltage V
When BE43 is set to be substantially equal, the transistor 42 is cut off under the condition of the expression (3). As a result, the bridge portion d is turned off, the analog switching circuit device is turned off, and the signal input from the input terminal 35 is not transmitted to the output terminal 36.
【００２４】そして、第１実施例のアナログスイッチン
グ回路装置は、スイッチングのオン／オフ時の応答時間
が、従来例と異なり、各トランジスタを飽和状態で動作
させず、第１，第２の差動部によりスイッチング駆動さ
せる電流の導通・遮断を制御しているため、高速動作が
可能となる。なお、前記コンパレータ５３の入力極性を
逆にしても前述した動作をさせることは勿論可能であ
る。In the analog switching circuit device of the first embodiment, the response time when switching is turned on / off is different from that of the conventional example, and each transistor is not operated in a saturated state, and the first and second differential circuits are not operated. Since the part controls conduction / interruption of current for switching driving, high-speed operation is possible. The operation described above can of course be performed even if the input polarity of the comparator 53 is reversed.
【００２５】次に図２に、本発明の第２実施例としての
アナログスイッチング回路装置の構成を示し、説明す
る。ここで、第２実施例の構成部材で図１に示した構成
部材（破線部で囲った部分）と同等の部材には、同じ参
照符号を付して説明を省略し、第２実施例の特徴部分の
みを説明する。このアナログスイッチング回路装置は、
第１実施例でコンパレータを用いた部分にトランジスタ
からなる差動部を用いたものである。Next, FIG. 2 shows the structure of an analog switching circuit device as a second embodiment of the present invention, which will be described. Here, the same members as those of the second embodiment (parts surrounded by broken lines) shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted. Only the characteristic part will be described. This analog switching circuit device
In the first embodiment, the differential section made up of transistors is used in the section using the comparator.
【００２６】この第３の差動部ｉはＮＰＮトランジスタ
５６，５７で構成され、前記ＮＰＮトランジスタ５６の
ベースには、コントロール端子５４が設けられ、前記Ｎ
ＰＮトランジスタ５７のベースには、基準電源５５が接
続されている。また、前記ＮＰＮトランジスタ５６，５
７の各エミッタは共通接続され、電流源５８が設けられ
る。前記ＮＰＮトランジスタ５６のコレクタは、ＮＰＮ
トランジスタ５９のベース、及び抵抗６０を介して電源
Ｖｃｃに接続される。同様に前記ＮＰＮトランジスタ５
７のコレクタは、ＮＰＮトランジスタ６１のベース、及
び抵抗６２を介して電源Ｖｃｃに接続される。The third differential section i is composed of NPN transistors 56 and 57, and a control terminal 54 is provided at the base of the NPN transistor 56 and the N
The reference power supply 55 is connected to the base of the PN transistor 57. In addition, the NPN transistors 56 and 5
The emitters of 7 are commonly connected and a current source 58 is provided. The collector of the NPN transistor 56 is an NPN
It is connected to the power supply Vcc via the base of the transistor 59 and the resistor 60. Similarly, the NPN transistor 5
The collector of 7 is connected to the power supply Vcc via the base of the NPN transistor 61 and the resistor 62.
【００２７】前記ＮＰＮトランジスタ５９のコレクタは
電源Ｖｃｃに接続され、エミッタは、前記ＮＰＮトラン
ジスタ４８のベースとＰＮＰトランジスタ５２のベース
と、電流源６３に接続される。同様に、前記ＮＰＮトラ
ンジスタ６１のコレクタは電源Ｖｃｃに接続され、エミ
ッタは、共通接続された前記ＮＰＮトランジスタ４９の
ベースとＰＮＰトランジスタ５２のベースと、電流源６
４に接続される。次に、このように構成されたアナログ
スイッチング回路装置の動作について説明する。The collector of the NPN transistor 59 is connected to the power supply Vcc, and the emitter is connected to the base of the NPN transistor 48, the base of the PNP transistor 52, and the current source 63. Similarly, the collector of the NPN transistor 61 is connected to the power supply Vcc, and the emitters thereof are the base of the NPN transistor 49, the base of the PNP transistor 52, and the current source 6 which are commonly connected.
4 is connected. Next, the operation of the analog switching circuit device thus configured will be described.
【００２８】前記アナログスイッチング回路装置におい
て、コントロール端子５４の入力電圧が、基準電圧源５
５の電圧より低い場合には、ＮＰＮトランジスタ５６は
オフし、ＮＰＮトランジスタ５７はオンする。前記電流
源５８の電流を“Ｉ１”とし、抵抗６０，６２の抵抗値
をそれぞれ“Ｒ５”，“Ｒ６”とし、 Ｒ５＝Ｒ６＝ＲＡ とすると、ＮＰＮトランジスタ５９のエミッタ電圧及
び、前記ＮＰＮトランジスタ６１のエミッタ電圧は次式
のようになる。In the analog switching circuit device, the input voltage of the control terminal 54 is the reference voltage source 5
When the voltage is lower than 5, the NPN transistor 56 is turned off and the NPN transistor 57 is turned on. When the current of the current source 58 is "I1", the resistance values of the resistors 60 and 62 are "R5" and "R6", respectively, and R5 = R6 = RA, the emitter voltage of the NPN transistor 59 and the NPN transistor 61. The emitter voltage of is as follows.
【００２９】[0029]
【数１】 [Equation 1]
【００３０】よって、前記ＮＰＮトランジスタ４８，５
２はオンし、前記トランジスタ４９，５１はオフする。
以降の動作は図１に示した第１実施例と同様であり、ア
ナログスイッチング回路装置はオンし、入力端子３５か
ら入力した信号は出力端子３６に伝達される。Therefore, the NPN transistors 48, 5 are
2 turns on and the transistors 49 and 51 turn off.
The subsequent operation is similar to that of the first embodiment shown in FIG. 1, the analog switching circuit device is turned on, and the signal input from the input terminal 35 is transmitted to the output terminal 36.
【００３１】一方、前記コントロール端子５４の入力電
圧が、前記基準電圧源５５の電圧より高くなった場合
に、前記ＮＰＮトランジスタ５６はオンし、前記ＮＰＮ
トランジスタ５７はオフする。これにより前記ＮＰＮト
ランジスタ５９，６１の各エミッタ電圧は次式のように
なる。On the other hand, when the input voltage of the control terminal 54 becomes higher than the voltage of the reference voltage source 55, the NPN transistor 56 is turned on and the NPN transistor 56 is turned on.
The transistor 57 is turned off. As a result, the emitter voltage of each of the NPN transistors 59 and 61 is given by the following equation.
【００３２】[0032]
【数２】 [Equation 2]
【００３３】よって、前記トランジスタ４８，５２はオ
フし、前記トランジスタ４９，５１はオンする。以降の
動作は図１に示した第１実施例と同様であり、アナログ
スイッチング回路装置はオフし、入力端子３５から入力
した信号は出力端子３６に伝達されない。Therefore, the transistors 48 and 52 are turned off, and the transistors 49 and 51 are turned on. The subsequent operation is similar to that of the first embodiment shown in FIG. 1, the analog switching circuit device is turned off, and the signal input from the input terminal 35 is not transmitted to the output terminal 36.
【００３４】以上、説明したように本実施例のアナログ
スイッチング回路装置は、スイッチングのオン／オフ時
の応答時間が、従来例と異なり、各トランジスタを飽和
状態で動作させず、第１，第２，第３の差動部によりス
イッチング駆動させる電流の導通・遮断を制御している
ため、高速動作が可能となる。スイッチングのオン／オ
フ時の応答時間はトランジスタを飽和させて使用してい
ないので、高速な切り替えが可能である。As described above, in the analog switching circuit device of the present embodiment, the response time at the time of switching on / off is different from the conventional example and each transistor is not operated in the saturated state, and the first and second transistors are not operated. Since the third differential unit controls conduction / interruption of current for switching driving, high-speed operation is possible. Since the transistor is not used for the response time when switching is turned on / off, the transistor is saturated, and therefore high-speed switching is possible.
【００３５】また、本実施例のアナログスイッチング回
路装置には、ＭＯＳトランジスタを用いないため、通常
のバイポーラプロセスにより形成できる。さらにアナロ
グスイッチング回路装置をサンプルホールド回路に応用
して、高速動作をさせることが可能である。また本発明
は、前述した実施例に限定されるものではなく、他にも
発明の要旨を逸脱しない範囲で種々の変形や応用が可能
であることは勿論である。Since the analog switching circuit device of this embodiment does not use MOS transistors, it can be formed by a normal bipolar process. Furthermore, the analog switching circuit device can be applied to a sample and hold circuit to operate at high speed. Further, the present invention is not limited to the above-described embodiments, and it goes without saying that various modifications and applications can be made without departing from the scope of the invention.
【００３６】[0036]
【発明の効果】以上詳述したように本発明によれば、ス
イッチングのオン／オフ時の応答時間が改善されたアナ
ログスイッチング回路装置を提供することができる。As described in detail above, according to the present invention, it is possible to provide an analog switching circuit device having an improved response time when switching is turned on / off.
【図１】図１は、本発明の第１実施例としてのアナログ
スイッチング回路装置の構成を示す図である。FIG. 1 is a diagram showing a configuration of an analog switching circuit device as a first embodiment of the present invention.
【図２】図２は、本発明の第２実施例としてのアナログ
スイッチング回路装置の構成を示す図である。FIG. 2 is a diagram showing a configuration of an analog switching circuit device as a second embodiment of the present invention.
【図３】図３は、従来のダイオードブリッジを用いたア
ナログスイッチング回路装置の構成を示す図である。FIG. 3 is a diagram showing a configuration of a conventional analog switching circuit device using a diode bridge.
１，３５…入力端子、２，３６…出力端子、３，４，
５，６，３１，３２，３３，３４…ダイオード、７，
８，２１，３７，３８，５１，５２…ＰＮＰトランジス
タ、９，１０，１４，１５，３９，４０，４４，４５，
６０，６２…抵抗、１１，１６，２０，４１，４６，４
７，５８，６３，６４…電流源、１２，１３，２２，４
２，４３，４８，４９，５０，５６，５７，５９，６１
…ＮＰＮトランジスタ、１７，５４…コントロール端
子、１８，１９，５３…コンパレータ、５５…基準電圧
源。ａ，ｂ，ｅ，ｆ…カレントミラー部、ｃ，ｄ…ブリ
ッジ部、ｇ，ｈ，ｉ…差動部。1, 35 ... Input terminal, 2, 36 ... Output terminal, 3, 4,
5, 6, 31, 32, 33, 34 ... Diodes, 7,
8, 21, 37, 38, 51, 52 ... PNP transistor, 9, 10, 14, 15, 39, 40, 44, 45,
60, 62 ... Resistance, 11, 16, 20, 41, 46, 4
7, 58, 63, 64 ... Current source, 12, 13, 22, 4
2,43,48,49,50,56,57,59,61
... NPN transistor, 17, 54 ... Control terminal, 18, 19, 53 ... Comparator, 55 ... Reference voltage source. a, b, e, f ... Current mirror section, c, d ... Bridge section, g, h, i ... Differential section.
Claims (1)
ントミラー手段と、 第２形トランジスタからなる第２のカレントミラー手段
と、 前記第１のカレントミラー手段の出力端と第２のカレン
トミラー手段の出力端に接続されるダイオードからなる
ブリッジ手段と、 前記ダイオードブリッジ手段に設けられた入力端子及び
出力端子と、 前記第１のカレントミラー手段の出力端に接続され、該
第１のカレントミラー手段の駆動を制御する第１の差動
手段と、 前記第２のカレントミラー手段の出力端に接続され、該
第２のカレントミラー手段の駆動を制御し、前記第１の
差動手段に応動する第２の差動手段と、 前記第１，第２の差動手段を外部からの制御信号の電圧
と、所定の基準電圧の比較に基づき動作させる制御手段
と、 前記各手段に所定電圧を供給する電源手段とを具備する
ことを特徴とするアナログスイッチング回路装置。1. A first current mirror means composed of a first type transistor, a second current mirror means composed of a second type transistor, an output terminal of the first current mirror means and a second current mirror means. A bridge means formed of a diode connected to the output terminal of the first current mirror means, an input terminal and an output terminal provided in the diode bridge means, and a first current mirror means connected to the output terminal of the first current mirror means. Is connected to the output terminal of the second current mirror means, and controls the drive of the second current mirror means and responds to the first differential means. Second differential means, control means for operating the first and second differential means based on a comparison between a voltage of a control signal from the outside and a predetermined reference voltage, and each of the means. Analog switching circuit device characterized by comprising a power supply means for supplying a voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022992A JPH05308267A (en) | 1992-04-28 | 1992-04-28 | Analog switching circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022992A JPH05308267A (en) | 1992-04-28 | 1992-04-28 | Analog switching circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308267A true JPH05308267A (en) | 1993-11-19 |
Family
ID=14530373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11022992A Withdrawn JPH05308267A (en) | 1992-04-28 | 1992-04-28 | Analog switching circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308267A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102364851A (en) * | 2011-10-24 | 2012-02-29 | 无锡芯朋微电子有限公司 | Circuit converting high-voltage power supply into low-voltage power supply for enabling zero switching current of chip |
-
1992
- 1992-04-28 JP JP11022992A patent/JPH05308267A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102364851A (en) * | 2011-10-24 | 2012-02-29 | 无锡芯朋微电子有限公司 | Circuit converting high-voltage power supply into low-voltage power supply for enabling zero switching current of chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (en) | Comparator | |
| JP2669389B2 (en) | Voltage-current converter | |
| JPH0537324A (en) | Multiplexer circuit | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| US4578602A (en) | Voltage signal translator | |
| JPH05308267A (en) | Analog switching circuit device | |
| JP2518393B2 (en) | Voltage-current conversion circuit with output switching function | |
| JPH09105763A (en) | Comparator circuit | |
| JPH09306193A (en) | Sample-and-hold circuit | |
| JPH0479171B2 (en) | ||
| JP3507621B2 (en) | Semiconductor integrated circuit | |
| JPH0464205B2 (en) | ||
| JP2540928B2 (en) | Logic circuit | |
| JP2573393B2 (en) | Comparator circuit | |
| JPS6325775Y2 (en) | ||
| JP2585098B2 (en) | Interface for bipolar logic elements | |
| JPH06326580A (en) | Driving circuit | |
| JP2596151B2 (en) | Voltage comparator | |
| JP2710487B2 (en) | Semiconductor light emitting element drive circuit | |
| JP2513009B2 (en) | Digital-analog conversion circuit | |
| JPH0786895A (en) | Output circuit | |
| JPH0585131U (en) | Emitter-coupled logic circuit | |
| JP2687160B2 (en) | Switch circuit | |
| JP2797621B2 (en) | Comparator circuit | |
| JP3042471B2 (en) | Interface circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |