JPH0530757A - Power converter - Google Patents
Power converterInfo
- Publication number
- JPH0530757A JPH0530757A JP3174914A JP17491491A JPH0530757A JP H0530757 A JPH0530757 A JP H0530757A JP 3174914 A JP3174914 A JP 3174914A JP 17491491 A JP17491491 A JP 17491491A JP H0530757 A JPH0530757 A JP H0530757A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- self
- predetermined value
- semiconductor element
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、自己消弧形半導体素
子のターンオフ時に、アノードリアクトルの電圧を一定
範囲に保ち、自己消弧形半導体素子のターンオフ時の過
電圧を抑制出来る電力変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter capable of keeping the voltage of an anode reactor within a certain range when a self-arc-extinguishing semiconductor element is turned off and suppressing an overvoltage when the self-arc-extinguishing semiconductor element is turned off.
【0002】[0002]
【従来の技術】この発明の技術に関係する従来技術とし
て、図5に、抵抗によりアノードリアクトルのエネルギ
を消費する電力変換装置の一構成例を示す。図5は、自
己消弧形半導体素子(以下単に、GTOと記す)を用
た、インバータの直流電圧源に接続された上下2ア―ム
の構成を示した例である。2. Description of the Related Art As a conventional technique related to the technique of the present invention, FIG. 5 shows an example of the configuration of a power converter which consumes energy of an anode reactor by a resistor. FIG. 5 is an example showing a configuration of two upper and lower arms connected to a DC voltage source of an inverter using a self-arc-extinguishing type semiconductor device (hereinafter, simply referred to as GTO).
【0003】アノ―ドリアクトル(以下単にALと記
す)1には、抵抗35とダイオード2の直列回路が、並
列に接続されている。抵抗35が接続されたAL1の一
端は直流電源21の正側に接続されている。AL1の他
端は、GTO11aのアノードに接続されている。GT
O11aには、ダイオード12aが逆並列に接続されて
いる。GTO11aには更にスナバ回路13aが並列に
接続されている。GTO11aのカソードは出力端子2
2、及びGTO11bのアノードに接続されている。G
TO11bにも、GTO11aと同様にダイオード12
bが逆並列に接続されており、又、スナバ回路13bが
並列に接続されている。GTO11bのカソードは、直
流電源21の負側に接続されている。A series circuit of a resistor 35 and a diode 2 is connected in parallel to an anode reactor (hereinafter simply referred to as AL) 1. One end of AL1 to which the resistor 35 is connected is connected to the positive side of the DC power supply 21. The other end of AL1 is connected to the anode of GTO 11a. GT
A diode 12a is connected in antiparallel to O11a. A snubber circuit 13a is further connected in parallel to the GTO 11a. The cathode of GTO11a is the output terminal 2
2 and the anode of GTO 11b. G
The TO12b also has a diode 12 as in the GTO11a.
b is connected in antiparallel, and the snubber circuit 13b is connected in parallel. The cathode of the GTO 11b is connected to the negative side of the DC power supply 21.
【0004】GTO11aがターンオフすると、それま
でAL1を流れていた電流は減少を始め、その電流変化
率に比例した電圧がAL1aの両端に生じる。この電圧
によりダイオード2がターンオンし、ダイオード2、抵
抗35、AL1の経路で循環電流が流れる。この循環電
流により、AL1に蓄積されていたエネルギは、抵抗3
5で消費される。抵抗35により、AL1の両端の電圧
は、その上昇が抑制され、GTO11a,11b及びそ
の他の主回路に、過電圧が加わることが防がれる。When the GTO 11a is turned off, the current flowing through the AL1 until then begins to decrease, and a voltage proportional to the current change rate is generated across the AL1a. This voltage turns on the diode 2, and a circulating current flows through the path of the diode 2, the resistor 35, and the AL1. Due to this circulating current, the energy stored in AL1 is
Consumed at 5. The resistance 35 suppresses the rise of the voltage across AL1 and prevents an overvoltage from being applied to the GTOs 11a and 11b and other main circuits.
【0005】図6は、スナバ回路13の一構成例であ
る。スナバコンデンサ51とスナバ抵抗52を直列接続
し、更にスナバ抵抗52に図示極性のスナバダイオード
53を並列接続して構成している。スナナバ回路13の
端子AはGTO11aのアノードに、端子BはGTO1
1aのカソードに接続される。FIG. 6 shows an example of the configuration of the snubber circuit 13. A snubber capacitor 51 and a snubber resistor 52 are connected in series, and a snubber diode 53 having the illustrated polarity is connected in parallel to the snubber resistor 52. The terminal A of the snubber circuit 13 is the anode of the GTO 11a, and the terminal B is the GTO 1
It is connected to the cathode of 1a.
【0006】[0006]
【発明が解決しようとする課題】以上のような従来の電
力変換装置には、下記のような欠点があった。The conventional power conversion device as described above has the following drawbacks.
【0007】図5において、AL1の電流の減衰は、時
定数τ=L/Rに比例する。スイッチング周波数の高い
回路で、AL1の電流の減衰を速くするためには、抵抗
35の値を大きくしなければならない。一方、電流遮断
時AL1の両端に発生する電圧は、遮断電流及び抵抗3
5の大きさに比例する。In FIG. 5, the current decay of AL1 is proportional to the time constant τ = L / R. In a circuit with a high switching frequency, the value of the resistor 35 must be increased in order to accelerate the attenuation of the current of AL1. On the other hand, the voltage generated across AL1 at the time of current interruption is the interruption current and the resistance 3
It is proportional to the size of 5.
【0008】従って、スイッチング周波数が高く遮断電
流の大きい回路では、AL1の両端に発生する電圧が大
きくなり、GTO11aのタ―ンオフ時の電圧が過電圧
となる。Therefore, in a circuit having a high switching frequency and a large cutoff current, the voltage generated across AL1 becomes large, and the voltage when the GTO 11a is turned off becomes an overvoltage.
【0009】本発明は上記の欠点を除去するためになさ
れたもので、ALの電流エネルギを速やかに吸収し、
又、自己消弧形半導体素子に過渡的に印加される過電圧
を抑制できる電力変換装置を提供することを目的とす
る。The present invention has been made in order to eliminate the above-mentioned drawbacks, and quickly absorbs the current energy of AL,
Another object of the present invention is to provide a power conversion device capable of suppressing an overvoltage transiently applied to a self-extinguishing semiconductor element.
【0010】[0010]
【課題を解決するための手段】本発明は上記の目的を達
成すために、少くとも直流電源の正極側に接続される自
己消弧形半導体素子に直列にアノ―ドリアクトルを接続
して成る電力変換装置において、前記アノ―ドリアクト
ルに並列接続されるスイッチング素子と抵抗器から成る
直列回路と、該直列回路に並列接続されるコンデンサ
と、前記アノ―ドリアクトルの両端の電圧が所定値を越
えた時前記スイッチング素子にオン指令を与え所定値を
低下した時オフ指令を与える回路を備えたことを特徴と
する。In order to achieve the above object, the present invention comprises an anodic reactor connected in series to a self-arc-extinguishing type semiconductor device connected to at least the positive electrode side of a DC power supply. In the power conversion device, a series circuit including a switching element and a resistor connected in parallel to the anodic reactor, a capacitor connected in parallel to the series circuit, and a voltage across the anodic reactor have a predetermined value. It is characterized by comprising a circuit which gives an ON command to the switching element when the voltage exceeds the predetermined value and gives an OFF command when the predetermined value decreases.
【0011】[0011]
【作用】前述のように、構成することにより、アノード
リアクトルの両端の電圧が所定値を越えた時前記スイッ
チング素子をターンオンし、所定値を低下した時にター
ンオフすることにより、アノードリアクトルの両端の電
圧を所望範囲内に保つことができる。As described above, according to the configuration, the voltage across the anode reactor is turned on when the voltage across the anode reactor exceeds a predetermined value and turned off when the voltage drops below the predetermined value. Can be kept within a desired range.
【0012】[0012]
【実施例】以下、本発明の一実施例を図1の構成図を参
照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the block diagram of FIG.
【0013】AL1の一端は直流電源21の正側に接続
されている。又、この端子は、電圧抑制回路3に接続さ
れている。AL1の他端は自己消弧形半導体素子11a
のアノ―ドに接続されている。又、この端子は、ダイオ
―ド2のアノ―ドに接続されている。ダイオ―ド2は電
圧抑制回路3の前記と違う端子に接続されている。上記
以外の構成は、図5と同じ構成であるので説明は省略す
る。図2は、本実施例で使用される電圧抑制回路3の一
構成例である。One end of AL1 is connected to the positive side of the DC power source 21. Moreover, this terminal is connected to the voltage suppression circuit 3. The other end of AL1 is a self-extinguishing type semiconductor device 11a.
Connected to the node. Further, this terminal is connected to the node of the diode 2. The diode 2 is connected to a terminal different from the above of the voltage suppression circuit 3. Since the configuration other than the above is the same as that of FIG. 5, the description thereof will be omitted. FIG. 2 is a configuration example of the voltage suppression circuit 3 used in this embodiment.
【0014】入力端子Pには、分圧器31b、抵抗3
5、及びコンデンサ37が接続されている。分圧器31
bの他端は、電圧比較器32、分圧器31aの一端子に
接続されている。電圧比較器32には、更に基準電圧3
3が接続されている。電圧比較器32の出力は、ゲ―ト
制御回路34に接続されている。ゲ―ト制御回路34
は、自己消弧形半導体素子36のゲ―トに接続されてい
る。自己消弧形半導体素子36のコレクタは、前記抵抗
35の他端に接続されている。入力端子Nは前記分圧器
31aの他端、自己消弧形半導体素子36のエミッタ、
前記コンデンサ37の他端に接続されている。The input terminal P has a voltage divider 31b and a resistor 3
5 and the capacitor 37 are connected. Voltage divider 31
The other end of b is connected to one terminal of the voltage comparator 32 and the voltage divider 31a. The voltage comparator 32 further includes a reference voltage 3
3 is connected. The output of the voltage comparator 32 is connected to the gate control circuit 34. Gate control circuit 34
Are connected to the gate of the self-extinguishing semiconductor device 36. The collector of the self-arc-extinguishing semiconductor element 36 is connected to the other end of the resistor 35. The input terminal N is the other end of the voltage divider 31a, the emitter of the self-extinguishing semiconductor element 36,
It is connected to the other end of the capacitor 37.
【0015】次に図1を参照して本発明の動作を説明す
る。自己消弧形半導体素子11aがタ―ンオフすると、
図5と同様に、それまでAL1を流れていた電流が減少
を始め、AL1の両端に電圧が生じる。この電圧が電圧
抑制回路3により一定範囲内に保たれている電圧ERを
超えるとダイオ―ド2がタ―ンオンし、電流が電圧抑制
回路3に流れる。AL1の両端の電圧は、電圧抑制回路
3により一定範囲内に保たれているので、AL1を流れ
る電流は一定の変化率で減少していく。Next, the operation of the present invention will be described with reference to FIG. When the self-extinguishing semiconductor element 11a turns off,
Similar to FIG. 5, the current that has been flowing through AL1 begins to decrease, and a voltage is generated across AL1. When this voltage exceeds the voltage ER kept within a certain range by the voltage suppression circuit 3, the diode 2 turns on and a current flows through the voltage suppression circuit 3. Since the voltage across AL1 is kept within a fixed range by the voltage suppression circuit 3, the current flowing through AL1 decreases at a constant rate of change.
【0016】次に図2を用いて電圧抑制回路3の動作を
説明する。図2において入力端子P,Nの間の電圧ER
は、分圧器31a,31bにより分圧され電圧比較器3
2に入力される。電圧比較器32で、入力電圧は、基準
電圧33と比較され、入力電圧が基準電圧より高い場
合、自己消弧形半導体素子36をタ―ンオンさせ入力端
子P,N間を抵抗35により短絡する。入力端子P,N
間の電圧ERが基準電圧よりも低くなると、自己消弧形
半導体素子36をタ―ンオフする。電圧比較器32は、
ヒステリシス特性を有してもよい。本装置により、入力
端子P,N間の電圧ERは、所定電圧値に抑制される。Next, the operation of the voltage suppression circuit 3 will be described with reference to FIG. In FIG. 2, the voltage ER between the input terminals P and N
Is divided by the voltage dividers 31a and 31b, and the voltage comparator 3
Entered in 2. In the voltage comparator 32, the input voltage is compared with the reference voltage 33, and when the input voltage is higher than the reference voltage, the self-extinguishing semiconductor element 36 is turned on and the input terminals P and N are short-circuited by the resistor 35. .. Input terminals P, N
When the voltage ER between them becomes lower than the reference voltage, the self-turn-off semiconductor element 36 is turned off. The voltage comparator 32 is
It may have hysteresis characteristics. With this device, the voltage ER between the input terminals P and N is suppressed to a predetermined voltage value.
【0017】電圧抑制回路3により、電圧ERが一定範
囲内に保たれるので、AL1の電流は一定の変化率で減
少する。このことにより、AL1のエネルギの減衰が速
やかに行われ、自己消弧形半導体素子11aのオフ期間
中にAL1の電流を零にすることができる。又、自己消
弧形半導体素子11a(11b)のタ―ンオフ時の過電
圧を遮断電流の大小によらずほぼ一定値に抑えることが
できる。図3は、ALを分散配置した本発明の他の実施
例を示す構成図である。Since the voltage ER is kept within a constant range by the voltage suppressing circuit 3, the current of AL1 decreases at a constant rate of change. As a result, the energy of AL1 is rapidly attenuated, and the current of AL1 can be reduced to zero during the off period of the self-arc-extinguishing semiconductor element 11a. Further, the overvoltage at turn-off of the self-extinguishing semiconductor element 11a (11b) can be suppressed to a substantially constant value regardless of the magnitude of the breaking current. FIG. 3 is a block diagram showing another embodiment of the present invention in which ALs are distributed and arranged.
【0018】AL1a,1bは直流電源21の正側、負
側にそれぞれ接続されている。又、同時に電圧抑制回路
3a,3b、にそれぞれ接続されている。AL1a,A
L1bの他端は、自己消弧形半導体素子11aのアノ―
ド、11bのカソ―ド、ダイオ―ド2aのアノ―ド、2
bのカソ―ドにそれぞれ接続されている。自己消弧形半
導体素子11a、11bには、ダイオ―ド12a,12
bが逆並列に、スナバ回路13a,13bが並列に接続
されている。自己消弧形半導体素子11aのカソ―ド
は、自己消弧形半導体素子11bのアノ―ドに接続さ
れ、出力22に接続されている。The ALs 1a and 1b are connected to the positive side and the negative side of the DC power source 21, respectively. At the same time, they are connected to the voltage suppression circuits 3a and 3b, respectively. AL1a, A
The other end of L1b is connected to the anode of the self-extinguishing semiconductor element 11a.
11b cathode, diode 2a anode, 2
It is connected to each of the b cats. The self-extinguishing type semiconductor devices 11a and 11b include diodes 12a and 12
b is connected in antiparallel, and the snubber circuits 13a and 13b are connected in parallel. The cathode of the self-arc-extinguishing semiconductor element 11a is connected to the node of the self-arc-extinguishing semiconductor element 11b and is connected to the output 22.
【0019】動作原理は、図1と同様であり、本発明は
図1のようにALが2ア―ムに対して1ケ所に集中配置
された場合でも、図3のように各ア―ムに分散配置され
た場合でも適用できる。The principle of operation is the same as that of FIG. 1, and the present invention shows that even if the ALs are centrally arranged in one place with respect to two arms as shown in FIG. 1, each arm is provided as shown in FIG. It can be applied even when distributed to.
【0020】図4は本発明の他の実施例である。AL1
aは、直流電源21の正側、コンデンサ4a,及び電圧
抑制回路3のN端子に接続されている。AL1aの他端
は自己消弧形半導体素子11aのアノ―ド、ダイオ―ド
2aのアノ―ドに接続されている。ダイオ―ド2aのカ
ソ―ドは、コンデンサ4aの他端に接続されている。さ
らに、ダイオ―ド2aのカソ―ドはダイオ―ド5aのア
ノ―ドに接続されている。ダイオ―ド5aのカソ―ドは
電圧抑制回路3のP端子に接続されている。その他のア
―ムの構成は、図1と同じであるので説明は省略する。FIG. 4 shows another embodiment of the present invention. AL1
The a is connected to the positive side of the DC power supply 21, the capacitor 4a, and the N terminal of the voltage suppression circuit 3. The other end of AL1a is connected to the anode of the self-extinguishing semiconductor element 11a and the anode of the diode 2a. The cathode of the diode 2a is connected to the other end of the capacitor 4a. Further, the cathode of the diode 2a is connected to the anode of the diode 5a. The cathode of the diode 5a is connected to the P terminal of the voltage suppression circuit 3. The other structure of the arm is the same as that shown in FIG.
【0021】本実施例では、AL1b、ダイオ―ド2
b、コンデンサ4b、ダイオ―ド5b自己消弧形半導体
素子11c,11d、ダイオ―ド12c,12d、スナ
バ回路13c,13dより構成されるもう一方のア―ム
の回路がダイオ―ド5bを介して前述のア―ム回路と共
通の電圧抑制回路3に接続されている。In this embodiment, AL1b, diode 2
b, capacitor 4b, diode 5b, self-extinguishing semiconductor elements 11c and 11d, diodes 12c and 12d, and snubber circuits 13c and 13d, the other arm circuit is connected via diode 5b. Is connected to the voltage suppression circuit 3 which is common to the above-mentioned arm circuit.
【0022】図4において、自己消弧形半導体素子11
aがタ―ンオフすると、それまでAL1aを流れていた
電流が減少を始め、AL1aの両端に電圧が生じる。こ
の電圧がコンデンサ4aの電圧を超えるとダイオ―ド2
aがタ―ンオンし、電流がコンデンサ4aに流れる。コ
ンデンサ4aの作用でAL1aの両端の電圧は、ほぼ一
定値となるのでAL1aを流れる電流はほぼ一定の変化
率で減少していく。In FIG. 4, the self-extinguishing semiconductor device 11
When a is turned off, the current flowing through AL1a starts decreasing and a voltage is generated across AL1a. If this voltage exceeds the voltage of the capacitor 4a, the diode 2
a turns on, and a current flows through the capacitor 4a. Due to the action of the capacitor 4a, the voltage across the AL1a has a substantially constant value, so that the current flowing through the AL1a decreases at a substantially constant rate of change.
【0023】本実施例では、複数のア―ム回路に対し、
同電位に接続されているAL1について、電圧抑制回路
3を共通とした例である。コンデンサ4a,4bは過渡
的にAL1の電圧が上昇するのを抑えるためのものであ
る。AL1の蓄積エネルギによりコンデンサ4a,4b
の電圧が上昇すると、ダイオ―ド2a,2bがタ―ンオ
ンし、電圧抑制回路3が動作し、コンデンサ4a,4b
の電圧は一定値以下に保たれる。In this embodiment, for a plurality of arm circuits,
This is an example in which the voltage suppression circuit 3 is common to AL1s connected to the same potential. The capacitors 4a and 4b are for suppressing a transient increase in the voltage of AL1. Capacitors 4a, 4b due to the stored energy of AL1
When the voltage rises, the diodes 2a and 2b turn on, the voltage suppression circuit 3 operates, and the capacitors 4a and 4b.
Voltage is kept below a certain value.
【0024】電圧抑制回路3の動作原理は、図1と同じ
である。本発明は、複数ア―ムに対し、同電位に接続さ
れている。ALについて適用が可能である。また、図3
のように分散配置されたALについても、同電位に接続
されたALに対して、適用可能である。The operating principle of the voltage suppression circuit 3 is the same as that of FIG. In the present invention, a plurality of arms are connected to the same potential. Applicable to AL. Also, FIG.
The ALs distributed as described above can also be applied to the ALs connected to the same potential.
【0025】[0025]
【発明の効果】以上説明のように、本発明によれば、少
くとも直流電源の正極側に接続される自己消弧形半導体
素子に直列にアノ―ドリアクトルを接続して成る電力変
換装置において、スイッチング周波数が高く、遮断電流
が大きい場合でも、自己消弧形半導体素子のタ―ンオフ
時に発生する過電圧を所定値以内に抑制できる電力変換
装置を提供できる。As described above, according to the present invention, there is provided a power converter in which an anodic reactor is connected in series to a self-arc-extinguishing type semiconductor element connected at least to the positive electrode side of a DC power source. It is possible to provide a power conversion device capable of suppressing an overvoltage that occurs at turn-off of a self-arc-extinguishing semiconductor element within a predetermined value even when the switching frequency is high and the breaking current is large.
【図1】本発明の一実施例を示す電力変換装置の構成
図。FIG. 1 is a configuration diagram of a power conversion device showing an embodiment of the present invention.
【図2】図1の構成要素である電圧抑制回路の具体的一
例を示す構成図。FIG. 2 is a configuration diagram showing a specific example of a voltage suppression circuit which is a component of FIG.
【図3】本発明の他の実施例を示す電力変換装置の構成
図。FIG. 3 is a configuration diagram of a power conversion device showing another embodiment of the present invention.
【図4】本発明の更に別の実施例を示す電力変換装置の
構成図。FIG. 4 is a configuration diagram of a power conversion device showing still another embodiment of the present invention.
【図5】従来の電力変換装置の構成図。FIG. 5 is a configuration diagram of a conventional power conversion device.
【図6】スナバ回路の構成図。FIG. 6 is a configuration diagram of a snubber circuit.
1,1a〜1d …アノ―ドリアクトル―ド 2,2a〜2d …ダイオ―ド 3,3a〜3d …電圧抑制回路―タ 4a,4b …コンデンサ 5a,5b …ダイオ―ド 11,11a〜11d…自己消弧形半導体素子 12,12a〜12d…ダイオ―ド 13,13a〜13d…スナバ回路 21 …直流電源 22,22a〜22b…出力端子 31a,31b …分圧器 32 …電圧比較器 33 …電圧基準 34 …ゲ―ト制御回路 35 …抵抗 36 …自己消弧形半導体素子 37 …コンデンサ 51 …スナバコンデンサ 52 …スナバ抵抗 53 …スナバダイオ―ド 1, 1a to 1d ... Anode reactors 2, 2a to 2d ... Diodes 3, 3a to 3d ... Voltage suppression circuits 4a, 4b ... Capacitors 5a, 5b ... Diodes 11, 11a to 11d ... Self-extinguishing type semiconductor device 12, 12a to 12d ... Diode 13, 13a to 13d ... Snubber circuit 21 ... DC power source 22, 22a to 22b ... Output terminal 31a, 31b ... Voltage divider 32 ... Voltage comparator 33 ... Voltage reference 34 ... Gate control circuit 35 ... Resistor 36 ... Self-extinguishing type semiconductor element 37 ... Capacitor 51 ... Snubber capacitor 52 ... Snubber resistor 53 ... Snubber diode
Claims (1)
自己消弧形半導体素子に直列にアノ―ドリアクトルを接
続して成る電力変換装置において、前記アノ―ドリアク
トルに並列接続されるスイッチング素子と抵抗器から成
る直列回路と、該直列回路に並列接続されるコンデンサ
と、前記アノ―ドリアクトルの両端の電圧が所定値を越
えた時前記スイッチング素子にオン指令を与え所定値を
低下した時オフ指令を与える回路を備えたことを特徴と
する電力変換装置。Claim: What is claimed is: 1. A power converter comprising a anodic reactor connected in series with a self-arc-extinguishing semiconductor element which is connected to at least the positive electrode side of a DC power source. A series circuit composed of a switching element and a resistor connected in parallel with each other, a capacitor connected in parallel with the series circuit, and an ON command to the switching element when the voltage across the anodic reactor exceeds a predetermined value. An electric power converter comprising a circuit for giving an OFF command when a given value is lowered.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3174914A JP2966149B2 (en) | 1991-07-16 | 1991-07-16 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3174914A JP2966149B2 (en) | 1991-07-16 | 1991-07-16 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0530757A true JPH0530757A (en) | 1993-02-05 |
JP2966149B2 JP2966149B2 (en) | 1999-10-25 |
Family
ID=15986914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3174914A Expired - Lifetime JP2966149B2 (en) | 1991-07-16 | 1991-07-16 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2966149B2 (en) |
-
1991
- 1991-07-16 JP JP3174914A patent/JP2966149B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2966149B2 (en) | 1999-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03107328A (en) | Snubber circuit for power converter | |
JPH05336732A (en) | Igbt gate circuit | |
JP3133166B2 (en) | Gate power supply circuit | |
US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
JPS58151877A (en) | Inverter device | |
JPH07250484A (en) | High-voltage self-excited converter for interconnected system | |
JPH0819268A (en) | Fault detector of voltage self-exciting converter | |
JP2966149B2 (en) | Power converter | |
US5235487A (en) | Inverter with overload current protection | |
US3919622A (en) | Commutation chopper circuit with independent trigger | |
KR890004975B1 (en) | Gto thyristor snubber circuit | |
Knöll | High-current transistor choppers | |
JP2966148B2 (en) | Power converter | |
JPH0667176B2 (en) | Gate turn-off thyristor device | |
JPWO2019155522A1 (en) | Power converter | |
JPS586078A (en) | Inverter | |
JPH0517790B2 (en) | ||
JPH0522953A (en) | Power conversion device | |
JPH0242247B2 (en) | ||
JPS58218866A (en) | Snubber circuit for gate-turnoff thyristor for power | |
JPH0336221Y2 (en) | ||
JPS6318291B2 (en) | ||
JPS62217864A (en) | Snubber circuit for inverter | |
JPS5922442A (en) | Driving controller of semiconductor switching element | |
JPH04364326A (en) | Overvoltage suppressing unit |